JPH0613915A - 誤り検出方法 - Google Patents
誤り検出方法Info
- Publication number
- JPH0613915A JPH0613915A JP16719292A JP16719292A JPH0613915A JP H0613915 A JPH0613915 A JP H0613915A JP 16719292 A JP16719292 A JP 16719292A JP 16719292 A JP16719292 A JP 16719292A JP H0613915 A JPH0613915 A JP H0613915A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- crc
- bit
- information
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 情報ビット中にエラーが存在するにもかかわ
らず、正しく受信されたと判断する誤受信率を低減でき
る誤り検出方法を提供する。 【構成】 情報ビット４に対して、ＣＲＣ符号器１の各
シフトレジスタの初期値をある値としてＣＲＣビット５
を生成し、ＣＲＣ符号器１の各シフトレジスタの初期値
をＣＲＣビット５とは異なる値としてＣＲＣビット６を
生成する。受信側では、両方のＣＲＣ規則が成立した場
合に情報ビットが正しく受信したと判断する構成を有す
る。
らず、正しく受信されたと判断する誤受信率を低減でき
る誤り検出方法を提供する。 【構成】 情報ビット４に対して、ＣＲＣ符号器１の各
シフトレジスタの初期値をある値としてＣＲＣビット５
を生成し、ＣＲＣ符号器１の各シフトレジスタの初期値
をＣＲＣビット５とは異なる値としてＣＲＣビット６を
生成する。受信側では、両方のＣＲＣ規則が成立した場
合に情報ビットが正しく受信したと判断する構成を有す
る。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル無線伝送等
に使用する誤り検出方法に関する。
に使用する誤り検出方法に関する。
【０００２】
【従来の技術】図２は、従来の誤り検出方法の構成を示
している。図２において、１０はＣＲＣ（Cyclic Redun
dancy Check）ビットであり、情報ビット９をＩ0〜Ｉ
k-1のｋビットとして、（数１）をｍ次のＣＲＣ生成多
項式Ｃ（ｘ）で除算した乗余多項式（数２）の係数Ｐ0
〜Ｐm-1のｍビットで与えられる。
している。図２において、１０はＣＲＣ（Cyclic Redun
dancy Check）ビットであり、情報ビット９をＩ0〜Ｉ
k-1のｋビットとして、（数１）をｍ次のＣＲＣ生成多
項式Ｃ（ｘ）で除算した乗余多項式（数２）の係数Ｐ0
〜Ｐm-1のｍビットで与えられる。
【０００３】
【数１】
【０００４】
【数２】
【０００５】上記ＣＲＣビットの生成規則１１で生成さ
れたＣＲＣビットは、情報ビットとともに送信される。
受信側では、Ｉ0〜Ｉk-1、Ｐ0〜Ｐm-1に対する受信再生
ビットをＩ0′〜Ｉk-1′、Ｐ0′〜Ｐm-1′として（数
３）がＣ（ｘ）で割り切れる場合に情報ビット（ｋビッ
ト）が正しく伝送されたと判断する。送信された情報ビ
ットおよびＣＲＣビットにエラーが発生していなければ
（数３）は、（数４）と等しく、送信側におけるＰ0〜
Ｐm-1の生成規則からして、Ｃ（ｘ）で割り切れる。
れたＣＲＣビットは、情報ビットとともに送信される。
受信側では、Ｉ0〜Ｉk-1、Ｐ0〜Ｐm-1に対する受信再生
ビットをＩ0′〜Ｉk-1′、Ｐ0′〜Ｐm-1′として（数
３）がＣ（ｘ）で割り切れる場合に情報ビット（ｋビッ
ト）が正しく伝送されたと判断する。送信された情報ビ
ットおよびＣＲＣビットにエラーが発生していなければ
（数３）は、（数４）と等しく、送信側におけるＰ0〜
Ｐm-1の生成規則からして、Ｃ（ｘ）で割り切れる。
【０００６】
【数３】
【０００７】
【数４】
【０００８】このように従来の誤り検出方法では、送信
された情報ビットおよびＣＲＣビットにエラーの発生が
ない場合には、受信側で、情報ビットにエラーの発生が
なく、正しく受信されたことを判断できる。
された情報ビットおよびＣＲＣビットにエラーの発生が
ない場合には、受信側で、情報ビットにエラーの発生が
なく、正しく受信されたことを判断できる。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
誤り検出方法では、受信ビットパターンと送信ビットパ
ターンの差、すなわち（数５）が、０でなくても、Ｃ
（ｘ）で割り切れる場合には、エラーが発生しているに
もかかわらず情報ビット（ｋビット）が正しく伝送され
たと判断してしまう問題があった。
誤り検出方法では、受信ビットパターンと送信ビットパ
ターンの差、すなわち（数５）が、０でなくても、Ｃ
（ｘ）で割り切れる場合には、エラーが発生しているに
もかかわらず情報ビット（ｋビット）が正しく伝送され
たと判断してしまう問題があった。
【００１０】
【数５】
【００１１】例えば、ｍ＝１６の場合としてＣＣＩＴＴ
の１６ビットＣＲＣの標準とされているＣＲＣ生成多項
式Ｃ（ｘ）＝ｘ16＋ｘ12＋ｘ5＋１を用いると、Ｃ
（ｘ）＝ｘ16＋ｘ12＋ｘ5＋１は、（ｘ＋１）を因数に
持つので、エラーパターン（数５）のｅ0〜ｅk+m-1のう
ち１であるものの個数が奇数個の場合は（数５）がＣ
（ｘ）で割り切れることはないが、ｅ0〜ｅk+m-1のうち
１であるものの個数が偶数個の場合は割り切れることも
ある。
の１６ビットＣＲＣの標準とされているＣＲＣ生成多項
式Ｃ（ｘ）＝ｘ16＋ｘ12＋ｘ5＋１を用いると、Ｃ
（ｘ）＝ｘ16＋ｘ12＋ｘ5＋１は、（ｘ＋１）を因数に
持つので、エラーパターン（数５）のｅ0〜ｅk+m-1のう
ち１であるものの個数が奇数個の場合は（数５）がＣ
（ｘ）で割り切れることはないが、ｅ0〜ｅk+m-1のうち
１であるものの個数が偶数個の場合は割り切れることも
ある。
【００１２】本発明はこのような従来の課題を解決する
ものであり、情報ビット中にエラーが発生しているにも
かかわらず、情報ビットが正しく伝送されたと誤った判
断をする確率を低減できる誤り訂正方法の提供を目的と
する。
ものであり、情報ビット中にエラーが発生しているにも
かかわらず、情報ビットが正しく伝送されたと誤った判
断をする確率を低減できる誤り訂正方法の提供を目的と
する。
【００１３】
【課題を解決するための手段】本発明は、上記目的を達
成するために、同一の情報ビットに対して、ＣＲＣ生成
符号器の各シフトレジスタ（ｎ個）の初期値を異なる値
として、各々ＣＲＣビットを生成して、情報ビットとと
もに送信し、受信側で、ＣＲＣ規則が両者共に成立した
場合に、情報ビットが正しく伝送されたと判断する構成
を有する。
成するために、同一の情報ビットに対して、ＣＲＣ生成
符号器の各シフトレジスタ（ｎ個）の初期値を異なる値
として、各々ＣＲＣビットを生成して、情報ビットとと
もに送信し、受信側で、ＣＲＣ規則が両者共に成立した
場合に、情報ビットが正しく伝送されたと判断する構成
を有する。
【００１４】
【作用】したがって本発明によると、情報ビットＩ0〜
Ｉk-1に対して、ＣＲＣ生成多項式Ｃ（ｘ）のＣＲＣ符
号器のシフトレジスタ（ｎ個）の初期値を異なる値と
し、ＣＲＣ符号器に情報ビット（ｋビット）を入力し、
入力が完了したときのシフトレジスタの値Ｐ0〜Ｐn-1の
ｎビットおよびＲ0〜Ｒn-1のｎビットを生成し、情報ビ
ットとともに、２ｎビットのＣＲＣビットを送信し、Ｉ
0〜Ｉk-1、Ｐ0〜Ｐn-1、Ｒ0〜Ｒn-1に対する受信再生ビ
ットをＩ0′〜Ｉk-1′、Ｐ0′〜Ｐn-1′、Ｒ0′〜
Ｒn-1′として、Ｉ0′〜Ｉk-1′を用いてＣＲＣビット
（Ｐ0″〜Ｐn-1″、Ｒ0″〜Ｒn-1″）を生成し、Ｐ0′
〜Ｐn-1′とＰ0″〜Ｐn-1″およびＲ0′〜Ｒn -1′と
Ｒ0″〜Ｒn-1″の両方ともが一致した場合に情報ビット
（ｋビット）が正しく伝送されたと判断するので、情報
ビット中にエラーが発生しているにもかかわらず情報ビ
ットが正しく伝送されたと誤った判断をする確率を低減
するように作用する。
Ｉk-1に対して、ＣＲＣ生成多項式Ｃ（ｘ）のＣＲＣ符
号器のシフトレジスタ（ｎ個）の初期値を異なる値と
し、ＣＲＣ符号器に情報ビット（ｋビット）を入力し、
入力が完了したときのシフトレジスタの値Ｐ0〜Ｐn-1の
ｎビットおよびＲ0〜Ｒn-1のｎビットを生成し、情報ビ
ットとともに、２ｎビットのＣＲＣビットを送信し、Ｉ
0〜Ｉk-1、Ｐ0〜Ｐn-1、Ｒ0〜Ｒn-1に対する受信再生ビ
ットをＩ0′〜Ｉk-1′、Ｐ0′〜Ｐn-1′、Ｒ0′〜
Ｒn-1′として、Ｉ0′〜Ｉk-1′を用いてＣＲＣビット
（Ｐ0″〜Ｐn-1″、Ｒ0″〜Ｒn-1″）を生成し、Ｐ0′
〜Ｐn-1′とＰ0″〜Ｐn-1″およびＲ0′〜Ｒn -1′と
Ｒ0″〜Ｒn-1″の両方ともが一致した場合に情報ビット
（ｋビット）が正しく伝送されたと判断するので、情報
ビット中にエラーが発生しているにもかかわらず情報ビ
ットが正しく伝送されたと誤った判断をする確率を低減
するように作用する。
【００１５】
【実施例】図１は本発明の一実施例の誤り検出方法の構
成を示している。図１において、５は、ＣＲＣビットで
あり、情報ビット４をＩ0〜Ｉk-1のｋビットとして、Ｃ
ＲＣ符号器１の各シフトレジスタ２の初期値をある値
（例えば０）にして、ＣＲＣ符号器１に情報ビット４
（ｋビット）を入力し、入力が完了したときのシフトレ
ジスタ２の値Ｐ0〜Ｐn-1のｎビットで与えられる。６も
ＣＲＣビットであり、上記Ｉ0〜Ｉk-1に対して、ＣＲＣ
符号器１の各シフトレジスタ２の初期値をＣＲＣビット
５とは異なる値にして、ＣＲＣ符号器に情報ビット４
（ｋビット）を入力し、入力が完了したときのシフトレ
ジスタ２の値Ｒ0〜Ｒn-1のｎビットで与えられる。生成
されたＣＲＣビット（２ｎビット）は、情報ビットとと
もに送信される。受信側では、Ｉ0〜Ｉk-1、Ｐ0〜
Ｐn-1、Ｒ0〜Ｒn-1に対する受信再生ビットをＩ0′〜Ｉ
k-1′、Ｐ0′〜Ｐn-1′、Ｒ0′〜Ｒn-1′として、Ｉ0′
〜Ｉk-1′を用いてＣＲＣ符号器１を用いてＣＲＣビッ
ト（Ｐ0″〜Ｐn-1″、Ｒ0″〜Ｒn-1″）を生成し、
Ｐ0′〜Ｐn-1′とＰ0″〜Ｐn-1″およびＲ0′〜Ｒn-1′
とＲ0″〜Ｒn-1″の両方ともが一致した場合に情報ビッ
ト（ｋビット）が正しく伝送されたと判断する。
成を示している。図１において、５は、ＣＲＣビットで
あり、情報ビット４をＩ0〜Ｉk-1のｋビットとして、Ｃ
ＲＣ符号器１の各シフトレジスタ２の初期値をある値
（例えば０）にして、ＣＲＣ符号器１に情報ビット４
（ｋビット）を入力し、入力が完了したときのシフトレ
ジスタ２の値Ｐ0〜Ｐn-1のｎビットで与えられる。６も
ＣＲＣビットであり、上記Ｉ0〜Ｉk-1に対して、ＣＲＣ
符号器１の各シフトレジスタ２の初期値をＣＲＣビット
５とは異なる値にして、ＣＲＣ符号器に情報ビット４
（ｋビット）を入力し、入力が完了したときのシフトレ
ジスタ２の値Ｒ0〜Ｒn-1のｎビットで与えられる。生成
されたＣＲＣビット（２ｎビット）は、情報ビットとと
もに送信される。受信側では、Ｉ0〜Ｉk-1、Ｐ0〜
Ｐn-1、Ｒ0〜Ｒn-1に対する受信再生ビットをＩ0′〜Ｉ
k-1′、Ｐ0′〜Ｐn-1′、Ｒ0′〜Ｒn-1′として、Ｉ0′
〜Ｉk-1′を用いてＣＲＣ符号器１を用いてＣＲＣビッ
ト（Ｐ0″〜Ｐn-1″、Ｒ0″〜Ｒn-1″）を生成し、
Ｐ0′〜Ｐn-1′とＰ0″〜Ｐn-1″およびＲ0′〜Ｒn-1′
とＲ0″〜Ｒn-1″の両方ともが一致した場合に情報ビッ
ト（ｋビット）が正しく伝送されたと判断する。
【００１６】一般に、回線ビットエラー率は、劣悪な無
線回線でも数％以下であり、情報ビットＩ0〜Ｉk-1に発
生するエラー個数の確率分布は、エラー個数が小さい値
である程、確率が大きいような分布となる。したがっ
て、エラー個数が小さい値に対して、Ｐ0′〜Ｐn-1′と
Ｐ0″〜Ｐn-1″が一致し、かつＲ0′〜Ｒn-1′とＲ0″
〜Ｒn-1″が一致しないようにＣＲＣ符号器の各シフト
レジスタの初期値を設定することで、情報ビット中にエ
ラーが発生しているにもかかわらず情報ビットが正しく
伝送されたと誤った判断をする確率を低減できる。ま
た、ｎ＝８とすれば、ＣＲＣビット数は、２種類のＣＲ
Ｃの合計で１６ビットとなり、従来例での１６ビットＣ
ＲＣを用いる場合（ｍ＝１６）と比較して符号化による
伝送速度の上昇率は等しい。
線回線でも数％以下であり、情報ビットＩ0〜Ｉk-1に発
生するエラー個数の確率分布は、エラー個数が小さい値
である程、確率が大きいような分布となる。したがっ
て、エラー個数が小さい値に対して、Ｐ0′〜Ｐn-1′と
Ｐ0″〜Ｐn-1″が一致し、かつＲ0′〜Ｒn-1′とＲ0″
〜Ｒn-1″が一致しないようにＣＲＣ符号器の各シフト
レジスタの初期値を設定することで、情報ビット中にエ
ラーが発生しているにもかかわらず情報ビットが正しく
伝送されたと誤った判断をする確率を低減できる。ま
た、ｎ＝８とすれば、ＣＲＣビット数は、２種類のＣＲ
Ｃの合計で１６ビットとなり、従来例での１６ビットＣ
ＲＣを用いる場合（ｍ＝１６）と比較して符号化による
伝送速度の上昇率は等しい。
【００１７】このように本実施例によると、情報ビット
に対して、ＣＲＣ符号器の各シフトレジスタの初期値を
ある値として第１のＣＲＣビットを生成し、ＣＲＣ符号
器の各シフトレジスタの初期値を第１のＣＲＣビットと
は異なる値として第２のＣＲＣビットを生成し、受信側
では両方のＣＲＣ規則が成立した場合に正しく受信した
と判断するので、エラーがあるにもかかわらず正しく受
信したと判断する誤受信率を低減できる。
に対して、ＣＲＣ符号器の各シフトレジスタの初期値を
ある値として第１のＣＲＣビットを生成し、ＣＲＣ符号
器の各シフトレジスタの初期値を第１のＣＲＣビットと
は異なる値として第２のＣＲＣビットを生成し、受信側
では両方のＣＲＣ規則が成立した場合に正しく受信した
と判断するので、エラーがあるにもかかわらず正しく受
信したと判断する誤受信率を低減できる。
【００１８】なお、本実施例では、情報ビットに対して
生成するＣＲＣビットは２通りとしたが、３通り以上の
場合も同様な効果が得られることは明らかである。
生成するＣＲＣビットは２通りとしたが、３通り以上の
場合も同様な効果が得られることは明らかである。
【００１９】
【発明の効果】本発明は、上記実施例から明らかなよう
に、情報ビットに対して、同一の多項式を用いるがＣＲ
Ｃ符号器の各シフトレジスタの初期値を異なる値にし
て、ＣＲＣビットを生成し、受信側では、両方のＣＲＣ
規則が成立した場合に、情報ビットが正しく伝送された
と判断しているので、情報ビット中にエラーが発生して
いるにもかかわらず情報ビットが正しく伝送されたと誤
った判断をする確率を低減する誤り検出方法を提供でき
る。
に、情報ビットに対して、同一の多項式を用いるがＣＲ
Ｃ符号器の各シフトレジスタの初期値を異なる値にし
て、ＣＲＣビットを生成し、受信側では、両方のＣＲＣ
規則が成立した場合に、情報ビットが正しく伝送された
と判断しているので、情報ビット中にエラーが発生して
いるにもかかわらず情報ビットが正しく伝送されたと誤
った判断をする確率を低減する誤り検出方法を提供でき
る。
【図１】本発明の一実施例の誤り検出方法の構成を示す
ブロック図および信号フォーマット図
ブロック図および信号フォーマット図
【図２】従来の誤り検出方法における信号フォーマット
図
図
１ ＣＲＣ符号器 ２ シフトレジスタ ５ ＣＲＣビット（第１のＣＲＣビット） ６ ＣＲＣビット（第２のＣＲＣビット）
Claims (1)
- 【請求項１】情報ビット（ｋビット）に対して、ｎ次の
ＣＲＣ生成多項式Ｃ（ｘ）でＣＲＣ符号器の各シフトレ
ジスタ（ｎ個）の初期値を第１の値として、ｎビットの
第１のＣＲＣビットを生成し、また、ＣＲＣ符号器の各
シフトレジスタ（ｎ個）の初期値を第２の値として、ｎ
ビットの第２のＣＲＣビットを生成し、情報ビットとと
もにＣＲＣビット（合計２ｎビット）を送信し、受信側
で情報ビット、２ｎビットのＣＲＣビットに対してＣ
（ｘ）で定まるＣＲＣ規則が成立した場合に、情報ビッ
トが正しく伝送されたと判断する誤り検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16719292A JPH0613915A (ja) | 1992-06-25 | 1992-06-25 | 誤り検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16719292A JPH0613915A (ja) | 1992-06-25 | 1992-06-25 | 誤り検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613915A true JPH0613915A (ja) | 1994-01-21 |
Family
ID=15845140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16719292A Pending JPH0613915A (ja) | 1992-06-25 | 1992-06-25 | 誤り検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613915A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5892340A (en) * | 1996-06-07 | 1999-04-06 | Honda Giken Kogyo Kabushiki Kaisha | Vehicle sliding door opening/closing control device |
| US5898284A (en) * | 1996-06-12 | 1999-04-27 | Honda Giken Kogyo Kabushiki Kaisha | Vehicle sliding door opening/closing control device |
| US9407289B2 (en) | 2012-10-04 | 2016-08-02 | Samsung Electronics Co., Ltd. | Method of operating cyclic redundancy check in memory system and memory controller using the same |
| US10122303B2 (en) | 2012-04-18 | 2018-11-06 | Mitsuba Corporation | Motor control device |
-
1992
- 1992-06-25 JP JP16719292A patent/JPH0613915A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5892340A (en) * | 1996-06-07 | 1999-04-06 | Honda Giken Kogyo Kabushiki Kaisha | Vehicle sliding door opening/closing control device |
| US5898284A (en) * | 1996-06-12 | 1999-04-27 | Honda Giken Kogyo Kabushiki Kaisha | Vehicle sliding door opening/closing control device |
| US10122303B2 (en) | 2012-04-18 | 2018-11-06 | Mitsuba Corporation | Motor control device |
| US9407289B2 (en) | 2012-10-04 | 2016-08-02 | Samsung Electronics Co., Ltd. | Method of operating cyclic redundancy check in memory system and memory controller using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4569050A (en) | Data communication system with fixed weight error correction and detection code | |
| US20080052597A1 (en) | Burst error correction based on fire code | |
| JPS5846741A (ja) | 復号器 | |
| US4914660A (en) | Method and apparatus for decoding error correcting code | |
| US4476458A (en) | Dual threshold decoder for convolutional self-orthogonal codes | |
| EP0477377B1 (en) | Error detecting system | |
| US5938773A (en) | Sideband signaling with parity bit schemes | |
| US5878061A (en) | Providing serial data clock signal transitions with parity bits | |
| JPH0613915A (ja) | 誤り検出方法 | |
| US20080082896A1 (en) | Burst error correction with offset for correction vector based on fire code | |
| JP3639184B2 (ja) | 通信システムにおける制御情報の符号化方法 | |
| JP3237700B2 (ja) | 誤り検出方法及び誤り検出システム | |
| US5121397A (en) | Method and apparatus for producing order independent signatures for error detection | |
| US4521886A (en) | Quasi-soft decision decoder for convolutional self-orthogonal codes | |
| JP3270441B2 (ja) | 時分割多元接続方式での誤りビット訂正方法及びその回路 | |
| JP4379329B2 (ja) | Ｃｒｃ生成多項式の選択方法、ｃｒｃ符号化方法およびｃｒｃ符号化回路 | |
| JP2606647B2 (ja) | 誤り訂正方法 | |
| JPS61288524A (ja) | Ｂｃｈ符号復号方式 | |
| JP3987153B2 (ja) | マンハッタンあるいはハミングメトリックスキームに基づくビタビデコーダのための信号のデコード | |
| JPH03154521A (ja) | 軟判定復号情報出力機能付ビタビ復号器 | |
| JP2001251197A (ja) | 誤り訂正受信機 | |
| JP2573180B2 (ja) | 誤り訂正復号装置 | |
| JPH0629864A (ja) | 誤り検出方法 | |
| JPH0689195A (ja) | データ受信装置 | |
| KR100532373B1 (ko) | 디지털 신호의 재생에 있어 에러정정방법 |