JP2730676B2 - ファクシミリ装置 - Google Patents
ファクシミリ装置Info
- Publication number
- JP2730676B2 JP2730676B2 JP8231552A JP23155296A JP2730676B2 JP 2730676 B2 JP2730676 B2 JP 2730676B2 JP 8231552 A JP8231552 A JP 8231552A JP 23155296 A JP23155296 A JP 23155296A JP 2730676 B2 JP2730676 B2 JP 2730676B2
- Authority
- JP
- Japan
- Prior art keywords
- hdlc
- modem
- data
- facsimile apparatus
- facsimile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はファクシミリ装置に
関し、特に、送受信データのＨＤＬＣ処理を効率的に行
い得るファクシミリ装置に関する。
関し、特に、送受信データのＨＤＬＣ処理を効率的に行
い得るファクシミリ装置に関する。
【０００２】
【従来の技術】近年、ファクシミリ等の通信システムに
おいて、回線の品質等の原因による通信データエラーを
検出するために、通信データをＨＤＬＣ（ハイレベル・
データ・リンク・コントロール）のフォーマットにして
通信する方法が多くとられている。ＨＤＬＣのフレーミ
ング域はデフレーミングを行なうために、従来は、モデ
ム制御装置内にＨＤＬＣフレーミング、デフレーミング
処理部を設けていた。このようなモデム装置の一従来例
を図６に示す。このモデム装置は、モデム制御回路１
と、このモデム制御回路１に接続され、送信データに対
してＨＤＬＣフレーミング、受信データに対してＨＤＬ
Ｃデフレーミングを行なうＨＤＬＣ回路２とを有するモ
デム制御装置３、及びモデム制御装置と回線との間に配
置され、データの入出力を行なうＩ／Ｏ回路５と、ＣＰ
Ｕから構成されデジタル信号の制御を行なう制御用デジ
タル・シグナル・プロセッサ６と、回線４との間でアナ
ログ通信を行なうアナログ回路７とを有するモデム８と
から成る。そして、モデム制御装置３は、モデム２に対
して制御線１Ａ、１Ｂ、データ線２Ａ、２Ｂを通して制
御信号の送受とデータの授受を行なう。また、モデム制
御装置３内では制御回路１とＨＤＬＣ回路２が信号線３
Ａ、３Ｂで接続され、データの授受を行なう。
おいて、回線の品質等の原因による通信データエラーを
検出するために、通信データをＨＤＬＣ（ハイレベル・
データ・リンク・コントロール）のフォーマットにして
通信する方法が多くとられている。ＨＤＬＣのフレーミ
ング域はデフレーミングを行なうために、従来は、モデ
ム制御装置内にＨＤＬＣフレーミング、デフレーミング
処理部を設けていた。このようなモデム装置の一従来例
を図６に示す。このモデム装置は、モデム制御回路１
と、このモデム制御回路１に接続され、送信データに対
してＨＤＬＣフレーミング、受信データに対してＨＤＬ
Ｃデフレーミングを行なうＨＤＬＣ回路２とを有するモ
デム制御装置３、及びモデム制御装置と回線との間に配
置され、データの入出力を行なうＩ／Ｏ回路５と、ＣＰ
Ｕから構成されデジタル信号の制御を行なう制御用デジ
タル・シグナル・プロセッサ６と、回線４との間でアナ
ログ通信を行なうアナログ回路７とを有するモデム８と
から成る。そして、モデム制御装置３は、モデム２に対
して制御線１Ａ、１Ｂ、データ線２Ａ、２Ｂを通して制
御信号の送受とデータの授受を行なう。また、モデム制
御装置３内では制御回路１とＨＤＬＣ回路２が信号線３
Ａ、３Ｂで接続され、データの授受を行なう。
【０００３】例えばデータ送信時、モデム制御装置３内
の制御回路１は、制御線１Ａ、１Ｂを使ってモデム８を
受信状態にする。次に制御回路１は信号線３Ａ、３Ｂに
より、モデム制御装置１内部のＨＤＬＣ回路２を制御す
ると共に送信データを書き込む。ＨＤＬＣ回路２によっ
てＨＤＬＣフレーミングされたデータは信号線２Ａを通
してモデム８に送られる。モデム８はそのデータを変調
し、回線４に送出する。また、受信時は、回線４から入
力した信号をモデム８で復調し、復調されたデータは、
信号線２Ｂを通してモデム制御装置３内部のＨＤＬＣ回
路２に入力される。そして、制御回路１は、信号線３Ｂ
を介して、デフレーミングされたデータを受けとる。
の制御回路１は、制御線１Ａ、１Ｂを使ってモデム８を
受信状態にする。次に制御回路１は信号線３Ａ、３Ｂに
より、モデム制御装置１内部のＨＤＬＣ回路２を制御す
ると共に送信データを書き込む。ＨＤＬＣ回路２によっ
てＨＤＬＣフレーミングされたデータは信号線２Ａを通
してモデム８に送られる。モデム８はそのデータを変調
し、回線４に送出する。また、受信時は、回線４から入
力した信号をモデム８で復調し、復調されたデータは、
信号線２Ｂを通してモデム制御装置３内部のＨＤＬＣ回
路２に入力される。そして、制御回路１は、信号線３Ｂ
を介して、デフレーミングされたデータを受けとる。
【０００４】
【発明が解決しようとする課題】しかしながら、前記の
ような従来のファクシミリ装置に適用されたモデム装置
にあっては、ＨＤＬＣ回路２がモデム制御装置３内に組
み込まれているため、このモデム制御装置３は、本来の
役割であるモデム８の制御に加えてＨＤＬＣ回路２の制
御をしなければならず、ハードウエア及びソフトウエア
の負担が大きかった。
ような従来のファクシミリ装置に適用されたモデム装置
にあっては、ＨＤＬＣ回路２がモデム制御装置３内に組
み込まれているため、このモデム制御装置３は、本来の
役割であるモデム８の制御に加えてＨＤＬＣ回路２の制
御をしなければならず、ハードウエア及びソフトウエア
の負担が大きかった。
【０００５】
【課題を解決するための手段】本発明は上記課題を解決
するために、ファクシミリ装置全体を制御するファクシ
ミリ制御部と、入力したデータをＨＤＬＣフレーミング
処理し、この処理されたデータを変調するモデム部とを
備え、前記ファクシミリ制御部からの制御コマンドに基
づいて前記モデム装置はＨＤＬＣフレーミング処理を行
うようにしたものである。また、ファクシミリ装置全体
を制御するファクシミリ制御部と、入力したデータを復
調し、該復調されたデータをＨＤＬＣデフレーミング処
理するモデム部とを備え、前記ファクシミリ制御部から
の制御コマンドに基づいて前記モデム装置はＨＤＬＣデ
フレーミング処理を行うようにしたものである。そし
て、この構成により、モデム装置の内部でＨＤＬＣフレ
ミング、ＨＤＬＣデフレーミング処理を行うことができ
るため、ファクシミリ制御装置は他の制御を行うことが
でき、ファクシミリ制御装置の処理負担を軽減すること
ができる。
するために、ファクシミリ装置全体を制御するファクシ
ミリ制御部と、入力したデータをＨＤＬＣフレーミング
処理し、この処理されたデータを変調するモデム部とを
備え、前記ファクシミリ制御部からの制御コマンドに基
づいて前記モデム装置はＨＤＬＣフレーミング処理を行
うようにしたものである。また、ファクシミリ装置全体
を制御するファクシミリ制御部と、入力したデータを復
調し、該復調されたデータをＨＤＬＣデフレーミング処
理するモデム部とを備え、前記ファクシミリ制御部から
の制御コマンドに基づいて前記モデム装置はＨＤＬＣデ
フレーミング処理を行うようにしたものである。そし
て、この構成により、モデム装置の内部でＨＤＬＣフレ
ミング、ＨＤＬＣデフレーミング処理を行うことができ
るため、ファクシミリ制御装置は他の制御を行うことが
でき、ファクシミリ制御装置の処理負担を軽減すること
ができる。
【０００６】
【発明の実施の形態】図１は本発明によるファクシミリ
装置の一実施例を示すブロック図である。この実施例に
係るファクシミリ装置は、制御回路９を有するモデム制
御装置１０と、このモデム制御装置１０によって制御さ
れた送受信データの変調及び復調を行なうモデム１１と
から成る。なお、このモデム制御装置１０は、ファクシ
ミリ全体を制御するファクシミリ制御装置として機能す
るが、説明の都合上、以下モデム制御装置として説明す
る。モデム１１は、モデム制御装置とのインタフェース
を行なうＩ／Ｏ回路１２と、デジタル信号処理を行なう
制御ＤＳＰ１３と、回線１４に接続されるアナログ回路
１５とを備えている。更に制御ＤＳＰ１３は、Ｉ／Ｏ回
路１２に信号線１６によって接続されたＨＤＬＣフレー
ミング部１７と、ＨＤＬＣフレーミングされた後のデー
タを格納するメモリ１８と、送信データを変調する変調
部１９と、受信データを復調する復調部２０と、復調さ
れたデータを格納するメモリ２１と、受信データに対し
てＨＤＬＣデフレーミングを施し信号線２２を通してＩ
／Ｏ回路に出力するＨＤＬＣデフレーミング部２３と、
パス２４を介して各機能部に接続されこれらの機能部を
制御する制御部２５とを備えている。この制御ＤＳＰ１
３の内部において、変調部１９及び復調部２０とアナロ
グ回路１５との間はパス２６及び信号線２７によって接
続されており、また信号線１６からはメモリパス２８へ
向けて信号線２９が延びる一方、メモリパス３０から信
号線２２へは分岐信号線３１が延びている。なおモデム
制御装置１０とモデム１１との間の信号の授受は制御信
号線３２、データ信号線３３によって行なわれる。ＨＤ
ＬＣフレーミング部１７は、Ｉ／Ｏ回路１２を通してモ
デム制御装置１０から送られて来たデータに対して、Ｈ
ＤＬＣフォーマットのフラグパターンとフレーム内の誤
り判定用ＦＣＳを付加する機能を持つ。また、ＨＤＬＣ
デフレーミング部２３は、回線１４を通して相手端末装
置から入力されたデータからＨＤＬＣフォーマットのフ
ラグパターンを検出し、またＦＣＳによる誤りチェック
を行なってその結果をモデム制御装置１０に通知する機
能を持つ。このＨＤＬＣフォーマットのフラグパターン
検出結果等をモデム制御装置に通知するため、制御回路
９とＩ／Ｏ回路１２との間には信号線３２、３３の他に
フラグ検知信号線３４が設けられている。
装置の一実施例を示すブロック図である。この実施例に
係るファクシミリ装置は、制御回路９を有するモデム制
御装置１０と、このモデム制御装置１０によって制御さ
れた送受信データの変調及び復調を行なうモデム１１と
から成る。なお、このモデム制御装置１０は、ファクシ
ミリ全体を制御するファクシミリ制御装置として機能す
るが、説明の都合上、以下モデム制御装置として説明す
る。モデム１１は、モデム制御装置とのインタフェース
を行なうＩ／Ｏ回路１２と、デジタル信号処理を行なう
制御ＤＳＰ１３と、回線１４に接続されるアナログ回路
１５とを備えている。更に制御ＤＳＰ１３は、Ｉ／Ｏ回
路１２に信号線１６によって接続されたＨＤＬＣフレー
ミング部１７と、ＨＤＬＣフレーミングされた後のデー
タを格納するメモリ１８と、送信データを変調する変調
部１９と、受信データを復調する復調部２０と、復調さ
れたデータを格納するメモリ２１と、受信データに対し
てＨＤＬＣデフレーミングを施し信号線２２を通してＩ
／Ｏ回路に出力するＨＤＬＣデフレーミング部２３と、
パス２４を介して各機能部に接続されこれらの機能部を
制御する制御部２５とを備えている。この制御ＤＳＰ１
３の内部において、変調部１９及び復調部２０とアナロ
グ回路１５との間はパス２６及び信号線２７によって接
続されており、また信号線１６からはメモリパス２８へ
向けて信号線２９が延びる一方、メモリパス３０から信
号線２２へは分岐信号線３１が延びている。なおモデム
制御装置１０とモデム１１との間の信号の授受は制御信
号線３２、データ信号線３３によって行なわれる。ＨＤ
ＬＣフレーミング部１７は、Ｉ／Ｏ回路１２を通してモ
デム制御装置１０から送られて来たデータに対して、Ｈ
ＤＬＣフォーマットのフラグパターンとフレーム内の誤
り判定用ＦＣＳを付加する機能を持つ。また、ＨＤＬＣ
デフレーミング部２３は、回線１４を通して相手端末装
置から入力されたデータからＨＤＬＣフォーマットのフ
ラグパターンを検出し、またＦＣＳによる誤りチェック
を行なってその結果をモデム制御装置１０に通知する機
能を持つ。このＨＤＬＣフォーマットのフラグパターン
検出結果等をモデム制御装置に通知するため、制御回路
９とＩ／Ｏ回路１２との間には信号線３２、３３の他に
フラグ検知信号線３４が設けられている。
【０００７】かかる構成を有するファクシミリ装置につ
いて、その動作を以下に述べる。先ずデータ送信モード
における動作を図２及び図３に基づいて説明する。この
モードでは、モデム制御装置１０は制御線３２を介して
モデム１１にＨＤＬＣフラグ送信コマンドを送り、同時
にＨＤＬＣフォーマットのフラグパターンである“７
Ｅ”（へキサ）をデータ信号線３３を通してモデム１１
に送る。モデム１１は、処理ステップ（以下、単にステ
ップという）ＳＴ１において前記ＨＤＬＣフラグ送信コ
マンドとＨＤＬＣフラグを受けとる。次いでモデム１１
は、ステップＳＴ２において、データ信号線３３を介し
て送られて来た数だけのフラグを回線１４上に送出する
と共に、ステップＳＴ３に移行してデータ送信コマンド
があったか否かをチェックする。この間に、モデム制御
装置１０は制御線３２を介してＨＤＬＣデータ送信コマ
ンドをモデム１１に送り、データ信号線３３を介して送
信データＤ1、Ｄ2、…Ｄnを送る。モデム１１はＨＤＬ
Ｃデータ送信コマンドを受取ると、ステップＳＴ４にお
いて送信データＤ1、Ｄ2、…Ｄnに“０”インサーショ
ンを行ないながら回線１４に出力し、データ送信を行な
う。また一方、モデム１１は、前記送信データの出力と
同時に、ＦＣＳ（フレームチェックシーケンス）の計算
を行ない、ステップＳＴ５においてフラグ送信コマンド
が有りか否かをチェックする。そして、フラグ送信コマ
ンドが無い間はデータ送信をし続ける一方、フラグ送信
コマンドが有ればステップＳＴ６に移行してＦＣＳを２
バイト分送出し、その後ＨＤＬＣフラグを回線１４上に
送出する（ＳＴ２）。そしてステップＳＴ２〜ＳＴ６の
動作を繰返すことによってデータの送信を行なう。
いて、その動作を以下に述べる。先ずデータ送信モード
における動作を図２及び図３に基づいて説明する。この
モードでは、モデム制御装置１０は制御線３２を介して
モデム１１にＨＤＬＣフラグ送信コマンドを送り、同時
にＨＤＬＣフォーマットのフラグパターンである“７
Ｅ”（へキサ）をデータ信号線３３を通してモデム１１
に送る。モデム１１は、処理ステップ（以下、単にステ
ップという）ＳＴ１において前記ＨＤＬＣフラグ送信コ
マンドとＨＤＬＣフラグを受けとる。次いでモデム１１
は、ステップＳＴ２において、データ信号線３３を介し
て送られて来た数だけのフラグを回線１４上に送出する
と共に、ステップＳＴ３に移行してデータ送信コマンド
があったか否かをチェックする。この間に、モデム制御
装置１０は制御線３２を介してＨＤＬＣデータ送信コマ
ンドをモデム１１に送り、データ信号線３３を介して送
信データＤ1、Ｄ2、…Ｄnを送る。モデム１１はＨＤＬ
Ｃデータ送信コマンドを受取ると、ステップＳＴ４にお
いて送信データＤ1、Ｄ2、…Ｄnに“０”インサーショ
ンを行ないながら回線１４に出力し、データ送信を行な
う。また一方、モデム１１は、前記送信データの出力と
同時に、ＦＣＳ（フレームチェックシーケンス）の計算
を行ない、ステップＳＴ５においてフラグ送信コマンド
が有りか否かをチェックする。そして、フラグ送信コマ
ンドが無い間はデータ送信をし続ける一方、フラグ送信
コマンドが有ればステップＳＴ６に移行してＦＣＳを２
バイト分送出し、その後ＨＤＬＣフラグを回線１４上に
送出する（ＳＴ２）。そしてステップＳＴ２〜ＳＴ６の
動作を繰返すことによってデータの送信を行なう。
【０００８】次にデータ受信モードにおける動作を図４
及び図５に基づいて説明する。このモードでは、モデム
制御装置は制御線３２を介してモデム１１にＨＤＬＣ受
信モードのコマンドを送る。これによりモデム１１はＨ
ＤＬＣ受信モードになり、回線１４上の信号を復調し、
ステップＳＴ１１においてＨＤＬＣフラグパターン
（“７Ｅ”）を検出待ちの状態になる。そして、この処
理ステップでモデム１１が、復調データがＨＤＬＣフラ
グパターンを検知すると、ステップＳＴ１２においてフ
ラグ検知信号線３４をオンし、モデム制御装置１０にフ
ラグ検知を知らせる。次いでモデム１１は、ステップＳ
Ｔ１３においてＨＤＬＣフラグパターンの受信待ちの状
態になり、このＨＤＬＣフラグパターンを受信すると、
３バイト分のデータ（Ｄ1、Ｄ2、Ｄ3）を連続して検知
した後、ステップＳＴ１４でフラグ検知信号線３４をオ
フし、その後ステップＳＴ１５に移行してデータ信号線
３３を介してモデム制御装置１０に受信データを送る。
その後モデム１１は、受信データを出力しながらステッ
プ１６で終了フラグ検知待ちの状態になり、この処理ス
テップで終了フラグを検知するとステップＳＴ１７にお
いてフラグ検知信号をオンする。受信データのうち、最
終の２バイト分はＦＣＳであるからモデム制御装置１０
には送らず、ステップＳＴ１８においてモデム内部でＦ
ＣＳのチェックをし、その結果をコード化して１バイト
のコードとしてデータ信号線３３を介してモデム制御装
置１０に送る。以上の動作でＨＤＬＣフレーミングされ
た１フレームの受信動作が終り、引き続き次のフレーム
受信を行なうべくステップＳＴ１３〜ＳＴ１８の処理動
作に入る。
及び図５に基づいて説明する。このモードでは、モデム
制御装置は制御線３２を介してモデム１１にＨＤＬＣ受
信モードのコマンドを送る。これによりモデム１１はＨ
ＤＬＣ受信モードになり、回線１４上の信号を復調し、
ステップＳＴ１１においてＨＤＬＣフラグパターン
（“７Ｅ”）を検出待ちの状態になる。そして、この処
理ステップでモデム１１が、復調データがＨＤＬＣフラ
グパターンを検知すると、ステップＳＴ１２においてフ
ラグ検知信号線３４をオンし、モデム制御装置１０にフ
ラグ検知を知らせる。次いでモデム１１は、ステップＳ
Ｔ１３においてＨＤＬＣフラグパターンの受信待ちの状
態になり、このＨＤＬＣフラグパターンを受信すると、
３バイト分のデータ（Ｄ1、Ｄ2、Ｄ3）を連続して検知
した後、ステップＳＴ１４でフラグ検知信号線３４をオ
フし、その後ステップＳＴ１５に移行してデータ信号線
３３を介してモデム制御装置１０に受信データを送る。
その後モデム１１は、受信データを出力しながらステッ
プ１６で終了フラグ検知待ちの状態になり、この処理ス
テップで終了フラグを検知するとステップＳＴ１７にお
いてフラグ検知信号をオンする。受信データのうち、最
終の２バイト分はＦＣＳであるからモデム制御装置１０
には送らず、ステップＳＴ１８においてモデム内部でＦ
ＣＳのチェックをし、その結果をコード化して１バイト
のコードとしてデータ信号線３３を介してモデム制御装
置１０に送る。以上の動作でＨＤＬＣフレーミングされ
た１フレームの受信動作が終り、引き続き次のフレーム
受信を行なうべくステップＳＴ１３〜ＳＴ１８の処理動
作に入る。
【０００９】
【発明の効果】以上説明したように、本発明によればフ
ァクシミリ装置全体を制御するファクシミリ制御部と、
入力したデータをＨＤＬＣフレーミング処理し、この処
理されたデータを変調するモデム部とを備え、前記ファ
クシミリ制御部からの制御コマンドに基づいて前記モデ
ム装置はＨＤＬＣフレーミング処理を行うことにより、
ＨＤＬＣフレーミング方式によるデータ伝送に際してフ
ァクシミリ制御装置のハードウエア、ソフトウエア上の
負担を軽減することができる。また、ファクシミリ装置
全体を制御するファクシミリ制御部と、入力したデータ
を復調し、該復調されたデータをＨＤＬＣデフレーミン
グ処理するモデム部とを備え、前記ファクシミリ制御部
からの制御コマンドに基づいて前記モデム装置はＨＤＬ
Ｃデフレーミング処理を行うことにより上記と同様な効
果を得ることができる。
ァクシミリ装置全体を制御するファクシミリ制御部と、
入力したデータをＨＤＬＣフレーミング処理し、この処
理されたデータを変調するモデム部とを備え、前記ファ
クシミリ制御部からの制御コマンドに基づいて前記モデ
ム装置はＨＤＬＣフレーミング処理を行うことにより、
ＨＤＬＣフレーミング方式によるデータ伝送に際してフ
ァクシミリ制御装置のハードウエア、ソフトウエア上の
負担を軽減することができる。また、ファクシミリ装置
全体を制御するファクシミリ制御部と、入力したデータ
を復調し、該復調されたデータをＨＤＬＣデフレーミン
グ処理するモデム部とを備え、前記ファクシミリ制御部
からの制御コマンドに基づいて前記モデム装置はＨＤＬ
Ｃデフレーミング処理を行うことにより上記と同様な効
果を得ることができる。
【図１】本発明によるファクシミリ装置の一実施例を示
すブロック図
すブロック図
【図２】前記実施例の送信モードにおけるタイムシーケ
ンス図
ンス図
【図３】前記実施例の送信モードにおけるモデムの動作
を示すフローチャート
を示すフローチャート
【図４】前記実施例の受信モードにおけるタイムシーケ
ンス図
ンス図
【図５】前記実施例の受信モードにおけるモデムの動作
を示すフローチャート
を示すフローチャート
【図６】従来のモデム装置の例を示すブロック図
１０ モデム制御装置 １１ モデム １３ 制御ＤＳＰ １４ 回線 １７ ＨＤＬＣフレーミング部 １９ 変調部 ２０ 復調部 ２３ ＨＤＬＣデフレーミング部
Claims (5)
- 【請求項１】 ファクシミリ装置全体を制御するファク
シミリ制御部と、入力したデータをＨＤＬＣフレーミン
グ処理し、この処理されたデータを変調するモデム部と
を備え、前記ファクシミリ制御部からの制御コマンドに
基づいて前記モデム装置はＨＤＬＣフレーミング処理を
行うことを特徴とするファクシミリ装置。 - 【請求項２】 ファクシミリ装置全体を制御するファク
シミリ制御部と、入力したデータを復調し、該復調され
たデータをＨＤＬＣデフレーミング処理するモデム部と
を備え、前記ファクシミリ制御部からの制御コマンドに
基づいて前記モデム装置はＨＤＬＣデフレーミング処理
を行うことを特徴とするファクシミリ装置。 - 【請求項３】 ファクシミリ装置全体を制御するファク
シミリ制御部と、ＨＤＬＣフレーミング処理手段、ＨＤ
ＬＣフレーミング処理されたデータを変調する変調手
段、及びＨＤＬＣフレーミングから変調までの処理を制
御する制御手段を備えたモデム装置とを有し、前記ファ
クシミリ制御部からの制御コマンドに基づいて前記制御
手段がＨＤＬＣフレーミング処理を前記モデム装置内部
で処理するようにしたことを特徴とするファクシミリ装
置。 - 【請求項４】 ファクシミリ装置全体を制御するファク
シミリ制御部と、ＨＤＬＣデフレーミング処理手段、入
力したデータをＨＤＬＣデフレーミングすべく出力する
復調手段、及び復調からＨＤＬＣデフレーミングまでの
処理を制御する制御手段を備えたモデム装置とを有し、
前記ファクシミリ制御部からの制御コマンドに基づいて
前記制御手段がＨＤＬＣデフレーミング処理を前記モデ
ム装置内部で処理するようにしたことを特徴とするファ
クシミリ装置。 - 【請求項５】 ファクシミリ装置全体を制御するファク
シミリ制御部と、入力したデータをＨＤＬＣフレーミン
グ処理し、この処理されたデータを変調する処理及び入
力したデータを復調し、該復調されたデータをＨＤＬＣ
デフレーミング処理するモデム部とを備え、前記ファク
シミリ制御部からの制御コマンドに基づいて前記モデム
装置はＨＤＬＣフレーミング処理あるいはＨＤＬＣデフ
レーミング処理を行うことを特徴とするファクシミリ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8231552A JP2730676B2 (ja) | 1996-09-02 | 1996-09-02 | ファクシミリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8231552A JP2730676B2 (ja) | 1996-09-02 | 1996-09-02 | ファクシミリ装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63102150A Division JP2624297B2 (ja) | 1988-04-25 | 1988-04-25 | モデム装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9237991A Division JP2802271B2 (ja) | 1997-09-03 | 1997-09-03 | ファクシミリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09121235A JPH09121235A (ja) | 1997-05-06 |
| JP2730676B2 true JP2730676B2 (ja) | 1998-03-25 |
Family
ID=16925294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8231552A Expired - Lifetime JP2730676B2 (ja) | 1996-09-02 | 1996-09-02 | ファクシミリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730676B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2624297B2 (ja) | 1988-04-25 | 1997-06-25 | 松下電送株式会社 | モデム装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0775361B2 (ja) * | 1988-03-24 | 1995-08-09 | 松下電送株式会社 | モデム装置 |
-
1996
- 1996-09-02 JP JP8231552A patent/JP2730676B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2624297B2 (ja) | 1988-04-25 | 1997-06-25 | 松下電送株式会社 | モデム装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09121235A (ja) | 1997-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2730676B2 (ja) | ファクシミリ装置 | |
| JP2624297B2 (ja) | モデム装置 | |
| JP2802271B2 (ja) | ファクシミリ装置 | |
| KR20000021481A (ko) | 화상통신기기의 제어 프로그램 업 그레이드 방법 | |
| JPH0775361B2 (ja) | モデム装置 | |
| US5835234A (en) | Facsimile modem and data processing method | |
| JP3059970B2 (ja) | 電力線搬送通信制御装置 | |
| JP3005412B2 (ja) | ファクシミリ装置 | |
| JP3206037B2 (ja) | 同期式回線制御装置および通信制御システム | |
| JP3028733B2 (ja) | 通信カラオケ切換装置 | |
| JP2581238Y2 (ja) | データ伝送装置 | |
| JP2530611B2 (ja) | 通信制御装置 | |
| JPH07121039B2 (ja) | インタフェース装置 | |
| JP3116427B2 (ja) | 変復調装置およびその自動等化方法 | |
| JPH055215B2 (ja) | ||
| JP2527270B2 (ja) | 自動受信連携処理方法及び自動受信連携処理装置 | |
| JPH0758879A (ja) | 通信回線整合装置及びその方法 | |
| JP2576429B2 (ja) | ファクシミリ装置 | |
| JP2986655B2 (ja) | ファクシミリ装置 | |
| JPH0537594A (ja) | データ通信装置 | |
| JP2613066B2 (ja) | ファクシミリ装置 | |
| JP3429520B2 (ja) | 受信データ処理装置 | |
| JPH1141367A (ja) | Ｔｉｆｕ装置及びこのｔｉｆｕ装置を使用した航空衛星通信システム | |
| JPH11345191A (ja) | 入出力装置及びデータの入出力方法 | |
| JPS6029087A (ja) | ファクシミリシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |