JPH055215B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は信号受信方法、特に、HDLC（ハイレ
ベル・データリンク・コントロール）フレームフ
オーマツトに従つて、その先頭に複数個のフラグ
が連続して付加されている信号を受信する信号受
信方法に関するものである。

従来技術 従来、この種のデータ通信装置、特にCCITT
勧告T4に合致するG3（グループ３）フアクシミ
リ装置で手動通信を行なう場合には、まず画像受
信側装置（被呼側）が呼び出し信号に応答して手
順信号の送出を行ない、送信側のオペレータがこ
の信号をフアクシミリ装置に付設された電話器を
介して聞いてから、スタートボタンを押して通信
を開始させる、という手順を踏む。したがつて、
信号の切れ目にスタートボタンが押されればよい
が、信号の途中でボタンが押下される場合もあ
り、このときには装置が誤動作を起す可能性があ
つた。

G3フアクシミリ装置において受信側が送出す
る手順番号は第１図に示すような構成となつてい
る。第１図において符号１０１で示されるものは
CED信号（被呼局識別信号）で、被呼局に非音
声端末が接続されていることを示す。

このCED信号１０１に続いて受信側装置は
NSF信号１０２およびDIS信号１０３を送出す
る。NSF信号（非標準装置信号）１０２はオプ
シヨナルな信号で、Ｔシリーズ勧告の範囲外の利
用者の要求を識別するために用いられるものであ
る。DIS信号（デジタル識別信号）１０３は被呼
側装置がCCITT勧告に合致した標準機能を持つ
ていることを示すものである。ここではNSF信
号とDIS信号を連続して送る場合にはNSF信号を
先行させることになつている。

上記の３つの信号が呼び出しに呼応して受信側
装置から送出されるが、NSF信号１０２および
DIS信号１０３は第２図に示すようなHDLCマル
チフレーム構成とされる。

第２図に示すように、NSF信号１０２にはプ
リアンブル１０４が付加される。このプリアンブ
ル１０４は後述するフラグパターンを１秒間連送
するもので、手順信号の開始を示す。

プリアンブル１０４に続いて、２個のフラグ
Ｆ、アドレスＡおよびコントロールＣの４バイト
の信号が送られ、その後にFCF（フアクシミリ制
御フイールド：１バイト）、FIF（フアクシミリ制
御フイールド：任意のバイト数）およびFCS（フ
レームチエツクシーケンス：２バイト）から成る
NSF信号が送られる。

ここまでの信号で最初のフレームが構成される
が、このうちフラグＦは２進で01111110（16進で
7EH）のパターンを有し、フレームの最初に２
個以上付加される。またフレームの終りを示すた
めにフレームの最後に１個付加される。

NSF信号の最後のフラグＦに続いてアドレス
バイトＡおよびコントロールバイトＣを前置した
NSF信号１０２と同様FCF、FIF、FCSのフイー
ルドから成るDIS信号１０３が送られる。この
DIS信号１０３の後にもフラグＦが付加される。

NSF信号およびDIS信号のFCFは手順信号その
ものの識別のために１バイト、FCSはエラーチエ
ツクのための２バイトの領域を有している。ま
た、FIFにはメーカー名、その装置における特殊
なオプシヨン機能などを示す任意のフオーマツト
を有する情報を乗せるために任意のバイト数が確
保される。

ここで、送信側の操作者によつて第２図中のt₁
〜t₄の各時点でスタートボタンが押されたとす
る。

同図において、t₁およびt₂の時点で送信側でス
タートボタンが押された場合には完全なマルチフ
レームの信号を受信できる。

t₃の時点でスタートボタンが押下されると、送
信側装置はいきなりNSF信号のFIFから受信を開
始するので、NSF信号１０２は無視され、次の
DIS信号１０３のみが受信される。したがつて、
この場合にはNSF信号１０２のFIFの支持により
可能になる自社サービス機能は働かず、G3標準
機としての動作しか行なえなくなる。

t₄の時点でスタートボタンが押された場合には
NSF、DIS信号はともに受信されないので、誤り
は生じず、次に受信側から送出されるCED〜DIS
信号から受信が開始される。

以上に示したように、従来のフアクシミリ装置
の手動通信において、NSF信号１０２の途中で
スタートボタンが押下された場合には続くDIS信
号１０３を無効にしないと、オプシヨン機能を働
かせることができない。そこで、従来では次のよ
うなフレーム受信方式が提案されていた。

従来方式は、装置にキヤリア検出手段とフレー
ム受信手段の両方を設け、フレーム受信手段が受
信を開始した際に既にキヤリア検出手段がキヤリ
アを検出していた場合には当該フレームを不完全
なフレームとして無視し、次のキヤリアのない状
態から続くキヤリア〜フレームを有効フレームと
して受信するものである。

しかし、この方法によると、第２図に示したt₂
の時点、すなわちプリアンブル受信中に送信側で
スタートボタンが押されると、当然続くフレーム
は無効にされてしまう。前記のようにプリアンブ
ルは約１秒、またNSF信号１０２のFIFを８バイ
ト、DIS信号１０３のそれを３バイトとすれば、
第２図に示したマルチフレームは全部で25バイト
でその送信時間は0.67秒であり、プリアンブルの
送信時間の方が長く、それだけこの部分でスター
トボタンが押される確率が高い。プリアンブル受
信中にスタートボタンが押され、そのフレームが
無効にされると、そのつぎのNSF信号１０２が
来るまで最低３秒はかかるので、前手順、したが
つて通信に要する時間が長くなる。

以上のように従来の受信方式は、誤動作により
通信時間が延びる確率が大きい。フアクシミリ装
置などでは遠隔地との通信にも用いられるので、
たとえ１秒でも通信時間を短くするのが好まし
い。

目 的 本発明は以上の点に鑑みてなされたもので、誤
動作を起す確率が低く、通信時間の短くて済む効
率的な信号受信方法を提供することを目的とす
る。

実施例 以下、図面に示す実施例に基づいて本発明を詳
細に説明する。

本発明では各フレームの先頭に必ず付されるフ
ラグに着目し、一定数以上のフラグを受信下場合
にその後のデータを有効とし、そこからフレーム
受信を開始する。

第１実施例 第３図に本発明をハードウエアにより実施する
場合の構成を示す。

第３図において符号１で示されるものは網制御
装置（以下NCUという）で、電話回線１ａが接
続されており、電話交換網の接続制御、データ通
信路への切り換え、ループ保持などを行なうもの
である。相手側装置から送信されてきた信号はこ
のNCU１に入力され、NCU１の出力は信号線１
ｂによりモデム２に導かれる。

モデム２はCCITTのV21勧告に合致する
300bpsのモデム（変復調器）で、アナログ電送
されたデータはここで復調される。モデム２はデ
ータ送信のための変調器も含むものである。モデ
ム２は復調信号を信号線２ａに出力するととも
に、復調データを取り込むタイミングクロツクを
信号線２ｂに出力する。

信号線２ａの信号はシフトレジスタ３に入力さ
れ、また信号線２ｂの信号はシフトレジスタ３お
よびシフトレジスタ４にシフトクロツクとして入
力される。

シフトレジスタ３は信号線２ａから入力される
信号の状態を、信号線２ｂから入力されるクロツ
クに同期して順次信号線３ａ〜３ｉにシフトする
ものである。また、シフトレジスタ４は同様に信
号線３ｉから入力される信号の状態を入力される
クロツクに同期して信号線４ａ〜４ｉに次々にシ
フトする。これらのシフトレジスタ３，４は信号
線１２ａからローレベルの信号を入力することに
よりリセツトできるようになつている。

信号線３ａ〜３ｈの信号はANDゲート９に、
信号線４ａ〜４ｈの信号はANDゲート１０にそ
れぞれ入力されるが、このうち信号線３ａ，３
ｈ，４ａおよび４ｈの信号はそれぞれインバータ
５〜８を介して反転される。

ANDゲート９，１０の出力はANDゲート１１
に入力され、その出力信号線の信号１１ａフレー
ム受信開始信号として利用される。また、信号線
４ｉの信号は受信データとして後段の従来同様に
構成された記録処理装置などによつて利用され
る。

以上の構成において、第２図に示した構成を有
するNSF信号およびDIS信号が入力されたとす
る。

フレームの最初に付される２個のフラグはモデ
ム２で１ビツトずつ復調され、信号線２ａを介し
てシフトレジスタ３に入力される。このとき１ビ
ツトずつの出力にそれぞれ対応して信号線２ｂを
介してモデム２からクロツクが発生される。

前記のようにフラグのビツトパターンは7EH、
すなわち、２進法で01111110のパターンになる。
したがつて信号線２ａにはこのビツトパターンが
０、１、１、１、…と次々に出力され、その度に
信号線２ｂのクロツクによりそのパターンが信号
線３ａ〜３ｉそして信号線４ａ〜４ｉへとシフト
される。

したがつて、フラグを２個続けて受信した直後
の信号線３ａ〜３ｈおよび４ａ〜４ｈの状態は両
方とも01111110のビツトパターンになる。上記の
ように信号線３ａ，３ｈおよび４ａ，４ｈの４つ
の信号はインバータ５〜８により反転されている
ので、このときANDゲート９，１０の全ての入
力がハイレベルとなり、この両出力によりAND
ゲート１１の出力がハイレベルになる。

以上のようにして、フレームの先頭に付される
２個のフラグを受信した直後に信号線１１ａにパ
ルスを１個取り出すことができる。したがつて、
不図示の制御装置がこの信号線１１ａのパルスを
検出した際に有効フレームの受信を開始するよう
にすれば、プリアンブル受信中にスタートボタン
が押されてもその後のフレームを無効にすること
なく確実に受信できる。

第２実施例 第４図、第５図に本発明をソフトウエアにより
実施する場合の構成を示す。

第４図において第３図と同符号を付された部材
は第３図と同様の部材で、その詳細な説明は省略
する。信号線２ａおよび２ｂの信号は制御装置１
３に入力される。これらの信号線は第３図と同様
の機能を有し、信号線２ａには信号線２ｂのクロ
ツクに同期して復調されたデータが１ビツトずつ
出力される。制御装置１３は装置全体の制御、お
よび符号化データの復号などを行なう公知のもの
である。

制御装置１３はアキユムレータ、レジスタ、フ
ラグなどを有する公知のマイクロプロセツサによ
り構成されるもので、リードオンリメモリに格納
されたプログラムにしたがつて第５図のフローチ
ヤート図に示す手順によりフラグの検出、フレー
ム受信、その他の処理装置の制御などを行なう。
また、制御装置１３は処理領域として記憶手段が
設けられている。第５図中に示したFLGDFT、
BIRC0、BIRC1などのラベルで示される領域が
それで、これらはランダムアクセスメモリ、ある
いはプロセツサ内のフラグ、レジスタなどにより
構成することができる。

第５図のステツプS20において、制御装置１３
はまず領域FLGDETに０を格納し、リセツトす
る。この領域FLGDETは２個連続したフラグを
検出した際に１にセツトされるものである。

続いてステツプS21およびステツプS22では制
御装置１３はまず領域BIRC0およびBIRC1をそ
れぞれリセツトする。これらの領域はそれぞれ１
バイトのデータを格納するものである。

次にステツプS23では信号線２ｂにクロツクが
発生する、すなわち復調データが出力されるタイ
ミングを待つ。

信号線２ｂにクロツクが発生した場合にはステ
ツプS24に進み、信号線２ａのデータすなわち復
調データを入力する。

次にステツプS25ではBIRC1内のデータをアキ
ユムレータにロードする。

続いてステツプS26ではアキユムレータ内の８
ビツトのデータを右へ１ビツト回転、すなわち各
ビツトをその下位のビツトにそれぞれ移動する。
この際データのLSB、すなわち最下位ビツトは
キヤリーフラグに移動される。したがつて
BIRC1内に格納されていたデータのLSBがキヤ
リーフラグに保存される。

次にステツプS27ではステツプS24で入力した
１ビツトのデータをアキユムレータのMSBすな
わち最上位ビツトに取り込んだ後、ステツプS28
でアキユムレータの内容を領域BIRC1に格納す
る。

次にステツプS29〜S31では同様にアキユムレ
ータに領域BIRC0の内容をロードし、右へ１ビ
ツト回転させてからそのデータを領域BIRC0に
ストアする。したがつてステツプS26での回転で
キヤリーフラグに保存されているBIRC1に格納
されていたデータのLSBがBIRC0のMSBに保存
される。

次にステツプS32では領域BIRC0の内容が16進
で7EH、すなわちフラグのパターンであるか否
かが判定され、これが否定された場合にはステツ
プS23へ戻り、肯定された場合にはステツプS33
へ移行する。ステツプS33では領域BIRC1の内容
が7EH、すなわちフラグパターンであるか否か
が判定され、肯定された場合にはステツプS34で
領域FLGDETを１にセツトしてからステツプS23
に戻り、否定された場合にはステツプS35に移行
する。以上の判定ルーチンは各領域のデータをア
キユムレータにロードし、7EHを減算ないしは
比較命令を用いて比較し、その結果が０であるか
否かによりジヤンプを行なえばよい。

ステツプS35では領域FLGDETがセツトされて
いるか否かを判定し、セツトされている場合には
ステツプS36でフレーム受信を開始し、セツトさ
れていない場合にはステツプS23に戻り、以上の
動作を繰り返す。

以上の手順は領域BIRC1にシリアル入力した
データを順次シフトしつつ格納し、それによりオ
ーバーフローした領域BIRC1のLSBを領域
BIRC0のMSBへシフトインする、というルーチ
ンで、第３図に示したハードウエアの構成と論理
的に等価のルーチンである。

モデム２から８ビツトのデータを取り込む場合
には以上のステツプS23〜S31が８回繰り返され、
ステツプS31が終了した状態ではその８ビツトが
領域BIRC1に格納されていることになる。さら
に８回のループを行なうと、領域BIRC1に２番
目の１バイトが格納され、それまで領域BIRC1
に格納されていた１バイトが領域BIRC0に移動
された状態となる。

したがつてフラグを２個受信した直後では、領
域BIRC1および０はともにフラグパターンの
7EHが格納されているので、ステツプS33からス
テツプS34へのジヤンプが行なわれ、フラグ領域
FLGDETが立つ。そして次に１ビツトのデータ
が入力された後フラグ領域FLGDETが立つてい
た場合にはフレーム受信に移行する。実際にはフ
ラグパターンの連送であるプリアンブル受信の時
点でフラグ領域FLGDETがセツトされ、次にフ
ラグパターンを２個受信した時（第２図参照）に
フレーム受信に移行することができる。

以上では、フラグ領域FLGDETを設定してそ
の内容にしたがつてフレーム受信に移行するよう
にしているが、領域BIRC1、０ともに7EHにな
つたところで直接フレーム受信に移行するように
し、フラグ領域FLGDETを用いないようにして
もよい。

また、以上の制御はアキユムレータのMSBに
シリアル入力が行なえるマイクロプロセツサを用
いた場合のものだが、第３図に示したようなシフ
トレジスタから入力ポートにパラレルデータとし
て１バイトづつデータを取り込み、それを7EH
と比較するようにしてもよい。

以上のような実施例によつても前記の実施例と
同様にフラグ直後からフレーム受信を開始でき、
通信時間が延びたりすることなく確実に手順信号
を受信できる。特に従来方式のようにプラアンブ
ルの途中でスタートボタンが押されても次のフレ
ームが無効となることがなく、エラーを起す確率
が小さい。

以上２個のフラグを連続受信した場合フレーム
受信を開始する２つの実施例を例示したが、この
フラグ数は最低２個と勧告で定められており、そ
れ以上の数のフラグが送信される場合もある。し
たがつて、フラグ受信数のクライテリアは以上の
実施例に限定されるものではなく、３個以上であ
つても構わないのはもちろんである。

また、受信しようとする信号もNSF信号、DIS
信号に限らず、他の信号であつても本発明が同様
に適用できるのはもちろんである。

さらに以上の説明ではフアクシミリ装置を例示
したが、他のデータ通信においても応用できるの
はもちろんである。

効 果 以上の説明から明らかなように、本発明によれ
ば、HDLCのフレームフオーマツトに従つて、そ
の先頭部分に複数個のフラグが連続して付加され
ている信号を受信する場合、少なくとも所定数の
フラグが連続して受信されたか否かを検出し、所
定数のフラグが連続して受信されると、フラグに
続く以後のフレームを有効フレームとして受信す
るようにしているので、受信開始指令が実際に信
号受信されているタイミングで入力されても、信
号の先頭部分を受信している場合には、正常な信
号受信が可能で、確実かつ速やかに信号を受信で
きるという優れた作用効果がある。

【図面の簡単な説明】

第１図はフアクシミリ装置において用いられる
手順信号の説明図、第２図は第１図の信号のフレ
ーム構成を示す説明図、第３図は本発明を採用し
たデータ通信装置のブロツク回路図、第４図は本
発明のデータ通信装置の異なる実施例を示すブロ
ツク回路図、第５図は第４図の回路の制御手順を
示すフローチヤート図である。 １……NCU、２……モデム、３，４……シフ
トレジスタ、５〜８……インバータ、９〜１１…
…ANDゲート。

Claims (1)

1. 【特許請求の範囲】 １ HDLCのフレームフオーマツトに従つて、そ
   の先頭に複数個のフラグが連続して付加されてい
   る信号を受信する信号受信方法において、 任意のタイミングで発生される受信開始指令に
   応答して信号の受信を開始し、その後、所定数の
   フラグが連続して受信されたことを検出し、 少なくとも上記所定数のフラグが連続して受信
   された場合、受信されたフラグに続く以後のフレ
   ームを有効フレームとして受信し、 上記所定数のフラグが連続して受信されない場
   合、受信されたフラグに続く以後のフレームを無
   効とすることを特徴とする信号受信方法。