JPS6028347A - 信号受信方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はデータ通信方法およびその装置、特にＨＤ　Ｌ
　Ｃ（Ｈｉｇｈｌｅｖｅｌ　Ｄａｔａ　Ｌｉｎｋ　Ｃｏ
ｎｔｒｏｌ　）などのフレームフォーマットを有するバ
イナリ信号により電送前手順を行なうデータ通信方法お
よびその装置に関する。

従来技術 従来、この種のデータ通信装置、特にＣＣＩＴＴ勧告Ｔ
４に合致するＧ３（グループ３）ファクシミリ装置で手
動通信を行なう場合には、まず画像受信側装置（被呼側
）が呼び出し信号に応答して手順信号の送出を行ない、
送信側のオペレータがこの信号をファクシミリ装置に付
設された電話器を介して聞いてから、スタートボタンを
押して通信を開始させる、という手順を踏む。したがっ
て、信号の切れ目にスタートボタンが押されればよいが
、信号の途中でボタンが押下される場合もあり、このと
きには装置が誤動作を起す可能性があった。

Ｇ３ファクシミリ装置において学信側か送出する手順信
号は第１図に示すような構成となっている。第１図にお
いて符号１０１で示されるものはＣＨＤ信号（被呼局識
別信号）で、被呼局に非音声端末が接続されていること
を示す。

とのＣＨＤ信号１０１に続いて受信側装置はＮＳＦ信号
１０２およびＤＩＳ信号１０３を送出する。ＮＳＦ信号
（非標準装置信号）１０２はオプショナルな信号で、Ｔ
シリーズ勧告の範囲外の利用者の要求を識別するために
用いられるものである。ＤＩＳ信号（デジタル識別信号
）１０３は被呼側装置がＣＣＩＴＴ勧告に合致した標準
機能を持っていることを示すものである。ここではＮＳ
Ｆ信号とＤＩＳ信号を連続して送る場合にはＮＳＦ信号
を先行させることになっている。

上記の３つの信号が呼び出しに呼応して受信側装置から
送出されるが、ＮＳＦ信号１０２およびＤＩＳ信号１０
３は第２図に示すようなＨＤＬＣマルチフレーム構成と
される。

第２図に示すように、ＮＳＦ信号１０２にはプリアンプ
ル１０４が付加される。このプリアンプル１０４は後述
するフラグパターンを１秒間連送するもので、手順信号
の開始を示す。

プリアンプル１０４に続いて、２個のフラグＦ、アドレ
スＡおよびコントロールＣの４バイトの信号が送られ、
その後にＦＣＦ　（ファクシミリ制御フィールド：１バ
イト）、ＰＩＦ（ファクシミリ制御フィールド：任意の
バイト数）およびＦＣＳ（フレームチェックシーケンス
：２バイト）から成るＮＳＦ信号が送られる。

ここまでの信号で最初のフレームが構成されるが、この
うちフラグＦは２進で０１１１１１１０（１６進で７Ｅ
Ｈ）のパターンを有し、フレームの′最初に２個以上付
加される。またフレームの終りを示すためにフレームの
最後に１個付加される。

ＮＳＦ信号の最後のフラグＦに続いてアドレスバイトＡ
およびコントロールバイトＣを前置したＮＳＦ信号１０
２と同様ＦＣＦ、ＦＩＦ、ＦＣ３のフィールドから成る
ＤＩＳ信号１０３が送られる。このＤＩＳ信号１０３の
後にもフラグＦが付加される。

ＮＳＦ信号およびＤＩＳ信号のＦＣＦは手順信号そのも
のの識別のために１バイト、ＦＣＳはエラーチェックの
ための２バイトの領域を有している。また、ＰＩＦには
メーカー名、その装置における特殊なオプション機能な
どを示す任意のフォーマットを有する情報を乗せるため
に任意のバイト数が確保される。

ここで、送信側の操作者によって第２図中のｔ１〜ｔ４
の各時点でスタートボタンが押されたとする。

同図において、ｔｌおよびｔ２の時点で送信側・でスタ
ートボタンが押された場合には完全なマルチフレームの
信号を受信できる。

Ｌ３の時点でスタートボタンが押下されると、れ、次の
ＤＩＳ儒号１０３のみが受信される。したがって、この
場合にはＮＳＦ信号１０２のＦＩＦの支持により可能に
なる自社サービス機能は働かず、Ｇ３標準機としての動
作しか行なえなくなる。

ｔ４の時点でスタートボタンが押された場合にはＮＳＦ
、ＤＩＳ信号はともに受信されないので、誤りは生じず
、次に受信側から送出されるＣＥＤ〜ＤＩＳ信号から受
信が開始される。

以上に示したように、従来のファクシミリ装置の手動通
信において、ＮＳＦ信号１０２の途中でスタートボタン
が押下された場合には続＜ＤＩＳ信号１０３を無効にし
ないと、オプション機能を働かせることができない。そ
こで、従来では次のようなフレーム受信方式が提案され
ていた。

゛従来方式は、装置にキャリア検出手段とフレーム受信
手段の両方を設け、フレーム受信手段が受信を開始した
際に既にキャリア検出手段がキャリアを検出していた場
合には当該フレームを不完全なフレームとして無視し、
次のキャリアのない状態から続くキャリアルフレームを
有効フレームとして受信するものである。

しかし、この方法によると、第２図に示したｔ２の時点
、すなわちプリアンプル受信中に送信側でスタートボタ
ンが押されると、当然続くフレームは無効にされてしま
う。前記のようにプリアンプルは約１秒、またＮＳＦ信
号１０２のＦＩＦを８バイト、ＤＩＳ信号１０３のそれ
を３バイトとすれば、第２図に示したマルチフレームは
全部で２５バイトでその送信時間は０．６７秒であり、
プリアンプルの送信時間の方が長く、それだけこの部分
でスタートボタンが押される確率が高い。プリアンプル
受信中にスタートボタンが押され、そのフレームが無効
にされると、そのつぎのＮＳＦ信号１０２が来るまで最
低３秒はかかるので、前手順、したがって通信に要する
時間が長くなる。

以上のように従来の受信方式は、誤動作により通信時間
が延びる確率が大きい。ファクシミリ装置などでは遠隔
地との通信にも用いられるので、たとえ１秒でも通信時
間を短くするのが好ましい。

目　的 本発明は以上の点に鑑みてなされたもので、誤動作を起
す確率が低く、通信時間の短くて済む効率的なデータ通
信方法およびその装置を提供することを目的とする。

実施例 以下、図面に示す実施例に基づいて本発明の詳細な説明
する。

本発明では各フレームの先頭に必ず付されるフラグに着
目し、一定数以上のフラグを受信子場合にその後のデー
タを有効とし、そこからフレーム受信を開始する。

第１実施例 ・第３図に本発明をハードウェアにより実施する場合の
構成を示す。

第３図において符号ｌで示されるものは網制御装置（以
下ＮＣＵという）で、電話回線１ａが接続されており、
電話交換網の接続制御、データ通信路への切り換え、ル
ープ保持などを行なうものである。相手側装置から送信
されてきた信号はこのＮＣＵｌに入力され、ＮＣＵｌの
出力は信号線１ｂによりモデム２に導かれる。

モデム２はＣＣＩＴＴのＶ２１勧告に合致する３　００
　ｂｐｓのモデム（変復調器）で、アナログ電送された
データはここで復調される。モデム２はデータ送信のた
めの変調器も含むものである。モデム２は復調信号を信
号線２ａに出力するとともに、復調データを取り込むタ
イミングクロックを信号線２ｂに出力する。

信号線２ａの信号はシフトレジスタ３に入力され、また
信号線２ｂの信号はシフトレジスタ３およびシフトレジ
スタ４にシフトクロックとして入力される。

シフトレジスタ３は信号線２ａから入力される信号の状
態を、信号線２ｂから入力されるクロックに同期して順
次信号線３ａ〜３１にシフトするものである。また、シ
フトレジスタ４は同様に信号線３１から入力される信号
の状態を入力されるクロックに同期して信号線４ａ〜４
１に次々にシフトする。これらのシフトレジスタ３．４
は信号線１２ａからローレベルの信号を入力することに
よりリセットできるようになっている。

信号線３ａ〜３ｈの信号はＡＮＤゲート９に、信号線４
ａ〜４ｈの信号はＡＮＤゲー）１０にそれぞれ入力され
るが、このうち信号線３ａ、３ｈ、４ａおよび４ｈの信
号はそれぞれインバータ５〜８を介して反転される。

ＡＮＤゲート９．１０の出力はＡＮＤ’ゲート１１に入
力され１．その出力信号線の信号１１ａフレ一ム受信開
始信号として利用される。また、信号線４１の信号は受
信データとして後段の従来同様に構成された記録処理装
置などによって利用される。

゛以上の構成において、第２図に示した構成を有するＮ
ＳＦ信号およびＤＩＳ信号が入力されたとする。

フレームの最初に付される２個のフラグはモデム２で１
ビツトずつ復調され、信号線２ａを介してシフトレジス
タ３に入力される。このとき１ビツトずつの出力にそれ
ぞれ対応して信号線２ｂを介してモデム２からクロック
が発生される。

前記のようにフラグのビットパターンは７ＥＨ１すなわ
ち、２進法で０１１１１１１０のパターンになる。した
がって信号線２ａにはこのビットパターンが０．１．ｌ
、１．・・・と次々に出力され、その度に信号線２ｂの
クロックによりそのパターンが信号線３ａ〜３１そして
信号線４ａ〜４１へとシフトされる。

したがって、フラグを２個続けて受信した直後の信号線
３ａ〜３ｈおよび４ａ〜４ｈの状態は両方とも０１１１
１１１０のビットパターンになる。上記のように信号線
３ａ、３ｈおよび４ａ、４ｈの４つの信号はインバータ
５〜８により反転されているので、このときＡＮＤゲー
ト９．１０の全ての入力がハイレベルとなり、この再出
力によりＡＮＤゲート１１の出力がハイレベルになる。

以上のようにして、フレームの先頭に付される２個のフ
ラグを受信した直後に信号線１１ａにパルスを１個取り
出すことができる。したがって、不図示の制御装置がこ
の信号線１１ａのパルスを検出した際に有効フレームの
受信を開始するようにすれば、プリアンプル受信中にス
タートボタンが押されてもその後のフレームを無効にす
ることなく確実に受信できる。

第２実施例 第４図、第５図に本発明をソフトウェアにより実施する
場合の構成を示す。

第４図において第３図と同符号を付された部材は第３図
と同様の部材で、その詳細な説明は省略する。信号線２
ａおよび２ｂの信号は制御装置１３に入力される。これ
らの信号線は第３図と同様の機能を有し、信号線２ａに
は信号線２ｂのクロ′ツクに同期して復調されたデータ
が１ビツトずつ出力される。制御装置１３は装置全体の
制御、および符号化データの復号などを行なう公知のも
のである。

制御装置１３はアキュムレータ、レジスタ、フラグなど
を有する公知のマイクロプロセッサにより構成されるも
ので、リードオンリメモリに格納されたプログラムにし
たがって第５図のフローチャート図に示す手順によりフ
ラグの検出、フレーム受信、その他の処理装置の制御な
どを行なう。また、制御装置１３は処理領域として記憶
手段が設けられている。第５図中に示したＦＬＧＤＥＴ
、ＢＩＲＣＯ，ＢＩＲＣＩなどのラベルで示される領域
がそれで、これらはランダムアクセスメモリ、あるいは
プロセッサ内のフラグ、レジスタなどにより構成するこ
とができる。

第５図のステップ３２０において、制御装置１３はまず
領域ＦＬＧＤＥＴにＯを格納し、リセットする。この領
域ＦＬＧＤＥＴは２個連続したフラグを検出した際に１
にセットされるものである。

続いてステップＳ２１およびステップＳ２２では制御装
置１３はまず領域ＢＩＲＣＯおよびＢＩ・ＲＣＩをそｈ
ぞれリセットする。これらの領域はそれぞれ１バイトの
データを格納するものである。

次にステップＳ２３では信号線２ｂにクロックが発生す
る、すなわち復調データが出力されるタイミングを待つ
。

信号線２ｂにクロックが発生した場合にはステップ３２
４に進み、信号線２ａのデータすなわち復調データを入
力する。

次にステップＳ　２５−７’ハＢ　Ｉ　ＲＣｌ内のデー
タをアキュムレータにロードする。

続いてステップ５２６ではアキュムレータ内の８ビツト
のデータを右へｌピッ、ト回転、すなわち各ビットをそ
の下位のビットにそれぞれ移動する。この際データのＬ
ＳＢ、すなわち最下位ビットはキャリーフラグに移動さ
れる。した、かってＢＩＲＣＩ内に格納されていたデー
タのＬＳＢがキャリーフラグに保存される。

次にステップＳ２７ではステップＳ２４で入力した１ビ
ツトのデータをアキュムレータのＭＳＢすなわち最上位
ビットに取り込んだ後、ステップＳ２８でアキュムレー
タの内容を領域ＢＩＲＣＩに格納する。

次にステップＳ２９〜３３１では同様にアキュムレータ
に領域ＤＩＲＣＯの内容をロードし、右へ１ビツト回転
させてからそのデータを領域ＢＩＲＣＯにストアする。

したがってステップＳ２６での回転でキャリーフラグに
保存されているＢＩＲＣＩに格納されていたデータのＬ
ＳＢがＢＩＲＣＯのＭＳＢに保存される。

次にステップＳ３２では領域ＢＩＲＣＯの内容が１６進
で７ＥＨ１すなわちフラグのパターンであるか否かが判
定され、これが否定された場合にはステップＳ２３へ戻
り、肯定された場合にはステップＳ３３へ移行する。ス
テップＳ３３では領域ＢＩＲＣＩの内容が７ＥＨ１すな
わちフラグパターンであるか否かが判定され、肯定され
た場合にはステップＳ３４で領域ＦＬＧＤＥＴを１にセ
ットしてからステップ３．２３に戻り、否定された場合
にはステップＳ３５に移行する。以上の判定ルーチンは
各領域のデータをアキュムレータにロードし、７ＥＨを
減算ないしは比較命令を用いて比較し、その結果がＯで
あるか否かによりジャンプを行なえばよい。

ステップＳ３５では領域ＦＬＧＤＥＴがセットされてい
るか否かを判定し、セットされている場合にはステップ
Ｓ３６でフレーム受信を開始し、セットされていない場
合にはステップ３３４に戻り、゛以上の動作を繰り返す
。

以上の手順は領域Ｂ　Ｉ　ＲＣｌにシリアル入力したデ
ータを順次シフトしつつ格納し、それによりオーバーフ
ローした領域ＢＩＲＣＩのＬ’ＳＢを領域ＢＩＲＣＯの
、ＭＳＢへシフトインする、というルーチンで、第３図
に示したハニドゥエアの構成と論理的に等価のルーチン
である。

モデム２から８ビツトのデータを取り込む場合には以上
のステップ３２３〜Ｓ３１が８回繰り返され、ステップ
Ｓ３１が終了した状態ではその８ビツトが領域ＢＩＲＣ
Ｉに格納されていることになる。さらに８回のループを
行なうと、領域ＢＩＲＣＩに２番目の１バイトが格納さ
れ、それまで領域ＢＩＲＣＩに格納されていた１バイト
が領域ＢＩＲＣＯに移動された状態となる。

したがってフラグを２個受信した直後では、領域ＢＩＲ
ＣＩおよびＯはともにフラグパターンの７ＥＨが格納さ
れているので、ステップＳ３３がらステップ３３４への
ジャンプが行なわれ、フラグ領域ＦＬＧＤＥＴが立つ。

そして次に１ビツトのデータが入力されたＪフラグ領域
ＦＬＧＤＥＴが立っていた場合にはフレーム受信に移行
する。

実際にはフラグパターンの運送であるプリアンプル受信
の時点でフラグ領域ＦＬＧＤＥＴがセットされ、次にフ
ラグパターンを２個受信した時（第２図参照）にフレー
ム受信に移行することができる。

以上では、フラグ領域ＦＬＧＤＥＴを設定してその内容
にしたがってフレーム受信に移行するようにしているが
、領域ＢＩＲＣＩ、０ともに７ＥＨになったところで直
接フレーム受信に移行するようにし、フラグ領域ＦＬＧ
ＤＥＴを用いないようにしてもよい。

また、以上の制御はアキュムレータのＭＳＢにシリアル
入力が行なえるマイクロプロセッサを用いた場合のもの
だが、第３図に示したようなシフトレジスタから入力ボ
ートにパラレルデータとして１バイトづつデータを取り
込み、それを７ＥＨと比較するようにしてもよい。

以上のような実施例によっても前記の実施例と同様にフ
ラグ直後からフレーム受信を開始でき、通信時間が延び
たりすることなく確実に手順信号を受信できる。特に従
来方式のようにプリアンプルの途中でスタートボタンが
押されても次のフレームが無効となることがなく、エラ
ーを起す確率が小さい。

以上２個のフラグを連続受信した場合フレーム受信を開
始する２つの実施例を例示したが、このフラグ数は最低
２個と勧告で定められており、それ以上の数のフラグが
送信される場合もある。したがって、フラグ受信数のク
ライテリアは以上の実施例に限定されるものではなく、
３個以上であっても構わないｄはもちろんである。

また、受信しようとする信号もＮＳＦ信号、ＤＩＳ信号
に限らず、他の信号であっても本発明が同様に適用でき
るのはもちろんである。

さらに以上の説明ではファクシミリ装置を例示したが、
他のデータ通信おいても応用できるのはもちろんである
。

効　果 以上の説明から明らかなように、本発明によれば、所定
数のフラグを検出した直後のフレームから有効フレーム
として受信を開始する構成を採用しているため、プリア
ンプルなどの前置信号を受信しているタイミングでも、
続くフレームを有効フレームとして受信でき、エラーな
どにより通信時間を延ばすことなく確実に全フレームを
受信することができる優れたデータ通信方法およびその
装置を提供することができる。

【図面の簡単な説明】

第１図はファクシミリ装置において用いられる手順信号
の説明図、第２図は第１図の信号のフレーム構成を示す
説明図、第３図は本発明を採用したデータ通信装置のブ
ロック回路図、第４図は本発明のデータ通信装置の異な
る実施例を示すブロック回路図、第５図は第４図の回路
の制御手順を示すフローチャート図である。 １・・・ＮＣＵ　２・・・モデム ３．４・・・シフトレジスタ ５〜８・・・インバータ ９〜１１・・・ＡＮＤゲート

Claims (2)

【特許請求の範囲】
1. （１）フラグを含むフレームフォーマットを用いて通信
   を行なうデータ通信方法において、所定数のフラグを検
   出した直後のフレームから有効フレームとして受信を開
   始するデータ通信方法。
2. （２）フラグを含むフレームフォーマットを用いて通信
   を行なうデータ通信装置において、フラグを検出する手
   段と、この検出手段により所定数のフラグが検出された
   場合にその直後のフレームから有効フレームとして受信
   を開始させる制御手段を設けたことを特徴とするデータ
   通信装置。