JPS5871766A - フアクシミリ伝送制御方式 - Google Patents
フアクシミリ伝送制御方式Info
- Publication number
- JPS5871766A JPS5871766A JP56170322A JP17032281A JPS5871766A JP S5871766 A JPS5871766 A JP S5871766A JP 56170322 A JP56170322 A JP 56170322A JP 17032281 A JP17032281 A JP 17032281A JP S5871766 A JPS5871766 A JP S5871766A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- speed
- modem
- low
- speed modem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Transmission Control (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は制御信号の伝送に対して複数のｆｐｌ速度で
行うことができる変復ｙ４器を備えたファクタ＜ １７
端末が用いられ、送信側で制御符号信号を伝送し、受信
側でその制御符号信号管受信して相互接続を確！した後
に画１号を送る伝送制御方式％式％ ファタシンリ通信にお−では相Ｉ通領が可能となるよう
に１送信瑠末と受ｌｌ端末との陶で画信号伝送に先立ち
制御符号信号の伝送が行われる。罎ｉ１１電１を電Ｊｌ
ｌＩＩｌｌ姿Ａ余（ＣＣＩＴＴ ）Ｊｌ＠Ｔ ３０に述
べられてｉる１分機（Ｇ−３機）の制御符号信号の伝送
に対しては１６６ｂｉｔ／８の低速変復調器（以下モデ
ムと記す）を用ｉることが定められているが、オプシ盲
ンとして画信号の伝送に用いられるＣＣＩＴＴ勧告Ｖ
２７ ｔｅｒのフォールバックモードである２ｎＯｏｂ
ｉｔ／８のモデムを用ｉることも可能である。従ってフ
ァクシ電り装置に用−られる制御符号信号伝送用モデム
の影態としてａ（１）３００ｂ口／ａ、 ＠２４００
ｂｌｔ／８、Ｑｌ）３６６ ｂｉｔ／ａ／２４００ｂ口
／Ｂ（Ｄ＃ −ｋｌ−ナテイプ使用の８つが考えられる
。に）の膠層を中心に相互Ｗ！＠を考ＬＩ＃−場金、（
２）とα）、（２）と（２）、（至）と（３）の４）接
続が可能と考えられる。
行うことができる変復ｙ４器を備えたファクタ＜ １７
端末が用いられ、送信側で制御符号信号を伝送し、受信
側でその制御符号信号管受信して相互接続を確！した後
に画１号を送る伝送制御方式％式％ ファタシンリ通信にお−では相Ｉ通領が可能となるよう
に１送信瑠末と受ｌｌ端末との陶で画信号伝送に先立ち
制御符号信号の伝送が行われる。罎ｉ１１電１を電Ｊｌ
ｌＩＩｌｌ姿Ａ余（ＣＣＩＴＴ ）Ｊｌ＠Ｔ ３０に述
べられてｉる１分機（Ｇ−３機）の制御符号信号の伝送
に対しては１６６ｂｉｔ／８の低速変復調器（以下モデ
ムと記す）を用ｉることが定められているが、オプシ盲
ンとして画信号の伝送に用いられるＣＣＩＴＴ勧告Ｖ
２７ ｔｅｒのフォールバックモードである２ｎＯｏｂ
ｉｔ／８のモデムを用ｉることも可能である。従ってフ
ァクシ電り装置に用−られる制御符号信号伝送用モデム
の影態としてａ（１）３００ｂ口／ａ、 ＠２４００
ｂｌｔ／８、Ｑｌ）３６６ ｂｉｔ／ａ／２４００ｂ口
／Ｂ（Ｄ＃ −ｋｌ−ナテイプ使用の８つが考えられる
。に）の膠層を中心に相互Ｗ！＠を考ＬＩ＃−場金、（
２）とα）、（２）と（２）、（至）と（３）の４）接
続が可能と考えられる。
Ｃ）の影態を用いるファクシミリ装置では相手備のファ
クタζり端末から３００ｂｉｔ／８１！４００ｂｉｔ／
８のいずれの信号速度で制御符号信号が送られてくるか
わからないため、まず例えば３・ＯＯｂ止ｔ７８′モデ
ムで受信し、その後２４００ｂｉｔ／８で受けるとｉう
ふうにモデムの動作シーケンスを予め定めておく必要が
６つえ。このため送られてくる制御符号信号の信号速［
によって接続時間が長くなったり、モデムの動作を制御
するシーケンスが複雑となる欠点があつえ。
クタζり端末から３００ｂｉｔ／８１！４００ｂｉｔ／
８のいずれの信号速度で制御符号信号が送られてくるか
わからないため、まず例えば３・ＯＯｂ止ｔ７８′モデ
ムで受信し、その後２４００ｂｉｔ／８で受けるとｉう
ふうにモデムの動作シーケンスを予め定めておく必要が
６つえ。このため送られてくる制御符号信号の信号速［
によって接続時間が長くなったり、モデムの動作を制御
するシーケンスが複雑となる欠点があつえ。
この発明はこれらの欠点を解決するため、複数の変調速
度を持つ制御符号信号伝送用モデムの受信動作を同時に
行わせようとするものでＴｏ〕、その目的はファクシミ
リ装置の接続制御を簡易にし、かりＩＩａ時間を短縮す
ることにある。
度を持つ制御符号信号伝送用モデムの受信動作を同時に
行わせようとするものでＴｏ〕、その目的はファクシミ
リ装置の接続制御を簡易にし、かりＩＩａ時間を短縮す
ることにある。
１１１ＩＥはこの発明の実總例を示すブロック図である
。復１１−路部１および変胸−路部２は制御１路１１１
３に接続されている。復ｌｌｌ１回路Ｉ！ｌには毫適モ
デム復調回路（ＣＣＩＴＴ Ｖ ２７ ｔｅｒ−１−デ
ム）４および低速そデム復調励１１（３００ｂｉｔ／８
モデム）５が設けられ、ｆｌｌｌｌｌｌｌｌｌｌ連部２
ム変調回路６および低速モデム変Ｎｉｌ路７が設けられ
ている。モデム４，５の各高速モデム受信キャリア検出
信号１２．低速モデム受信キャリア検出信号１４はそれ
ぞれ制御１回路３ ＫＭｍ豪続されるが、高速モデム受
信データ信号１３は高速モデム受信ブータフ２フプ回路
８を通じ、低速モデム受信データ信号１５は低速モデム
受信データクランプ囲路９をそれぞれ通じて制御回路部
３へ供給される。
。復１１−路部１および変胸−路部２は制御１路１１１
３に接続されている。復ｌｌｌ１回路Ｉ！ｌには毫適モ
デム復調回路（ＣＣＩＴＴ Ｖ ２７ ｔｅｒ−１−デ
ム）４および低速そデム復調励１１（３００ｂｉｔ／８
モデム）５が設けられ、ｆｌｌｌｌｌｌｌｌｌｌ連部２
ム変調回路６および低速モデム変Ｎｉｌ路７が設けられ
ている。モデム４，５の各高速モデム受信キャリア検出
信号１２．低速モデム受信キャリア検出信号１４はそれ
ぞれ制御１回路３ ＫＭｍ豪続されるが、高速モデム受
信データ信号１３は高速モデム受信ブータフ２フプ回路
８を通じ、低速モデム受信データ信号１５は低速モデム
受信データクランプ囲路９をそれぞれ通じて制御回路部
３へ供給される。
電話からファクシミリ通信に切替わると、先に述べ友よ
うＫ１１１１１１符号信号のや９とりが行われ、送信端
末および受信端末間の接続が確立され危機に一信号の送
信が行われる。制御符号信号の構成にはＣＣＩＴＴ勧告
’ｒａｏで述べられているＨＤＬＣフレーム構成が使用
されバイナリ−符号情報の前にプリアンプル信号が付加
されている。３ＱＱｂｉｔ／８の制御手順の場合にはプ
リアンプルは一遍の適当な長さのＨＤＬＣｙラグバメン
で娶ｊｌ ！４００ｂ五ｔ／Ｉｊのオプション手順の場
合にはＣＣＩＴＴ１１１１告Ｔ、４のトレーニング信号
でなければならない。
うＫ１１１１１１符号信号のや９とりが行われ、送信端
末および受信端末間の接続が確立され危機に一信号の送
信が行われる。制御符号信号の構成にはＣＣＩＴＴ勧告
’ｒａｏで述べられているＨＤＬＣフレーム構成が使用
されバイナリ−符号情報の前にプリアンプル信号が付加
されている。３ＱＱｂｉｔ／８の制御手順の場合にはプ
リアンプルは一遍の適当な長さのＨＤＬＣｙラグバメン
で娶ｊｌ ！４００ｂ五ｔ／Ｉｊのオプション手順の場
合にはＣＣＩＴＴ１１１１告Ｔ、４のトレーニング信号
でなければならない。
次に３００ｂ１ｔ／８の制御手順と２４００ｂｉｔ／８
のオプシ目ン手屓との両方を持つファクシミリ端末の伝
送制御手順について動作説明を行う。
のオプシ目ン手屓との両方を持つファクシミリ端末の伝
送制御手順について動作説明を行う。
受信入力端子１０から入力された３ｇｏｂｉｔ／８もし
くは２４００ｂ口／Ｓの信号速度を持つ入力信号１１は
復胸回路部ｌの高速モデム復−Ｕ路４および低速モデム
復ｌ１ｉ１励路５０両者に入力される。
くは２４００ｂ口／Ｓの信号速度を持つ入力信号１１は
復胸回路部ｌの高速モデム復−Ｕ路４および低速モデム
復ｌ１ｉ１励路５０両者に入力される。
復ｌ＃回路部１においては高速モデム″＊ｌｉ！ｉ回路
４と低速モデム＋ｔＩ１１ＩＩ４回路５とが並列でかつ
同時に受信動作し、高速モデム受信キャリア検出信号１
２、高速モデム受信データ信号１３．低速モデム受信キ
ャリア検出信号１４および低速モデム受信データ信号１
５を出力する。
４と低速モデム＋ｔＩ１１ＩＩ４回路５とが並列でかつ
同時に受信動作し、高速モデム受信キャリア検出信号１
２、高速モデム受信データ信号１３．低速モデム受信キ
ャリア検出信号１４および低速モデム受信データ信号１
５を出力する。
受信データクランプ（２）路８および９においてはそれ
ぞれ受信キャリア検出信号１２および１４が１オフ１の
状態では受信データ１３ｔｌＰよび１５を２進＠】”の
状９にクランプして出力し、制御回路部３が誤動作しな
いようにしてｉる。受信キャリア検出信号が１オン＃状
謬となるのは、前述のプリアンプル信号に対して低速モ
デムの場合は信号レベル、中ヤリ７１ＩｔＩＩｉ歇、信
号継続時間が膚庫龍になった時、高速モデムの場合は信
号レベル同期確立が清足された時Ｋｔｌこる。
ぞれ受信キャリア検出信号１２および１４が１オフ１の
状態では受信データ１３ｔｌＰよび１５を２進＠】”の
状９にクランプして出力し、制御回路部３が誤動作しな
いようにしてｉる。受信キャリア検出信号が１オン＃状
謬となるのは、前述のプリアンプル信号に対して低速モ
デムの場合は信号レベル、中ヤリ７１ＩｔＩＩｉ歇、信
号継続時間が膚庫龍になった時、高速モデムの場合は信
号レベル同期確立が清足された時Ｋｔｌこる。
第２図および第３図にそれぞれ３００ｂＩｔ／８゜２４
００ｂ口／８の入力信４＃が来良時の受信中ヤリア検出
信号が１オン”状態となるタイ電ング秦件を示す。３０
０ ｂｉｔ／８の信号速度で入力信号１１が時点ｔ１よ
り来てｉるとすると第２ＷＪに示すように％まず低速モ
デムの受信キャリア検出儒今１４が時点１．で１オン”
と１にり、これより低速モデム受信データ信号ｌｓも得
られ、−それまで鉱＠１’４にクランプされて−る。高
速モデムの受信中ヤリア検出信号１２Ｋ）Ａ′Ｃはその
後の時点１．で愼オン”となることもめ）うる。即ち同
期引込みすること４ｈる。この時の伝速モデム受信デー
タ信号１６扛正颯の％Ｏであるが、高速モデム受信デー
タ１３についてｈｗ４ｔりたデータとなりてｉるＯ 次にｊ！４００ｂ量ｔ／８のｌ１号適度で入力信号１１
が来ているとする２嬉３９に示すようにキャリアｌ１１
波数が８００ ｂｉｔ １５のそれと比較的近い九め、
まず低速モデムの受信キャリア検出信号１４が必らず１
オン１とな９（時点１．）、低速モデム受信データ信号
１５も出力される。次いで持点ｔ、Ｋａ％速モデムの受
信キャリア検出信号１２が１オン”となる。この場合の
低速モデムの受信データ１６轄＠まり九もので出力され
るが高速モデムの受信データ１３ａ正規のものとなって
いる。
００ｂ口／８の入力信４＃が来良時の受信中ヤリア検出
信号が１オン”状態となるタイ電ング秦件を示す。３０
０ ｂｉｔ／８の信号速度で入力信号１１が時点ｔ１よ
り来てｉるとすると第２ＷＪに示すように％まず低速モ
デムの受信キャリア検出儒今１４が時点１．で１オン”
と１にり、これより低速モデム受信データ信号ｌｓも得
られ、−それまで鉱＠１’４にクランプされて−る。高
速モデムの受信中ヤリア検出信号１２Ｋ）Ａ′Ｃはその
後の時点１．で愼オン”となることもめ）うる。即ち同
期引込みすること４ｈる。この時の伝速モデム受信デー
タ信号１６扛正颯の％Ｏであるが、高速モデム受信デー
タ１３についてｈｗ４ｔりたデータとなりてｉるＯ 次にｊ！４００ｂ量ｔ／８のｌ１号適度で入力信号１１
が来ているとする２嬉３９に示すようにキャリアｌ１１
波数が８００ ｂｉｔ １５のそれと比較的近い九め、
まず低速モデムの受信キャリア検出信号１４が必らず１
オン１とな９（時点１．）、低速モデム受信データ信号
１５も出力される。次いで持点ｔ、Ｋａ％速モデムの受
信キャリア検出信号１２が１オン”となる。この場合の
低速モデムの受信データ１６轄＠まり九もので出力され
るが高速モデムの受信データ１３ａ正規のものとなって
いる。
制御回路部３では慣詞回路部ｌからの受信キャリア検出
信号１２および１４と受信データ信号１３および１５の
内容とをチェックし、入力信号溝ｌのデータ信号速度を
検出する。この検出は次のようにして行う。３ＱＱｂ１
ｔ／８の信号速度で入力信号１１が来ている時は前述し
たように、ｔず低速モデムの受信キャリア検出信号】４
が１オン”となる。その時低速モデムの受信データ１５
を解読すれば前述のプリアンプル信号（ＨＤＬｃ７ｊグ
パタン）が検出されるので３６６ ｂｉｔ ／８の入力
信号であることが検出される。
信号１２および１４と受信データ信号１３および１５の
内容とをチェックし、入力信号溝ｌのデータ信号速度を
検出する。この検出は次のようにして行う。３ＱＱｂ１
ｔ／８の信号速度で入力信号１１が来ている時は前述し
たように、ｔず低速モデムの受信キャリア検出信号】４
が１オン”となる。その時低速モデムの受信データ１５
を解読すれば前述のプリアンプル信号（ＨＤＬｃ７ｊグ
パタン）が検出されるので３６６ ｂｉｔ ／８の入力
信号であることが検出される。
一７Ｆ２４００ ｂｉｔ １８Ｃ）信号速ｆｊｔＣ入力
信号１１が来ている時はます低速モデムの受信キャリア
検出信号１４が１オン”と′＆夛、制御回路部８では低
速モデム受信データ信号１６を解読するが、受信データ
信号１５は誤っている丸めプリアングル信号（ＨＤＬＣ
フラグバタン）が検出され′＆＾・その後高速モデムの
受信キャリア検出信号１２が１オン”状態となり、その
時の高速モデム受信データ１３を解読すると、前述のト
レー二ンダ信号に続＜ＨＤＬＣフラグバタンが検出され
、２４００ｂｉｔ／８の入力信号であることがわかる。
信号１１が来ている時はます低速モデムの受信キャリア
検出信号１４が１オン”と′＆夛、制御回路部８では低
速モデム受信データ信号１６を解読するが、受信データ
信号１５は誤っている丸めプリアングル信号（ＨＤＬＣ
フラグバタン）が検出され′＆＾・その後高速モデムの
受信キャリア検出信号１２が１オン”状態となり、その
時の高速モデム受信データ１３を解読すると、前述のト
レー二ンダ信号に続＜ＨＤＬＣフラグバタンが検出され
、２４００ｂｉｔ／８の入力信号であることがわかる。
このようにして入力信号１１の信号速度が検知されると
、制御回路部３では変調回路部２に対して予め定められ
た応答信号を送出する。例えば検出した入力信号１１の
信号速度が２４００ｂｉｔ／８であれば高速モデム送ｌ
！要求信号１６を１オン”にし、高速モデム送信データ
４１１考１７を高速そデム変１１１１崗路６に入力し、
その変調出力１８を送信出力端子１９に送出する。検出
した入力信号１１が３００ｂ１ｔ／８であれば低速そデ
ム送償要求償号２０’＠−”オン１にし、量適モデム送
償データ信号２１Ｙｆ低速モデム変調回路７に入力し、
その変調出力１８を送信出力端子１９に出力する。
、制御回路部３では変調回路部２に対して予め定められ
た応答信号を送出する。例えば検出した入力信号１１の
信号速度が２４００ｂｉｔ／８であれば高速モデム送ｌ
！要求信号１６を１オン”にし、高速モデム送信データ
４１１考１７を高速そデム変１１１１崗路６に入力し、
その変調出力１８を送信出力端子１９に送出する。検出
した入力信号１１が３００ｂ１ｔ／８であれば低速そデ
ム送償要求償号２０’＠−”オン１にし、量適モデム送
償データ信号２１Ｙｆ低速モデム変調回路７に入力し、
その変調出力１８を送信出力端子１９に出力する。
このように高速モデムと低速モデムとの受信動作が並判
かつ同時に行われているので３００ｂｉｔハと２４００
ｂｉｔ／８のｉずれの制御符号信号が入力されて４制
御符号信号のやルとりが短時間の内にできる。
かつ同時に行われているので３００ｂｉｔハと２４００
ｂｉｔ／８のｉずれの制御符号信号が入力されて４制
御符号信号のやルとりが短時間の内にできる。
以上説明しえようにこの発明によるファクシミリ＠過制
御方式を用いることにより、 ａｏｏｂｔｔ、”ｓの制
御手順と２４００ｂｉｔ／８０制御手屓のいずれであっ
ても簡単な方法で短時間に豪続制御できる利点がある。
御方式を用いることにより、 ａｏｏｂｔｔ、”ｓの制
御手順と２４００ｂｉｔ／８０制御手屓のいずれであっ
ても簡単な方法で短時間に豪続制御できる利点がある。
第１ＩｌｉｌｌＦＸこの発明の実總例を示すブロック図
、第２ｗＪは！１００ｂｉｔ／８の入力信号に対する受
信キャリア検出信号のタイインク条件を示すタイムチャ
ート、第ａ１３ｈ２４０ Ｇ ｂｉｔ １８ｆ）入力信
号に対す４受信キャリア検出信号のタインング条ｆ！Ｐ
を示すタイ、ムチヤードである。 ｌ：復調−踏部、２：変調回路部、３：制御回路部、４
：高速モデム復調ｌｒ！ＩＮ１％５：低速そデム値１１
１１回路、６：高速モデムＲ詞回路、７：低速モデム変
ｌ１１１１回路、８：高速モデム受信データクランプ回
路、９：低速モデム受信データクランプ回路、ｌＯ：受
信入力端子、１１：入力信号、ｘｇ：高速モデム受信キ
ャリア検出信号、１３：高速モデム受信データ信号、１
４：低速モデム受信キャリア検出信号、１５：ｇ速モデ
ム受信データ信号、１６：高速モデム送信要求信号、１
７：高速モデム受信データ信号、１８：変調出力、１９
：送信出力端子、２０：低速モデム送りｌ賛求信号、２
１：低速モデム送信データ信号。 特許出願人 日本電信電話公社 代埴人 単針 卓
、第２ｗＪは！１００ｂｉｔ／８の入力信号に対する受
信キャリア検出信号のタイインク条件を示すタイムチャ
ート、第ａ１３ｈ２４０ Ｇ ｂｉｔ １８ｆ）入力信
号に対す４受信キャリア検出信号のタインング条ｆ！Ｐ
を示すタイ、ムチヤードである。 ｌ：復調−踏部、２：変調回路部、３：制御回路部、４
：高速モデム復調ｌｒ！ＩＮ１％５：低速そデム値１１
１１回路、６：高速モデムＲ詞回路、７：低速モデム変
ｌ１１１１回路、８：高速モデム受信データクランプ回
路、９：低速モデム受信データクランプ回路、ｌＯ：受
信入力端子、１１：入力信号、ｘｇ：高速モデム受信キ
ャリア検出信号、１３：高速モデム受信データ信号、１
４：低速モデム受信キャリア検出信号、１５：ｇ速モデ
ム受信データ信号、１６：高速モデム送信要求信号、１
７：高速モデム受信データ信号、１８：変調出力、１９
：送信出力端子、２０：低速モデム送りｌ賛求信号、２
１：低速モデム送信データ信号。 特許出願人 日本電信電話公社 代埴人 単針 卓
Claims (1)
- （１）制御符号信号の伝送に対して複数の変論適度を有
する変復調器を備えたファクシミリ端末が用いられ、送
信側で制御符号信号を伝送し、受信側でその制御符号信
号を受信して相互像続を確立した後に画信号を送るファ
クシミリ伝送制御方式にお−て、受信入力信号に対し制
御符号信号伝送用変復Ｘａの受信動作を並列でかつ同時
に行、わせ、各々の制御符号信号伝送用変復調器の復調
出力より受信入力信号の変調速寂を検出し、その検出し
九変胸速度をもとに伝送制御の手順上、予め定められ九
制御シーケンスを実行することを特徴とするファクシミ
リ伝送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56170322A JPS5871766A (ja) | 1981-10-23 | 1981-10-23 | フアクシミリ伝送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56170322A JPS5871766A (ja) | 1981-10-23 | 1981-10-23 | フアクシミリ伝送制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5871766A true JPS5871766A (ja) | 1983-04-28 |
Family
ID=15902804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56170322A Pending JPS5871766A (ja) | 1981-10-23 | 1981-10-23 | フアクシミリ伝送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871766A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6028347A (ja) * | 1983-07-27 | 1985-02-13 | Canon Inc | 信号受信方法 |
| JPS60149259A (ja) * | 1984-01-15 | 1985-08-06 | Nec Corp | フアクシミリ装置の伝送制御手順短縮方式 |
| JPS60180237A (ja) * | 1984-02-27 | 1985-09-14 | Nec Corp | 無線デ−タ信号受信方式 |
-
1981
- 1981-10-23 JP JP56170322A patent/JPS5871766A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6028347A (ja) * | 1983-07-27 | 1985-02-13 | Canon Inc | 信号受信方法 |
| JPH055215B2 (ja) * | 1983-07-27 | 1993-01-21 | Canon Kk | |
| JPS60149259A (ja) * | 1984-01-15 | 1985-08-06 | Nec Corp | フアクシミリ装置の伝送制御手順短縮方式 |
| JPH0423865B2 (ja) * | 1984-01-15 | 1992-04-23 | Nippon Electric Co | |
| JPS60180237A (ja) * | 1984-02-27 | 1985-09-14 | Nec Corp | 無線デ−タ信号受信方式 |
| JPH0340984B2 (ja) * | 1984-02-27 | 1991-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432800A (en) | Methods and apparatuses for transmission and reception of information signals | |
| US5515178A (en) | Line state transmission system over digital channels for group 3 facsimile | |
| US4236248A (en) | Transmission speed switching system | |
| US5243438A (en) | Facsimile compression for transmission | |
| US5535191A (en) | Method and apparatus for switching between redundant hardware in a wireless data communication system | |
| US4313193A (en) | Time division multiplex transmission apparatus | |
| JPS5871766A (ja) | フアクシミリ伝送制御方式 | |
| JPS62123873A (ja) | フアクシミリ装置の通信速度決定方式 | |
| FI84542C (fi) | Foerfarande foer vaexling av oeverfoerings- hastigheten i ett med tvenne fraon varandra avvikande oeverfoeringshastigheter drivbart dataoeverfoeringssystem. | |
| JPS58201465A (ja) | フアクシミリ通信方式 | |
| JPH0118613B2 (ja) | ||
| JPH02146846A (ja) | データ伝送方式 | |
| JPH0964925A (ja) | データ伝送システム | |
| JP3058997B2 (ja) | ユニポーラ／バイポーラ変換装置 | |
| JP2763118B2 (ja) | ループ式通信システム | |
| JPS60132448A (ja) | デ−タ速度自動検出方式 | |
| JPH0637738A (ja) | データ伝送誤り制御方式 | |
| JPS59190753A (ja) | 双方向通信方式 | |
| JPS6121649A (ja) | 回線交換型ル−プネツトワ−ク | |
| JPS6254259B2 (ja) | ||
| JPS62179249A (ja) | デ−タ伝送装置 | |
| JPH0316058B2 (ja) | ||
| JPH04282958A (ja) | ディジタル伝送装置 | |
| JPS61181229A (ja) | 自動モ−ド判別方式 | |
| JPS6346874A (ja) | フアクシミリ受信機 |