JP3429520B2 - 受信データ処理装置 - Google Patents
受信データ処理装置Info
- Publication number
- JP3429520B2 JP3429520B2 JP04088693A JP4088693A JP3429520B2 JP 3429520 B2 JP3429520 B2 JP 3429520B2 JP 04088693 A JP04088693 A JP 04088693A JP 4088693 A JP4088693 A JP 4088693A JP 3429520 B2 JP3429520 B2 JP 3429520B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- serial
- processing
- service
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、衛星通信のサービスな
どを行うデータ通信の受信データ処理装置に関するもの
である。 【０００２】 【従来の技術】図３は従来の受信データ処理装置におい
て１サービスを行う基本構成例を示す図である。この図
３を用いて１サービス（出力装置）にデータを伝えるま
でのデータ処理および配信の信号の流れを説明する。ま
ず、衛星などからの入力データをデータ受信部１１にて
受信し２Ｍビットストリームのシリアル信号に変換す
る。変換されたシリアル信号はシリアル／パラレル変換
部１２に伝えられ、シリアル／パラレル変換部１２では
各種信号処理を含めたデータの処理を行い、最終的にＣ
ＰＵ部１３で処理できるようにデータバス形態に換えら
れる。そしてシリアル／パラレル変換部１２にて変換さ
れたパラレルデータはＣＰＵ部１３により処理される。
ＣＰＵ部１３では、メモリ部１４およびＤＭＡ部１５と
ともにサービスＡ１６をサポートできるようにＣＰＵ１
３とともにＤＭＡ部１５の能力が用いられる。 【０００３】図４は従来の受信データ処理装置で複数の
サービス（３サービス）を行う場合の構成例を示す図で
ある。この図４を用いて３サービス例（出力装置、ＦＡ
Ｘ装置、６４ＫＢＰＳボード）にデータを伝えるまでの
データ処理および配信の信号の流れを説明する。まず、
衛星などからの入力データをデータ受信部１１にて受信
し２Ｍビットストリームのシリアル信号に変換する。変
換されたシリアル信号はシリアル／パラレル変換部１２
に伝えられ、シリアル／パラレル変換部１２では各種信
号処理を含めたデータの処理を行い、最終的にＣＰＵ部
１３で処理できるようにデータバス形態に換えられる。
そしてシリアル／パラレル変換部１２にて変換されたパ
ラレルデータはＣＰＵ部１３により処理される。ＣＰＵ
部１３では、メモリ部１４およびＤＭＡ部１５とともに
サービスＡ１６、サービスＢ１７、サービスＣ１８をサ
ポートできるようにＣＰＵ１３とともにＤＭＡ部１５の
能力が用いられる。 【０００４】 【発明が解決しようとする課題】しかしながら、上記し
た方法ではサービスが１サービス固定か、または複数の
サービスをサポートするかで、システムを構成するＣＰ
Ｕの能力やメモリ量に大きな違いが生じる。したがって
システム全体の能力と構成の把握、細かいＣＰＵの選択
が設計時におおきな負荷として生じる。さらに、初期設
計時に１サービス固定として設計して、のちにサービス
を追加したいとき、ＣＰＵが能力上サポートできない場
合が考えられ、結局ＣＰＵを変更することになる。 【０００５】本発明は上記問題を解決するもので、シス
テム本体部の処理負荷に影響を与えず、拡張部のみにて
拡張機能の処理負荷を独自に持ち、後にサービス用ボー
ドを追加しても全くシステム本体に処理負荷の影響を与
えずサービスの拡張を行える受信データ処理装置を提供
することを目的とするものである。 【０００６】 【課題を解決するための手段】上記課題を解決するため
に、本発明の受信データ処理装置は、シリアルで送られ
てくる通信データを受信して処理する受信データ処理装
置であって、通信データを受信するデータ受信部と、前
記データ受信部から出力されるシリアル信号をパラレル
データに変換するシリアル／パラレル変換部と、前記シ
リアル／パラレル変換部にて変換されたデータを処理す
るＣＰＵ制御部とを備えたシステム本体部と、前記デー
タ受信部から出力されるシリアル信号を情報サービス用
拡張ボードに接続するための拡張スロット部を経由した
後パラレルデータに変換する第２のシリアル／パラレル
変換部と、拡張ボード内のデータ処理を行う第２のＣＰ
Ｕ制御部とを備えた拡張部とから成り、前記データ受信
部からのシリアル信号を直接拡張ボードに取り込みシス
テム本体部の処理負荷に影響を与えることなく、拡張部
のみにて拡張機能の処理負荷を持つことを可能にしたこ
とを特徴とするものである。 【０００７】 【作用】本発明は上記構成により、データ受信部からの
シリアル信号を直接拡張ボードに取り込みシステム本体
部の処理負荷に影響を与えることなく、拡張部のみにて
拡張機能の処理負荷を独自に持つことを特徴とし、後に
サービスボードを追加しても全くシステム本体に処理負
荷の影響を与えずサービスの拡張を確実に行うことがで
きる。 【０００８】 【実施例】以下本発明の一実施例について、図１と図２
を参照しながら説明する。図１は本発明の一実施例の受
信データ処理装置の要部構成を示す図である。図１にお
いて、１は衛星などの通信データを受信するデータ受信
部、２はデータ受信部１からのシリアルのストリームデ
ータをパラレルデータに変換するシリアル／パラレル変
換部Ａ、３はシリアル／パラレル変換部Ａ２からのパラ
レルデータを処理するＣＰＵ部Ａ、４はＣＰＵ部Ａ３の
制御用メモリ部、５は各種のデータ転送などに使われる
ＤＭＡ部Ａ、６はデータ受信部１からのシリアル信号を
各情報サービス用拡張ボードに接続するための拡張スロ
ット部、７はデータ受信部１からのシリアル信号を拡張
ボード内でパラレルデータに変換するシリアル／パラレ
ル変換部Ｂ、８はシリアル／パラレル変換部Ｂ７からの
パラレルデータを処理するＣＰＵ部Ｂ、９，１０はＣＰ
Ｕ部Ｂ８の制御用のメモリ部Ｂとデータ転送等用のＤＭ
Ａ部Ｂである。また（Ａ）はシステム本体部、（Ｂ）は
拡張部を示す。 【０００９】このように構成された受信データ処理装置
において、以下データ受信の主動作を説明する。最初
に、衛星などの入力データをシステム本体部（Ａ）のデ
ータ受信部１が受信すると、データ受信部１はシリアル
信号として２ＭＨｚのディジタルビットストリームを発
生させる。その結果得られたシリアル信号は、シリアル
／パラレル変換部Ａ２に入力される。シリアル／パラレ
ル変換部Ａ２では入力されたシリアルデータに対して必
要とされる各種のデータ変換（デインタリーブ、フレー
ム同期、バッケット抽出など）を行い、ＣＰＵ部Ａ３の
データ処理が可能なデータバス対応のパラレルデータに
変換する。そして得られたバスデータはシステム本体
（Ａ）においてＣＰＵ部Ａ３およびメモリ部Ａ４により
データ処理（データが暗号化されている場合は複合の処
理など）が行われた後、必要に応じて（メモリーメモリ
間、メモリ−Ｉ／０間）ＤＭＡ部Ａ５にてデータの転送
などの動作が行われる。 【００１０】また拡張部（Ｂ）では各種サービスを行な
うためにデータ受信部１からのシリアル信号をシステム
本体（Ａ）と拡張部（Ｂ）の接続部になる拡張スロット
６を通してシリアル／パラレル変換部Ｂ７に入力され
る。シリアル／パラレル変換部Ｂ７ではシステム本体部
のシリアル／パラレル変換部Ａ２と同等の処理を行う。
つまりシリアル信号として２ＭＨｚのディジタルビット
ストリームが入力されると、そのシリアル信号はシリア
ル／パラレル変換部Ｂ７に入力される。シリアル／パラ
レル変換部７では入力されたシリアルデータに対してシ
ステム本体部と同等の必要な各種のデータ変換（デイン
タリーブ、フレーム同期、バッケット抽出など）と同様
の処理を行い、ＣＰＵ部Ｂ８のデータ処理が可能なデー
タバス対応のパラレルデータに変換する。これらの処理
はサービス内容に応じて行なわれる。そして処理され拡
張部のＣＰＵ部Ｂ８にバスデータ形式で送られたデータ
は、その後サービス内容に応じてさらにメモリ部Ｂ９お
よびＤＭＡ部Ｂ１０によってデータの転送などの処理を
行う。 【００１１】図２にはシステム本体部とサービス用拡張
ボード部との関係を示す。（Ａ）はデータ受信部を持つ
システム本体部、（Ｂ）はサービス用ボード例Ａ〜Ｃ
（Ａ；ＦＡＸボード，Ｂ；ＲＳ２３２Ｃボード，Ｃ；６
４ＫＢＰＳボード）を持つ拡張部である。以上の構成例
を考えたときサービスＡ〜サービスＣまで独自にシリア
ルデータ処理能力を各サービス用ボード上に持っている
ためにサービスの制限はサービス用ボード数によらず、
システム本体部（Ａ）のデータ受信部１のシリアルデー
タで転送可能なレベルまで各サービスを増やせる。 【００１２】つまりシステム本体部（Ａ）のＣＰＵＡ３
が本体部のデータ処理のみで、その他の処理に余裕が全
く無いときでも、サービス用ボードＡがシステム本体の
データバスに全く関係無く単独で９６００ＢＰＳのＦＡ
Ｘ処理を行い、サービス用ボードＢがＲＳ２３２Ｃのシ
リアル通信サービスを独自に行い、さらに高速サービス
としてサービス用ボードＣが６４ＫＢＰＳの通信も拡張
ボード独自に行うことができる。これらのサービス用ボ
ードは１枚のみ、２枚同時、また３枚同時に動作するこ
とが十分可能となる。 【００１３】 【発明の効果】以上のように本発明によれば、データ受
信部のシリアル信号を直接拡張ボードに取り込みシステ
ム本体部の処理負荷に影響を与えず、拡張部のみにて拡
張機能の処理負荷を独自に持つことを特徴とし、後にサ
ービスボードを追加しても全くシステム本体に処理負荷
の影響を与えずサービスの拡張を確実に行えるようにし
たもので実用上有効なるものである。
どを行うデータ通信の受信データ処理装置に関するもの
である。 【０００２】 【従来の技術】図３は従来の受信データ処理装置におい
て１サービスを行う基本構成例を示す図である。この図
３を用いて１サービス（出力装置）にデータを伝えるま
でのデータ処理および配信の信号の流れを説明する。ま
ず、衛星などからの入力データをデータ受信部１１にて
受信し２Ｍビットストリームのシリアル信号に変換す
る。変換されたシリアル信号はシリアル／パラレル変換
部１２に伝えられ、シリアル／パラレル変換部１２では
各種信号処理を含めたデータの処理を行い、最終的にＣ
ＰＵ部１３で処理できるようにデータバス形態に換えら
れる。そしてシリアル／パラレル変換部１２にて変換さ
れたパラレルデータはＣＰＵ部１３により処理される。
ＣＰＵ部１３では、メモリ部１４およびＤＭＡ部１５と
ともにサービスＡ１６をサポートできるようにＣＰＵ１
３とともにＤＭＡ部１５の能力が用いられる。 【０００３】図４は従来の受信データ処理装置で複数の
サービス（３サービス）を行う場合の構成例を示す図で
ある。この図４を用いて３サービス例（出力装置、ＦＡ
Ｘ装置、６４ＫＢＰＳボード）にデータを伝えるまでの
データ処理および配信の信号の流れを説明する。まず、
衛星などからの入力データをデータ受信部１１にて受信
し２Ｍビットストリームのシリアル信号に変換する。変
換されたシリアル信号はシリアル／パラレル変換部１２
に伝えられ、シリアル／パラレル変換部１２では各種信
号処理を含めたデータの処理を行い、最終的にＣＰＵ部
１３で処理できるようにデータバス形態に換えられる。
そしてシリアル／パラレル変換部１２にて変換されたパ
ラレルデータはＣＰＵ部１３により処理される。ＣＰＵ
部１３では、メモリ部１４およびＤＭＡ部１５とともに
サービスＡ１６、サービスＢ１７、サービスＣ１８をサ
ポートできるようにＣＰＵ１３とともにＤＭＡ部１５の
能力が用いられる。 【０００４】 【発明が解決しようとする課題】しかしながら、上記し
た方法ではサービスが１サービス固定か、または複数の
サービスをサポートするかで、システムを構成するＣＰ
Ｕの能力やメモリ量に大きな違いが生じる。したがって
システム全体の能力と構成の把握、細かいＣＰＵの選択
が設計時におおきな負荷として生じる。さらに、初期設
計時に１サービス固定として設計して、のちにサービス
を追加したいとき、ＣＰＵが能力上サポートできない場
合が考えられ、結局ＣＰＵを変更することになる。 【０００５】本発明は上記問題を解決するもので、シス
テム本体部の処理負荷に影響を与えず、拡張部のみにて
拡張機能の処理負荷を独自に持ち、後にサービス用ボー
ドを追加しても全くシステム本体に処理負荷の影響を与
えずサービスの拡張を行える受信データ処理装置を提供
することを目的とするものである。 【０００６】 【課題を解決するための手段】上記課題を解決するため
に、本発明の受信データ処理装置は、シリアルで送られ
てくる通信データを受信して処理する受信データ処理装
置であって、通信データを受信するデータ受信部と、前
記データ受信部から出力されるシリアル信号をパラレル
データに変換するシリアル／パラレル変換部と、前記シ
リアル／パラレル変換部にて変換されたデータを処理す
るＣＰＵ制御部とを備えたシステム本体部と、前記デー
タ受信部から出力されるシリアル信号を情報サービス用
拡張ボードに接続するための拡張スロット部を経由した
後パラレルデータに変換する第２のシリアル／パラレル
変換部と、拡張ボード内のデータ処理を行う第２のＣＰ
Ｕ制御部とを備えた拡張部とから成り、前記データ受信
部からのシリアル信号を直接拡張ボードに取り込みシス
テム本体部の処理負荷に影響を与えることなく、拡張部
のみにて拡張機能の処理負荷を持つことを可能にしたこ
とを特徴とするものである。 【０００７】 【作用】本発明は上記構成により、データ受信部からの
シリアル信号を直接拡張ボードに取り込みシステム本体
部の処理負荷に影響を与えることなく、拡張部のみにて
拡張機能の処理負荷を独自に持つことを特徴とし、後に
サービスボードを追加しても全くシステム本体に処理負
荷の影響を与えずサービスの拡張を確実に行うことがで
きる。 【０００８】 【実施例】以下本発明の一実施例について、図１と図２
を参照しながら説明する。図１は本発明の一実施例の受
信データ処理装置の要部構成を示す図である。図１にお
いて、１は衛星などの通信データを受信するデータ受信
部、２はデータ受信部１からのシリアルのストリームデ
ータをパラレルデータに変換するシリアル／パラレル変
換部Ａ、３はシリアル／パラレル変換部Ａ２からのパラ
レルデータを処理するＣＰＵ部Ａ、４はＣＰＵ部Ａ３の
制御用メモリ部、５は各種のデータ転送などに使われる
ＤＭＡ部Ａ、６はデータ受信部１からのシリアル信号を
各情報サービス用拡張ボードに接続するための拡張スロ
ット部、７はデータ受信部１からのシリアル信号を拡張
ボード内でパラレルデータに変換するシリアル／パラレ
ル変換部Ｂ、８はシリアル／パラレル変換部Ｂ７からの
パラレルデータを処理するＣＰＵ部Ｂ、９，１０はＣＰ
Ｕ部Ｂ８の制御用のメモリ部Ｂとデータ転送等用のＤＭ
Ａ部Ｂである。また（Ａ）はシステム本体部、（Ｂ）は
拡張部を示す。 【０００９】このように構成された受信データ処理装置
において、以下データ受信の主動作を説明する。最初
に、衛星などの入力データをシステム本体部（Ａ）のデ
ータ受信部１が受信すると、データ受信部１はシリアル
信号として２ＭＨｚのディジタルビットストリームを発
生させる。その結果得られたシリアル信号は、シリアル
／パラレル変換部Ａ２に入力される。シリアル／パラレ
ル変換部Ａ２では入力されたシリアルデータに対して必
要とされる各種のデータ変換（デインタリーブ、フレー
ム同期、バッケット抽出など）を行い、ＣＰＵ部Ａ３の
データ処理が可能なデータバス対応のパラレルデータに
変換する。そして得られたバスデータはシステム本体
（Ａ）においてＣＰＵ部Ａ３およびメモリ部Ａ４により
データ処理（データが暗号化されている場合は複合の処
理など）が行われた後、必要に応じて（メモリーメモリ
間、メモリ−Ｉ／０間）ＤＭＡ部Ａ５にてデータの転送
などの動作が行われる。 【００１０】また拡張部（Ｂ）では各種サービスを行な
うためにデータ受信部１からのシリアル信号をシステム
本体（Ａ）と拡張部（Ｂ）の接続部になる拡張スロット
６を通してシリアル／パラレル変換部Ｂ７に入力され
る。シリアル／パラレル変換部Ｂ７ではシステム本体部
のシリアル／パラレル変換部Ａ２と同等の処理を行う。
つまりシリアル信号として２ＭＨｚのディジタルビット
ストリームが入力されると、そのシリアル信号はシリア
ル／パラレル変換部Ｂ７に入力される。シリアル／パラ
レル変換部７では入力されたシリアルデータに対してシ
ステム本体部と同等の必要な各種のデータ変換（デイン
タリーブ、フレーム同期、バッケット抽出など）と同様
の処理を行い、ＣＰＵ部Ｂ８のデータ処理が可能なデー
タバス対応のパラレルデータに変換する。これらの処理
はサービス内容に応じて行なわれる。そして処理され拡
張部のＣＰＵ部Ｂ８にバスデータ形式で送られたデータ
は、その後サービス内容に応じてさらにメモリ部Ｂ９お
よびＤＭＡ部Ｂ１０によってデータの転送などの処理を
行う。 【００１１】図２にはシステム本体部とサービス用拡張
ボード部との関係を示す。（Ａ）はデータ受信部を持つ
システム本体部、（Ｂ）はサービス用ボード例Ａ〜Ｃ
（Ａ；ＦＡＸボード，Ｂ；ＲＳ２３２Ｃボード，Ｃ；６
４ＫＢＰＳボード）を持つ拡張部である。以上の構成例
を考えたときサービスＡ〜サービスＣまで独自にシリア
ルデータ処理能力を各サービス用ボード上に持っている
ためにサービスの制限はサービス用ボード数によらず、
システム本体部（Ａ）のデータ受信部１のシリアルデー
タで転送可能なレベルまで各サービスを増やせる。 【００１２】つまりシステム本体部（Ａ）のＣＰＵＡ３
が本体部のデータ処理のみで、その他の処理に余裕が全
く無いときでも、サービス用ボードＡがシステム本体の
データバスに全く関係無く単独で９６００ＢＰＳのＦＡ
Ｘ処理を行い、サービス用ボードＢがＲＳ２３２Ｃのシ
リアル通信サービスを独自に行い、さらに高速サービス
としてサービス用ボードＣが６４ＫＢＰＳの通信も拡張
ボード独自に行うことができる。これらのサービス用ボ
ードは１枚のみ、２枚同時、また３枚同時に動作するこ
とが十分可能となる。 【００１３】 【発明の効果】以上のように本発明によれば、データ受
信部のシリアル信号を直接拡張ボードに取り込みシステ
ム本体部の処理負荷に影響を与えず、拡張部のみにて拡
張機能の処理負荷を独自に持つことを特徴とし、後にサ
ービスボードを追加しても全くシステム本体に処理負荷
の影響を与えずサービスの拡張を確実に行えるようにし
たもので実用上有効なるものである。
【図面の簡単な説明】
【図１】本発明の一実施例の受信データ処理装置の主要
部構成図 【図２】本発明の一実施例の受信データ処理装置におけ
る３サービス構成を説明する図 【図３】従来の１サービスの受信データ処理装置構成図 【図４】従来の３サービスの受信データ処理装置の構成
図 【符号の説明】 １ データ受信部 ２ シリアル／パラレル変換部Ａ ３ ＣＰＵ部Ａ ４ メモリ部Ａ ５ ＤＭＡ部Ａ ６ 拡張スロット部 ７ シリアル／パラレル変換部Ｂ ８ ＣＰＵ部Ｂ ９ メモリ部Ｂ １０ ＤＭＡ部Ｂ Ａ システム本体部 Ｂ 拡張部
部構成図 【図２】本発明の一実施例の受信データ処理装置におけ
る３サービス構成を説明する図 【図３】従来の１サービスの受信データ処理装置構成図 【図４】従来の３サービスの受信データ処理装置の構成
図 【符号の説明】 １ データ受信部 ２ シリアル／パラレル変換部Ａ ３ ＣＰＵ部Ａ ４ メモリ部Ａ ５ ＤＭＡ部Ａ ６ 拡張スロット部 ７ シリアル／パラレル変換部Ｂ ８ ＣＰＵ部Ｂ ９ メモリ部Ｂ １０ ＤＭＡ部Ｂ Ａ システム本体部 Ｂ 拡張部
Claims (1)
- (57)【特許請求の範囲】 【請求項１】シリアルで送られてくる通信データを受信
して処理する受信データ処理装置であって、 通信データを受信するデータ受信部と、前記データ受信
部から出力されるシリアル信号をパラレルデータに変換
するシリアル／パラレル変換部と、前記シリアル／パラ
レル変換部にて変換されたデータを処理するＣＰＵ制御
部とを備えたシステム本体部と、 前記データ受信部から出力されるシリアル信号を情報サ
ービス用拡張ボードに接続するための拡張スロット部を
経由した後パラレルデータに変換する第２のシリアル／
パラレル変換部と、拡張ボード内のデータ処理を行う第
２のＣＰＵ制御部とを備えた拡張部とから成り、前記デ
ータ受信部からのシリアル信号を直接拡張ボードに取り
込みシステム本体部の処理負荷に影響を与えることな
く、拡張部のみにて拡張機能の処理負荷を持つことを可
能にした受信データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04088693A JP3429520B2 (ja) | 1993-03-02 | 1993-03-02 | 受信データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04088693A JP3429520B2 (ja) | 1993-03-02 | 1993-03-02 | 受信データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252982A JPH06252982A (ja) | 1994-09-09 |
| JP3429520B2 true JP3429520B2 (ja) | 2003-07-22 |
Family
ID=12592999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04088693A Expired - Fee Related JP3429520B2 (ja) | 1993-03-02 | 1993-03-02 | 受信データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3429520B2 (ja) |
-
1993
- 1993-03-02 JP JP04088693A patent/JP3429520B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06252982A (ja) | 1994-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3529205B2 (ja) | 印刷装置 | |
| JPS58129876A (ja) | フアクシミリ装置 | |
| JP3429520B2 (ja) | 受信データ処理装置 | |
| US6021448A (en) | Data transmission method for host and data reception method for multifunction device | |
| GB2148071A (en) | Image processing system | |
| JPS595772A (ja) | 通信制御装置 | |
| JPH07131504A (ja) | データ転送装置 | |
| JP2001338286A (ja) | 画像処理方法と装置 | |
| JP4004711B2 (ja) | 映像伝送処理方法及び映像伝送装置 | |
| JP3158711B2 (ja) | データ転送方法 | |
| JP2888004B2 (ja) | 伝送回線インタフェース回路 | |
| JP2802271B2 (ja) | ファクシミリ装置 | |
| JPS59127462A (ja) | フアクシミリ装置 | |
| JPH0294869A (ja) | フアクシミリ装置 | |
| JP3003602B2 (ja) | 通信端末装置 | |
| JP3675724B2 (ja) | セル遅延削減方法及びセル遅延削減システム | |
| JP3137433B2 (ja) | ファクシミリ装置 | |
| JPH02119463A (ja) | データ転送制御装置 | |
| JPS62180675A (ja) | フアクシミリ変換装置 | |
| JP3422586B2 (ja) | 複合機能通信装置 | |
| JP2861993B2 (ja) | 複数メデイア通信装置 | |
| JPH043649A (ja) | ファクシミリ装置 | |
| JPH06303364A (ja) | 通信制御方法 | |
| JPS59110250A (ja) | 情報変換処理方式 | |
| JPH05276360A (ja) | 画像処理方法及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |