JP2720813B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置

Info

Publication number
JP2720813B2
JP2720813B2 JP7073099A JP7309995A JP2720813B2 JP 2720813 B2 JP2720813 B2 JP 2720813B2 JP 7073099 A JP7073099 A JP 7073099A JP 7309995 A JP7309995 A JP 7309995A JP 2720813 B2 JP2720813 B2 JP 2720813B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
element isolation
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7073099A
Other languages
English (en)
Other versions
JPH08162525A (ja
Inventor
正敏 徳島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7073099A priority Critical patent/JP2720813B2/ja
Priority to US08/539,065 priority patent/US5618753A/en
Publication of JPH08162525A publication Critical patent/JPH08162525A/ja
Application granted granted Critical
Publication of JP2720813B2 publication Critical patent/JP2720813B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に基板に目合わせマークと素子分離メサと電
極とを形成する工程を含む半導体装置の製造方法と半導
体装置に関する。
【０００２】
【従来の技術】素子分離メサ形成工程とメサ上のみへの
電極形成工程を含む半導体装置の製造方法に関する従来
技術では、始めにフォトレジスト（ＰＲ）等のマスクを
用いて基板をエッチングして素子分離メサを形成し、続
いて基板上の目合わせマークに位置合わせしてメサ上の
みに開口したＰＲパターンを形成し、電極材料を蒸着
し、ＰＲ開口部以外の電極材料をリフトオフして形成し
ていた。
【０００３】図３を参照してこの従来の半導体装置の製
造方法である、素子分離メサとそのメサ上のみに電極を
形成する工程について、断面図（左側の図）および平面
図（右側の図）を利用して説明する。
【０００４】先ず、図３（ａ）に示すように、基板２上
にＰＲパターン１を形成し、このＰＲパターン１をマス
クとして基板２をエッチングし、目合わせマーク３を形
成する。
【０００５】次に、図３（ｂ）に示すように、ＰＲパタ
ーン１を除去した後、目合わせマーク３に位置合わせし
て形成したＰＲパターン４をマスクとして基板２をエッ
チングし、素子分離メサ５を形成する。
【０００６】次に、図３（ｃ）に示すように、ＰＲパタ
ーン４を除去した後、目合わせマーク３に位置合わせし
て形成したＰＲパターン６をマスクとして電極材料７を
蒸着する。
【０００７】最後に、図３（ｄ）に示すように、リフト
オフし、電極８を形成して完了する。
【０００８】図７を参照しながら、第２の従来の半導体
装置の製造方法である、素子分離メサとそのメサ上のみ
に電極を形成する工程について、断面図（左側）および
平面図（右側）を利用して説明する。
【０００９】図７（ａ）に示すように、ＧａＡｓ基板２
上にＰＲパターン１を形成し、このＰＲパターン１をマ
スクとして、燐酸系エッチャントを用いてＧａＡｓ基板
２をエッチングし目合わせマーク３を形成する。
【００１０】次に、図７（ｂ）に示すように、ＰＲパタ
ーン１を除去した後、目合わせマーク３に位置合わせし
て形成したＰＲパターン４をマスクとして、燐酸系エッ
チャントを用いてＧａＡｓ基板２をエッチングし、素子
分離メサ５を形成する。
【００１１】次に、図７（ｃ）に示すように、ＰＲパタ
ーン４を除去した後、目合わせマーク３に位置合わせし
て形成したＰＲパターン６をマスクとして電極材料のＰ
ｔ７を蒸着する。
【００１２】最後に、図７（ｄ）に示すように、リフト
オフし、電極８を形成して完了する。
【００１３】
【発明が解決しようとする課題】上述した従来の製造方
法では、ＰＲパターン４とＰＲパターン６を形成する際
に目合わせずれが起こる。図２は１の従来例の、図８は
第２の従来例での、このような現象により、電極９と素
子分離メサ１０の位置がずれる例を示している。従っ
て、従来の製造方法による半導体装置の構造は、ＰＲパ
ターン形成時の位置ずれによって、素子分離メサと電極
の位置がずれ、素子分離メサ以外の部分に電極が接触し
た構造となり、結果として半導体装置の信頼性が低下す
るという問題がある。
【００１４】更に、同様の理由により、目合わせマーク
３と素子分離メサ１０の位置関係、および目合わせマー
ク３と電極９の位置関係が設計からずれ、引き続く工程
の位置合わせに支障をきたすという問題もある。
【００１５】本発明の目的は、目合わせ精度の向上と半
導体装置の信頼性の低下の防止を図る半導体装置の製造
方法と半導体装置を提供することにある。
【００１６】
【課題を解決するための手段】本発明について以下に説
明する。
【００１７】第１の発明は、基板上に第１のフォトレジ
スト・パターンを形成し、この第１のフォトレジスト・
パターンをマスクとして基板をエッチングし、目合わせ
マークを形成する工程と、前記第１のフォトレジスト・
パターンを除去した後、前記目合わせマークに位置合わ
せして、第２のフォトレジスト・パターンを形成し、こ
の第２のフォトレジスト・パターンをマスクとして、前
記基板および前記第２のフォトレジスト・パターン上に
電極材料を堆積する工程と、リフトオフ法により、前記
第２のフォトレジスト・パターンを除去し、前記基板上
の電極材料を残して電極を形成する工程と、前記電極を
マスクとして前記基板をエッチングし、素子分離メサを
形成する工程と、を含むことを特徴とする。
【００１８】第２の発明は、基板上に第１のフォトレジ
スト・パターンを形成し、この第１のフォトレジスト・
パターンをマスクとして基板をエッチングし、目合わせ
マークを形成する工程と、前記第１のフォトレジスト・
パターンを除去した後、電極材料を全面堆積した後、第
２のフォトレジスト・パターンを形成し、この第２のフ
ォトレジスト・パターンをマスクとして、前記電極材料
をエッチングして電極を形成する工程と、前記電極をマ
スクとして前記基板をエッチングし、素子分離メサを形
成する工程と、を含むことを特徴とする。
【００１９】第３の発明は、第１または第２の発明の半
導体装置の製造方法において、前記目合わせマークに位
置合わせして、第３のフォトレジスト・パターンを形成
し、この第３のフォトレジスト・パターンをマスクとし
て、前記電極をエッチングする工程と、前記第３のフォ
トレジスト・パターンを除去する工程と、をさらに含む
ことを特徴とする。
【００２０】第４の発明は、目合わせマーク形成工程
と、素子分離メサ形成工程と素子分離メサ上への電極形
成工程とを含む半導体装置の製造方法において、電極と
目合わせマーク用マスクを同時に形成し、その電極と目
合わせマーク用マスクをマスクとして基板をエッチング
して、素子分離メサと目合わせマークを形成することを
特徴とする。
【００２１】第５の発明は、目合わせマーク形成工程
と、素子分離メサ形成工程と素子分離メサ上への電極形
成工程とを含む半導体装置の製造方法において、電極材
料を堆積し、その電極材料と基板を同一マスクで連続し
てエッチングすることによって、素子分離メサと目合わ
せマークを形成することを特徴とする。
【００２２】第６の発明は、少なくとも目合わせマーク
と素子分離メサと素子分離メサ上の電極とを有する半導
体装置において、素子分離メサと目合わせマークの部分
の基板の段差が等しく、かつ、基板の素子分離メサの上
と目合わせマークの上に同一材料の金属を有することを
特徴とする。
【００２３】
【作用】本発明によれば、素子分離メサと電極の重ね合
わせ精度が向上し、半導体装置の製造歩留りが向上す
る。さらに、オーミック電極と素子分離メサのずれから
生じる半導体装置の信頼性の低下を防ぐことができる。
【００２４】
【実施例】次に、本発明の請求項１〜３の発明に係わる
半導体装置の製造方法の実施例について図面を参照して
説明する。
【００２５】図１は、一実施例の半導体装置の製造工程
を示す断面図（左側の図）および平面（右側の図）であ
る。
【００２６】先ず、図１（ａ）に示すように、基板１２
上にＰＲパターンを形成し、このＰＲパターン１１をマ
スクとして基板１２をエッチングし、目合わせマーク１
３を形成する。
【００２７】次に、図１（ｂ）に示すように、ＰＲパタ
ーン１１を除去した後、目合わせマーク１３に位置合わ
せして形成したＰＲパターン１４をマスクとして、電極
材料１５を蒸着する。電極材料１５は、基板１２および
ＰＲパターン１４上に堆積する。
【００２８】次に、図１（ｃ）に示すように、リフトオ
フ法により、レジスト１４を除去し、基板１２上の電極
材料を残して、電極１６を形成する。
【００２９】次に、図１（ｄ）に示すように、電極１６
をマスクとして基板１２をエッチングし、素子分離メサ
１７を形成する。
【００３０】次に、図１（ｅ）に示すように、目合わせ
マーク１３に位置合わせして形成したＰＲパターン１８
をマスクとして、電極１６をエッチングする。
【００３１】最後に、図１（ｆ）に示すように、ＰＲパ
ターン１８を除去して完了する。
【００３２】この方法では、素子分離メサ１７が電極１
６に自己整合的に形成されるため、両者の位置がずれる
ことはない。
【００３３】電極は、アロイオーミック電極，ノンアロ
イオーミック電極，ショットキー電極のいずれでもよ
い。また、電極形成方法は、リフトオフ法に限らず、基
板へ電極材料を全面堆積した後、ＰＲパターンをマスク
としてエッチングする方法でもよい。電極材料および基
板のエッチングは、ウエットエッチング法を用いてもよ
いが、ドライエッチング法、特に異方性ドライエッチン
グ法を用いることによって、素子分離メサと電極の重ね
合わせ精度が一層向上することはいうまでもない。
【００３４】本発明により、素子分離メサと電極の重ね
合わせ精度が向上し、半導体装置の製造歩留りが向上す
る。更に、オーミック電極と素子分離メサのずれから生
じる半導体装置の信頼性の低下を防ぐことができる。
【００３５】次に、請求項４および６の発明に係る半導
体装置とその製造方法について図面を参照して説明す
る。図４は第２の実施例を説明するための断面図（左側
の図）と平面図（右側の図）である。
【００３６】先ず、図４（ａ）に示すように、ＧａＡｓ
基板１８上にＰＲパターン１１を形成し、更に電極材料
１９のＰｔを堆積する。
【００３７】次に、図４（ｂ）に示すように、リフトオ
フ法によりＰＲパターン１１を除去し、ＧａＡｓ基板１
８上に電極材料１９のＰｔを残して、目合わせマーク用
マスク２１と電極２２を形成する。
【００３８】最後に、図４（ｃ）に示すように、目合わ
せマーク用マスク２１と電極２２をマスクとして、燐酸
系エッチャントを用いてＧａＡｓ基板１８をエッチング
し、目合わせマーク２３と素子分離メサ２４を形成して
完了する。
【００３９】図５は、請求項４、６の発明の別の実施例
の半導体装置の製造工程を示す断面図および平面図であ
る。
【００４０】先ず、図５（ａ）に示すように、ＧａＡｓ
基板１８の上に電極材料１９のＰｔを堆積する。
【００４１】次に、図５（ｂ）に示すように、電極材料
１９のＰｔ上にＰＲパターン２０を形成し、このＰＲパ
ターン２０をマスクとして、ＳＦ6 ガスによる反応性イ
オンエッチング法を用いて電極材料１９のＰｔをエッチ
ングし、目合わせマーク用マスク２１と電極２２を形成
する。
【００４２】最後に、図５（ｃ）に示すように、目合わ
せマーク用マスク２１と電極２２をマスクとして、燐酸
系エッチャントを用いてＧａＡｓ基板１８をエッチング
し、目合わせマーク２３と素子分離メサ２４を形成して
完了する。
【００４３】図６は、請求項５、６の発明の一実施例の
半導体装置の製造工程を示す断面図および平面図であ
る。
【００４４】先ず、図６（ａ）に示すように、ＧａＡｓ
基板１８の上に電極材料１９のＰｔを堆積する。
【００４５】次に、図６（ｂ）に示すように、電極材料
１９のＰｔ上にＰＲパターン２０を形成し、このＰＲパ
ターン２０をマスクとして、Ｃｌ2 ガスによる反応性イ
オンエッチング法を用いて電極材料１９のＰｔとＧａＡ
ｓ基板１８を連続してエッチングし、目合わせマーク２
３と電極２２と素子分離メサ２４を形成する。
【００４６】最後に、図６（ｃ）に示すように、ＰＲパ
ターン２０を除去して完了する。
【００４７】上記３つの実施例では、いずれも素子分離
メサが電極に自己整合的に形成されるため、両者の位置
がずれることがない。具体的には、素子分離メサ１７が
電極１６に、または素子分離メサ２４が電極２２に、そ
れぞれ自己整合的に形成される。また、目合わせマーク
の形成と素子分離メサの形成と電極の形成を１つのマス
クパターンで行えるので、これら３つの位置関係は設計
と完全に一致する。
【００４８】図４〜６の（ｃ）に示したように、請求項
４〜６の発明では、目合わせマーク２３と素子分離メサ
２４の部分の基板の段差が等しく、かつ、基板の目合わ
せマーク２３の上のマスク２１の金属と基板の素子分離
メサ２４の上の電極２２の材料が同じで、共にＰｔであ
る。
【００４９】電極材料は、Ｐｔに限らない。また、多層
構造でもよい。例えば、ＡｕＧｅ／Ｎｉ／Ａｕのような
オーミック金属やＴｉ／Ｐｔ／Ａｕのような多層金属で
もよい。基板と電極材料のエッチング方法は、ウエット
エッチング法や反応性イオンエッチング法に限らない。
例えば、イオンミリング法やイオンビームエッチング法
でもよい。ウエットエッチング法ではなく、反応性イオ
ンエッチング法やイオンミリング法やイオンビームエッ
チング法などのドライエッチング法を用いることによっ
て、素子分離メサと電極の重ね合わせ精度が一層向上す
ることは言うまでもない。
【００５０】
【発明の効果】以上説明したように本発明による半導体
装置およびその製造方法によれば、素子分離メサと電極
の重ね合わせ精度が向上し、半導体装置の製造歩留りが
向上する。さらに、オーミック電極と素子分離メサのず
れから生じる半導体装置の信頼性の低下を防ぐことがで
きる。また目合わせマークと素子分離メサと電極の位置
関係が設計通りとなり、半導体装置の信頼性と歩留りが
向上する。また製作工程も削減できるという効果があ
る。
【図面の簡単な説明】
【図１】 本発明（請求項１〜３）の製造方法を示す断
面図と平面図である。
【図２】従来の製造方法（図３）における問題点を示す
断面図と平面図である。
【図３】従来の素子分離メサとそのメサ上のみに電極を
形成する製造方法（第１の従来例）を示す断面図と平面
図である。
【図４】 本発明（請求項４）の一実施例の製造方法を
示す断面図と平面図である。
【図５】 本発明（請求項４）の第２の一実施例の製造
方法を示す断面図と平面図である。
【図６】 本発明（請求項５）の一実施例の製造方法を
示す断面図と平面図である。
【図７】従来の素子分離メサとそのメサ上のみに電極を
形成する製造方法（第２の従来例）を示す断面図と平面
図である。
【図８】図７の従来の製造方法における問題点を示す断
面図と平面図である。
【符号の説明】
１，４，６，１１，１４，１８ フォトレジスト（Ｐ
Ｒ）パターン ２，１２ 基板 ３，１３ 目合わせマーク ５，１０，１７ 素子分離メサ ７，１５ 電極材料 ８，９，１６ 電極 １８ ＧａＡｓ基板 １９ 電極材料 ２０ ＰＲパターン ２１ 目合わせマーク用マスク ２２ 電極 ２３ 目合わせマーク ２４ 素子分離メサ

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】基板上に第１のフォトレジスト・パターン
    を形成し、この第１のフォトレジスト・パターンをマス
    クとして基板をエッチングし、目合わせマークを形成す
    る工程と、前記第１のフォトレジスト・パターンを除去
    した後、前記目合わせマークに位置合わせして、第２の
    フォトレジスト・パターンを形成し、この第２のフォト
    レジスト・パターンをマスクとして、前記基板および前
    記第２のフォトレジスト・パターン上に電極材料を堆積
    する工程と、リフトオフ法により、前記第２のフォトレ
    ジスト・パターンを除去し、前記基板上の電極材料を残
    して電極を形成する工程と、前記電極をマスクとして前
    記基板をエッチングし、素子分離メサを形成する工程
    と、を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】基板上に第１のフォトレジスト・パターン
    を形成し、この第１のフォトレジスト・パターンをマス
    クとして基板をエッチングし、目合わせマークを形成す
    る工程と、前記第１のフォトレジスト・パターンを除去
    した後、電極材料を全面堆積した後、第２のフォトレジ
    スト・パターンを形成し、この第２のフォトレジスト・
    パターンをマスクとして、前記電極材料をエッチングし
    て電極を形成する工程と、前記電極をマスクとして前記
    基板をエッチングし、素子分離メサを形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  3. 【請求項３】前記目合わせマークに位置合わせして、第
    ３のフォトレジスト・パターンを形成し、この第３のフ
    ォトレジスト・パターンをマスクとして、前記電極をエ
    ッチングする工程と、前記第３のフォトレジスト・パタ
    ーンを除去する工程と、をさらに含むことを特徴とする
    請求項１または２記載の半導体装置の製造方法。
  4. 【請求項４】目合わせマーク形成工程と、素子分離メサ
    形成工程と素子分離メサ上への電極形成工程とを含む半
    導体装置の製造方法において、電極と目合わせマーク用
    マスクを同時に形成し、前記電極と前記目合わせマーク
    用マスクをマスクとして基板をエッチングして、素子分
    離メサと目合わせマークを形成することを特徴とする半
    導体装置の製造方法。
  5. 【請求項５】目合わせマーク形成工程と、素子分離メサ
    形成工程と素子分離メサ上への電極形成工程とを含む半
    導体装置の製造方法において、電極材料を堆積し、前記
    電極材料と基板を同一マスクで連続してエッチングし
    て、素子分離メサと目合わせマークを形成することを特
    徴とする半導体装置の製造方法。
  6. 【請求項６】目合わせマークと素子分離メサと素子分離
    メサ上の電極とを有する半導体装置の構造において、素
    子分離メサと目合わせマークの部分の基板の段差が等し
    く、かつ、前記基板の前記素子分離メサの上と前記目合
    わせマークの上に同一材料の金属を有することを特徴と
    する半導体装置。
JP7073099A 1994-10-04 1995-03-30 半導体装置の製造方法および半導体装置 Expired - Fee Related JP2720813B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7073099A JP2720813B2 (ja) 1994-10-04 1995-03-30 半導体装置の製造方法および半導体装置
US08/539,065 US5618753A (en) 1994-10-04 1995-10-04 Method for forming electrodes on mesa structures of a semiconductor substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23992794 1994-10-04
JP6-239927 1994-10-04
JP7073099A JP2720813B2 (ja) 1994-10-04 1995-03-30 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JPH08162525A JPH08162525A (ja) 1996-06-21
JP2720813B2 true JP2720813B2 (ja) 1998-03-04

Family

ID=26414231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7073099A Expired - Fee Related JP2720813B2 (ja) 1994-10-04 1995-03-30 半導体装置の製造方法および半導体装置

Country Status (2)

Country Link
US (1) US5618753A (ja)
JP (1) JP2720813B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5700732A (en) * 1996-08-02 1997-12-23 Micron Technology, Inc. Semiconductor wafer, wafer alignment patterns and method of forming wafer alignment patterns

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3764865A (en) * 1970-03-17 1973-10-09 Rca Corp Semiconductor devices having closely spaced contacts
US3728236A (en) * 1971-08-05 1973-04-17 Rca Corp Method of making semiconductor devices mounted on a heat sink
JPS567434A (en) * 1979-06-28 1981-01-26 Nec Home Electronics Ltd Manufacture of semiconductor device
US4295267A (en) * 1980-07-18 1981-10-20 Trw Inc. Two-mask VJ-FET transistor structure
JPS58138077A (ja) * 1982-02-10 1983-08-16 Fujitsu Ltd 半導体装置及びその製造方法
JPS63161646A (ja) * 1986-12-25 1988-07-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH07111972B2 (ja) * 1987-05-14 1995-11-29 富士通株式会社 半導体装置の製造方法
JPH0834311B2 (ja) * 1987-06-10 1996-03-29 日本電装株式会社 半導体装置の製造方法
JPS6428972A (en) * 1987-07-24 1989-01-31 Nec Corp Manufacture of edge light-emitting diode
JP2575795B2 (ja) * 1988-04-28 1997-01-29 富士通株式会社 半導体装置の製造方法
US5015603A (en) * 1988-06-17 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy TiW diffusion barrier for AuZn ohmic contact to P-Type InP
JPH0286137A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 半導体装置
JP2952887B2 (ja) * 1989-05-20 1999-09-27 富士通株式会社 半導体装置およびその製造方法
US5168071A (en) * 1991-04-05 1992-12-01 At&T Bell Laboratories Method of making semiconductor devices
JP3118899B2 (ja) * 1991-10-01 2000-12-18 日本電気株式会社 アライメントチェックパターン
US5185293A (en) * 1992-04-10 1993-02-09 Eastman Kodak Company Method of forming and aligning patterns in deposted overlaying on GaAs
US5270245A (en) * 1992-11-27 1993-12-14 Motorola, Inc. Method of forming a light emitting diode
US5570314A (en) * 1994-12-28 1996-10-29 National Semiconductor Corporation EEPROM devices with smaller cell size

Also Published As

Publication number Publication date
JPH08162525A (ja) 1996-06-21
US5618753A (en) 1997-04-08

Similar Documents

Publication Publication Date Title
US6235626B1 (en) Method of forming a gate electrode using an insulating film with an opening pattern
KR100256800B1 (ko) 콘택홀 제조방법
US7445975B2 (en) Method for the production of a semiconductor component having a metallic gate electrode disposed in a double-recess structure
JPH06275655A (ja) 半導体装置及びその製造方法
JP2720813B2 (ja) 半導体装置の製造方法および半導体装置
JPH0156533B2 (ja)
JP2518402B2 (ja) 半導体装置の製造方法
US20020004274A1 (en) Method of fabricating semiconductor device
JPH04236423A (ja) 半導体装置の製造方法
KR100499622B1 (ko) 반도체소자의셀투사형마스크제조방법
JP2504239B2 (ja) 半導体装置の製造方法
JPS6279677A (ja) 半導体装置の製造方法
JPH0260213B2 (ja)
JPS628030B2 (ja)
JPH07142776A (ja) パターンの形成方法
JPH01251642A (ja) 半導体装置の製造方法
JPH0453131A (ja) 半導体装置の製造方法
JPH01283971A (ja) 電極パターンの形成方法
JPS63308958A (ja) 半導体装置の製造方法
JPH03268332A (ja) 半導体装置の製造方法
JPH0713978B2 (ja) 半導体装置の製造方法
JPH05275457A (ja) 半導体装置及びその製造方法
JPH07142474A (ja) 配線形成方法
JPS63164338A (ja) 半導体装置の製造方法
JPH06132312A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971021

LAPS Cancellation because of no payment of annual fees