JP2708878B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2708878B2 JP2708878B2 JP13395789A JP13395789A JP2708878B2 JP 2708878 B2 JP2708878 B2 JP 2708878B2 JP 13395789 A JP13395789 A JP 13395789A JP 13395789 A JP13395789 A JP 13395789A JP 2708878 B2 JP2708878 B2 JP 2708878B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- source
- grooves
- groove
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、半導体装置の製造方法に関し、特に高集積
化のための技術に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a technique for high integration.
＜従来の技術＞ メモリなどの半導体装置を製造する方法において、集
積度を高めるために、先ずソース・ドレイン領域を複数
個平行に形成し、これと直交するようにゲート電極を複
数個形成することにより、トランジスタを格子状に配列
する方法がとられている。第２図はこの方法により作成
された半導体装置の断面構造を有しており、第３図はそ
のＡ−Ａ′断面構造を示している。Si基板１に複数本の
ソース・ドレイン領域４が平行に形成され、表面にゲー
ト酸化膜５が形成され、その上に複数本の平行なゲート
電極６がソース・ドレイン領域４と直交する方向に形成
されている。<Prior Art> In a method of manufacturing a semiconductor device such as a memory, first, in order to increase the degree of integration, a plurality of source / drain regions are formed in parallel, and a plurality of gate electrodes are formed perpendicular to the source / drain regions. Therefore, a method of arranging transistors in a lattice pattern has been adopted. FIG. 2 shows a cross-sectional structure of a semiconductor device produced by this method, and FIG. 3 shows a cross-sectional structure along AA '. A plurality of source / drain regions 4 are formed in parallel on the Si substrate 1, a gate oxide film 5 is formed on the surface, and a plurality of parallel gate electrodes 6 are formed thereon in a direction orthogonal to the source / drain regions 4. Is formed.
＜発明が解決しようとする課題＞ 半導体装置を高集積化するための上記従来の方法で
は、パターンの微細化はフォトの解像度とトランジスタ
の能力で制限され、フォトの解像限界を越えて微細化す
ることは不可能であった。<Problems to be Solved by the Invention> In the above-mentioned conventional method for increasing the degree of integration of a semiconductor device, pattern miniaturization is limited by the resolution of a photo and the capability of a transistor. It was impossible to do.
＜課題を解決するための手段＞ 上記課題を解決するために、本発明による半導体装置
の製造方法においては、半導体基板に複数本の溝を形成
し、溝の側面に保護膜を形成し、溝と溝との間および溝
の底部にソース・ドレイン領域を形成し、ソース・ドレ
イン領域の上にゲート酸化膜を形成し、溝と直交するよ
うにゲート酸化膜の上にゲート電極を形成することを特
徴としている。<Means for Solving the Problems> In order to solve the above problems, in a method of manufacturing a semiconductor device according to the present invention, a plurality of grooves are formed in a semiconductor substrate, a protective film is formed on side surfaces of the grooves, and Forming a source / drain region between the trench and the bottom of the groove, forming a gate oxide film on the source / drain region, and forming a gate electrode on the gate oxide film so as to be orthogonal to the groove. It is characterized by.
＜作用＞ 本発明による半導体装置の製造方法においては、半導
体基板の表面に平行に複数個の溝を形成し、その後、溝
の側面に保護膜を形成した上で、自己整合的に溝と溝と
の間および溝の底部にソース・ドレイン領域を形成し、
これと直交するようにゲート電極を複数個形成すること
により、溝の側壁をゲート領域とし、立体的にトランジ
スタを配置することによって、フォトの解像度を上げる
必要なく、また、トランジスタの能力を低下させること
なく、高集積化を可能とする。<Operation> In the method of manufacturing a semiconductor device according to the present invention, a plurality of grooves are formed in parallel with the surface of the semiconductor substrate, and then a protective film is formed on the side surfaces of the grooves. To form source / drain regions between and
By forming a plurality of gate electrodes so as to be orthogonal to the above, the side wall of the groove is used as a gate region, and the transistor is arranged three-dimensionally, so that it is not necessary to increase the resolution of the photo and the performance of the transistor is reduced. Without the need for high integration.
＜実施例＞ 第１図は本発明の製造方法の各段階の断面構造を示し
ている。図において、１はシリコン基板、２はウェル、
３はSiO2膜、４はソース・ドレイン領域、５はゲート酸
化膜、６はゲート電極、７はフォトレジスト、８は溝で
ある。<Examples> Fig. 1 shows a cross-sectional structure at each stage of the manufacturing method of the present invention. In the figure, 1 is a silicon substrate, 2 is a well,
3 is a SiO 2 film, 4 is a source / drain region, 5 is a gate oxide film, 6 is a gate electrode, 7 is a photoresist, and 8 is a groove.
（ａ）では、Si基板１上に深さ1.5μｍ以上でウェル
２を形成した後、0.5〜1.0μｍの間隔で幅及び深さが約
1.0μｍの溝８を形成する。In (a), after forming a well 2 at a depth of 1.5 μm or more on a Si substrate 1, the width and the depth are about 0.5 to 1.0 μm at intervals.
A 1.0 μm groove 8 is formed.
（ｂ）では、化学気相成長法及び異方性エッチング技
術を用いて溝８の側面8aにSiO2膜３を形成する。このSi
O2膜３は、後工程のイオン注入に対する保護膜を形成す
る。2B, the SiO 2 film 3 is formed on the side surface 8a of the groove 8 by using a chemical vapor deposition method and an anisotropic etching technique. This Si
The O 2 film 3 forms a protective film against ion implantation in a later step.
（ｃ）では、SiO2膜３で覆われていない溝８と溝８と
の間および溝８の底部にイオン注入によりソース・ドレ
イン領域４を形成し、溝８の側壁8aからSiO2膜３を除去
した後、高温酸素雰囲気中でゲート酸化膜５を形成す
る。4C, the source / drain regions 4 are formed by ion implantation between the grooves 8 not covered with the SiO 2 film 3 and at the bottom of the grooves 8, and the SiO 2 film 3 is formed from the side walls 8a of the grooves 8. After the removal, a gate oxide film 5 is formed in a high-temperature oxygen atmosphere.
（ｄ）では、ゲート酸化膜５の上に溝８と直交する方
向にゲート電極６をフォトリソグラフィ及びエッチング
技術を用いてパターン化形成する。（ｅ）はこの（ｄ）
の段階におけるＢ−Ｂ′断面構造を示している。4D, the gate electrode 6 is patterned and formed on the gate oxide film 5 in a direction orthogonal to the groove 8 by using photolithography and etching techniques. (E) is this (d)
Shows the BB ′ cross-sectional structure at the stage of FIG.
以上の工程によりメモリセルアレイが完成する。その
後、このメモリセルアレイに情報を書き込むときには、
（ｆ）に示すように、表面にフォトレジスト７を形成
し、対象とするトランジスタの上のフォトレジスタ７を
フォトリソグラフィ技術によって開口した後、イオン注
入する。Through the above steps, a memory cell array is completed. After that, when writing information to this memory cell array,
As shown in (f), a photoresist 7 is formed on the surface, the photoresist 7 on the target transistor is opened by photolithography, and ions are implanted.
＜発明の効果＞ 以上説明したように本発明においては、溝を利用する
ことによってソース・ドレイン領域を自己整合的に形成
することができ、トランジスタを立体的に配置すること
により、フォトリソグラフィの解像限界に制限されず、
またトランジスタの能力を低下させることなく、容易に
高集積化を実現することができる。<Effects of the Invention> As described above, in the present invention, the source / drain regions can be formed in a self-aligned manner by using the trench, and the photolithography solution can be obtained by arranging the transistors three-dimensionally. Not limited to the image limit,
Further, high integration can be easily realized without reducing the performance of the transistor.
第１図は本発明実施例の断面構造を示す図、 第２図と第３図は従来例の断面構造を示す図である。 １……Si基板 ２……ウェル ３……SiO2膜 ４……ソース・ドレイン領域 ５……ゲート酸化膜 ６……ゲート電極 ７……フォトレジスト ８……溝FIG. 1 is a diagram showing a sectional structure of an embodiment of the present invention, and FIGS. 2 and 3 are diagrams showing a sectional structure of a conventional example. 1 ...... Si substrate 2 ...... well 3 ...... SiO 2 film 4 ...... source and drain regions 5 ...... gate oxide film 6 ...... gate electrode 7 ...... photoresist 8 ...... groove
Claims (1)
面に保護膜を形成し、溝と溝との間および溝の底部にソ
ース・ドレイン領域を形成し、ソース・ドレイン領域の
上にゲート酸化膜を形成し、溝と直交するようにゲート
酸化膜の上にゲート電極を形成することを特徴とする半
導体装置の製造方法。A plurality of grooves are formed in the semiconductor substrate, a protective film is formed on side surfaces of the grooves, and a source / drain region is formed between the grooves and at a bottom of the groove. A method for manufacturing a semiconductor device, comprising: forming a gate oxide film thereon; and forming a gate electrode on the gate oxide film so as to be orthogonal to the groove.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13395789A JP2708878B2 (en) | 1989-05-26 | 1989-05-26 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13395789A JP2708878B2 (en) | 1989-05-26 | 1989-05-26 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02312278A JPH02312278A (en) | 1990-12-27 |
| JP2708878B2 true JP2708878B2 (en) | 1998-02-04 |
Family
ID=15117032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13395789A Expired - Fee Related JP2708878B2 (en) | 1989-05-26 | 1989-05-26 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2708878B2 (en) |
-
1989
- 1989-05-26 JP JP13395789A patent/JP2708878B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02312278A (en) | 1990-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0677487A (en) | Thin-film transistor and its manufacture | |
| JP2708878B2 (en) | Method for manufacturing semiconductor device | |
| JP2571004B2 (en) | Thin film transistor | |
| JP3018993B2 (en) | Method for manufacturing semiconductor device | |
| JP3253846B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2680923B2 (en) | Method for manufacturing semiconductor device | |
| JPS6272171A (en) | Semiconductor memory | |
| JP2940034B2 (en) | Charge transfer device and method of manufacturing the same | |
| JP2754202B2 (en) | Method for manufacturing semiconductor device | |
| JP2621607B2 (en) | Method for manufacturing semiconductor device | |
| JP2822593B2 (en) | Method for manufacturing semiconductor device | |
| JPS63260163A (en) | Manufacture of semiconductor memory device | |
| JPH01114042A (en) | Manufacture of semiconductor device | |
| JPH0228330A (en) | Production of semiconductor device | |
| JP3238529B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH04206777A (en) | Semiconductor memory device | |
| JPS5950540A (en) | Manufacture of semiconductor device | |
| JPS6316672A (en) | Manufacture of semiconductor element | |
| JPH04334062A (en) | Thin film memory transistor | |
| KR0167258B1 (en) | Manufacture of semiconductor device | |
| JPS5950542A (en) | Manufacture of semiconductor device | |
| JPH02103961A (en) | Manufacture of semiconductor memory device | |
| JPS61154037A (en) | Fine pattern formation | |
| JPH0629541A (en) | Manufacture of semiconductor device | |
| JPH0621462A (en) | Thin-film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20071017 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |