JP2687664B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP2687664B2 JP2687664B2 JP2093413A JP9341390A JP2687664B2 JP 2687664 B2 JP2687664 B2 JP 2687664B2 JP 2093413 A JP2093413 A JP 2093413A JP 9341390 A JP9341390 A JP 9341390A JP 2687664 B2 JP2687664 B2 JP 2687664B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- effect transistor
- semiconductor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明、化合物半導体を利用した、ヘテロ接合電界効
果トランジスタに関するものである。
果トランジスタに関するものである。
（従来の技術） 半導体集積回路は高速化・高集積化が進展しており、
特にIII−Ｖ族化合物半導体を用いた電界効果トランジ
スタの重要度が高くなっている。
特にIII−Ｖ族化合物半導体を用いた電界効果トランジ
スタの重要度が高くなっている。
ガリウム砒素（GaAs）化合物半導体デバイスでは、ア
ルミニウムガリウム砒素（AlGaAs）をはじめとする混晶
をエピタキシャル成長したヘテロ接合デバイスが量産さ
れるようになってきた。
ルミニウムガリウム砒素（AlGaAs）をはじめとする混晶
をエピタキシャル成長したヘテロ接合デバイスが量産さ
れるようになってきた。
一例として２次元電子ガスを用いた電界効果トランジ
スタについて、第２図（ａ）、（ｂ）を参照して説明す
る。
スタについて、第２図（ａ）、（ｂ）を参照して説明す
る。
第２図（ａ）の断面図に示すように、半絶縁性（Semi
-Insulating）GaAs基板１の上にノンドープAlGaAsバッ
ファ層２、高純度GaAsチャネル層４、Siをドーピングし
たＮ型AlGaAs電子供給層５が連続成長され、Ｎ型AlGaAs
電子供給層５の中央に形成されたリセス部にショットキ
接合となるゲート電極６が形成され、両端にはオーミッ
ク接触となるソース電極７と、ドレイン電極８とが形成
されている。
-Insulating）GaAs基板１の上にノンドープAlGaAsバッ
ファ層２、高純度GaAsチャネル層４、Siをドーピングし
たＮ型AlGaAs電子供給層５が連続成長され、Ｎ型AlGaAs
電子供給層５の中央に形成されたリセス部にショットキ
接合となるゲート電極６が形成され、両端にはオーミッ
ク接触となるソース電極７と、ドレイン電極８とが形成
されている。
高純度GaAsチャネル層４には、２次元電子ガス９が生
成している。
成している。
電子親和力の小さいノンドープAlGaAsバッファ層２
は、蓄積した電子が半絶縁性GaAs基板１へ流れ込むのを
防いで、ピンチオフ近傍での相互コンダクタンスの劣化
を防止している。
は、蓄積した電子が半絶縁性GaAs基板１へ流れ込むのを
防いで、ピンチオフ近傍での相互コンダクタンスの劣化
を防止している。
その結果、高速化、高集積化のためパターンを微細化
してゲート長が短くなったときに、ピンチオフ電圧が大
きくなるショートチャネル効果が低減される。
してゲート長が短くなったときに、ピンチオフ電圧が大
きくなるショートチャネル効果が低減される。
（発明が解決しようとする課題） 第２図（ｂ）のエネルギーバンド図に示すように、バ
ッファ層と電子供給層を形成しているAlGaAsの電子親和
力はGaAsに比べて小さいが、その電子親和力とエネルギ
ーギャップとの和は、GaAsよりも大きい。
ッファ層と電子供給層を形成しているAlGaAsの電子親和
力はGaAsに比べて小さいが、その電子親和力とエネルギ
ーギャップとの和は、GaAsよりも大きい。
そのためGaAs層３は電子９のみならす、正孔10までも
蓄積してしまう。
蓄積してしまう。
通常の低電界動作では、電子を用いた電界効果トラン
ジスタでは正孔の寄与は極めて小さい。
ジスタでは正孔の寄与は極めて小さい。
しかし電界が集中し易い微細パターン素子において、
高電界動作では飽和速度に近い電子が衝突散乱（Impact
Ionization）により、電子および正孔を励起して増倍
してヘテロ接合界面にドリフトしてしきい値電圧
（ＶT）が変動したり、ｇm曲線の折れ曲り−歪み（Kin
k）の原因になっている。
高電界動作では飽和速度に近い電子が衝突散乱（Impact
Ionization）により、電子および正孔を励起して増倍
してヘテロ接合界面にドリフトしてしきい値電圧
（ＶT）が変動したり、ｇm曲線の折れ曲り−歪み（Kin
k）の原因になっている。
特にAlGaAsなどとのヘテロ接合バッファ層を用いた場
合にこの現象が著しい。
合にこの現象が著しい。
本発明の目的は、このような電流−電圧特性の歪みが
なく、しかも多数キャリアのチャネル層への閉じ込め効
果を十分大きくした電界効果トランジスタの構造を提供
することにある。
なく、しかも多数キャリアのチャネル層への閉じ込め効
果を十分大きくした電界効果トランジスタの構造を提供
することにある。
（課題を解決するための手段） 本発明は第１の半導体層の上に前記第１の半導体層よ
りも電子親和力とエネルギーギャップとの和が小さい第
２の半導体層が形成され、前記第２の半導体層中に電子
チャネルが形成される電界効果トランジスタにおいて、
前記第１の半導体層と前記第２の半導体層との間に電子
親和力とエネルギーギャップとの和が前記第１の半導体
層から前記第２の半導体層にかけて連続的につながる半
導体グレーデッド層を有することを特徴とする電界効果
トランジスタである。
りも電子親和力とエネルギーギャップとの和が小さい第
２の半導体層が形成され、前記第２の半導体層中に電子
チャネルが形成される電界効果トランジスタにおいて、
前記第１の半導体層と前記第２の半導体層との間に電子
親和力とエネルギーギャップとの和が前記第１の半導体
層から前記第２の半導体層にかけて連続的につながる半
導体グレーデッド層を有することを特徴とする電界効果
トランジスタである。
あるいは本発明は第１の半導体層の上に前記第１の半
導体層よりも電子親和力が大きい第２の半導体層が形成
され、前記第２の半導体層中に正孔チャネルが形成され
る電界効果トランジスタにおいて、前記第１の半導体層
と前記第２の半導体層との間に電子親和力が前記第１の
半導体層から前記第２の半導体層にかけて連続的につな
がる半導体グレーデッド層を有することを特徴とする電
界効果トランジスタである。
導体層よりも電子親和力が大きい第２の半導体層が形成
され、前記第２の半導体層中に正孔チャネルが形成され
る電界効果トランジスタにおいて、前記第１の半導体層
と前記第２の半導体層との間に電子親和力が前記第１の
半導体層から前記第２の半導体層にかけて連続的につな
がる半導体グレーデッド層を有することを特徴とする電
界効果トランジスタである。
（作用） ノンドープAlGaAsバッファ層、高純度GaAs電子チャネ
ル層、Ｎ型AlGaAs電子供給層を形成した電界効果トラン
ジスタでは、電子を高純度GaAs電子チャネル層に閉じ込
めることができる。
ル層、Ｎ型AlGaAs電子供給層を形成した電界効果トラン
ジスタでは、電子を高純度GaAs電子チャネル層に閉じ込
めることができる。
しかしGaAs層とAlGaAs層との伝導帯が不連続なので、
電子の衝突電離によって正孔が界面に蓄積してしまう。
電子の衝突電離によって正孔が界面に蓄積してしまう。
そこでGaAs層とAlGaAs層との間にAl組成を徐々に変化
させた遷移（グレーデッド）層を設けて、電子親和力と
エネルギーギャップの和を連続的に接続し、正孔を速や
かにAlGaAs層を通してGaAs基板に移動させることによ
り、正孔のGaAsチヤネル層での蓄積を解消することがで
きた。
させた遷移（グレーデッド）層を設けて、電子親和力と
エネルギーギャップの和を連続的に接続し、正孔を速や
かにAlGaAs層を通してGaAs基板に移動させることによ
り、正孔のGaAsチヤネル層での蓄積を解消することがで
きた。
請求項２の作用も原理は同様であり、この場合は遷移
層（グレーデッド層）により、電子親和力を滑らかに接
続することにより、正孔チャネル層での電子の蓄積を解
消できる。
層（グレーデッド層）により、電子親和力を滑らかに接
続することにより、正孔チャネル層での電子の蓄積を解
消できる。
（実施例） 本発明の一実施例について、第１図（ａ）を参照して
説明する。
説明する。
半絶縁性GaAs基板１に、厚さ2000ÅのノンドープAl
0.3Ga0.7Asバッファ層２、厚さ2000ÅのAlGaAsグレーデ
ッド層３、厚さ3000Åの高純度GaAsチャネル層４、Siを
３×1018cm-3ドープしたＮ型AlGaAs電子供給層が形成さ
れている。
0.3Ga0.7Asバッファ層２、厚さ2000ÅのAlGaAsグレーデ
ッド層３、厚さ3000Åの高純度GaAsチャネル層４、Siを
３×1018cm-3ドープしたＮ型AlGaAs電子供給層が形成さ
れている。
ここでグレーデッド層３では、Al組成を0.3から０へ
滑らかに変化させている。
滑らかに変化させている。
Ｎ型AlGaAs電子供給層５の中央に形成されたリセス部
にショットキ接合となるゲート電極６が形成され、両端
にはオーミック接触となるソース電極７と、ドレイン電
極８とか形成されている。
にショットキ接合となるゲート電極６が形成され、両端
にはオーミック接触となるソース電極７と、ドレイン電
極８とか形成されている。
第１図（ｂ）のエネルギーバンド図に示すように、ノ
ンドープAlGaAsバッファ層２により電子９が閉じ込めら
れる。
ンドープAlGaAsバッファ層２により電子９が閉じ込めら
れる。
一方AlGaAsグレーデッド層３は、エネルギーバンドを
滑らかに接続して、高速で走行する電子の衝突散乱によ
り生じる正孔10を速やかにGaAs基板１へ流すのに役立
つ。
滑らかに接続して、高速で走行する電子の衝突散乱によ
り生じる正孔10を速やかにGaAs基板１へ流すのに役立
つ。
さらに高電界が印加された飽和領域においても、ＶT
の変動やｇm曲線の折れ曲り−歪み（Kink）が従来構造
のトランジスタに比較して小さくなった。
の変動やｇm曲線の折れ曲り−歪み（Kink）が従来構造
のトランジスタに比較して小さくなった。
本実施例では２次元電子ガスチャネルを用いた電界効
果トランジスタについて説明したが、正孔チャネルを用
いた電界効果トランジスタに適用することもできる。
果トランジスタについて説明したが、正孔チャネルを用
いた電界効果トランジスタに適用することもできる。
さらに半導体結晶についてもGaAs-AlGaAsヘテロ接合
構造に限定することなく、Ｎ型GaAsを動作層とするトラ
ンジスタや、In系歪結晶として、GaInAs、AlInAsなどを
半導体材料とするトランジスタにも適用することができ
る。
構造に限定することなく、Ｎ型GaAsを動作層とするトラ
ンジスタや、In系歪結晶として、GaInAs、AlInAsなどを
半導体材料とするトランジスタにも適用することができ
る。
（発明の効果） 化合物半導体電界効果トランジスタにおいて、グレー
デッド層を設けることにより、ｇmのＩ−Ｖ特性曲線の
折れ曲り−歪み（Kink）を抑制して、増幅波形の歪を抑
えて雑音指数を低減することができた。
デッド層を設けることにより、ｇmのＩ−Ｖ特性曲線の
折れ曲り−歪み（Kink）を抑制して、増幅波形の歪を抑
えて雑音指数を低減することができた。
また正孔のドリフトによるしきい値電圧（ＶT）の変
動を軽減することができた。
動を軽減することができた。
特に微細パターン素子の飽和動作領域においてその効
果が著しい。
果が著しい。
第１図（ａ）は本発明の一実施例であるトランジスタの
断面図、第１図（ｂ）は第１図（ａ）のトランジスタの
ゲート電極直下におけるエネルギーバンド図、第２図
（ａ）は従来技術による２次元電子ガス電界効果トラン
ジスタの断面図、第２図（ｂ）は第２図（ａ）の従来技
術によるトランジスタのゲート電極直下におけるエネル
ギーバンド図である。 １……半絶縁性GaAs基板、２……ノンドープAlGaAsバッ
ファ層、３……AlGaAsグレーデッド層、４……高純度Ga
Asチャネル層、５……Ｎ型AlGaAs電子供給層、６……ゲ
ート電極、７……ソース電極、８……ドレイン電極、９
……２次元電子ガス、10……ホール
断面図、第１図（ｂ）は第１図（ａ）のトランジスタの
ゲート電極直下におけるエネルギーバンド図、第２図
（ａ）は従来技術による２次元電子ガス電界効果トラン
ジスタの断面図、第２図（ｂ）は第２図（ａ）の従来技
術によるトランジスタのゲート電極直下におけるエネル
ギーバンド図である。 １……半絶縁性GaAs基板、２……ノンドープAlGaAsバッ
ファ層、３……AlGaAsグレーデッド層、４……高純度Ga
Asチャネル層、５……Ｎ型AlGaAs電子供給層、６……ゲ
ート電極、７……ソース電極、８……ドレイン電極、９
……２次元電子ガス、10……ホール
Claims (2)
- 【請求項１】第１の半導体層の上に前記第１の半導体層
よりも電子親和力とエネルギーギャップとの和が小さい
第２の半導体層が形成され、前記第２の半導体層中に電
子チャネルが形成される電界効果トランジスタにおい
て、前記第１の半導体層と前記第２の半導体層との間
に、電子親和力とエネルギーギャップとの和が前記第１
の半導体層から前記第２の半導体層にかけて連続的につ
ながる半導体グレーデッド層を有することを特徴とする
電界効果トランジスタ。 - 【請求項２】第１の半導体層の上に前記第１の半導体層
よりも電子親和力が大きい第２の半導体層が形成され、
前記第２の半導体層中に正孔チャネルが形成される電界
効果トランジスタにおいて、前記第１の半導体層と前記
第２の半導体層との間に、電子親和力が前記第１の半導
体層から前記第２の半導体層にかけて連続的につながる
半導体グレーデッド層を有することを特徴とする電界効
果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2093413A JP2687664B2 (ja) | 1990-04-09 | 1990-04-09 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2093413A JP2687664B2 (ja) | 1990-04-09 | 1990-04-09 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03291944A JPH03291944A (ja) | 1991-12-24 |
| JP2687664B2 true JP2687664B2 (ja) | 1997-12-08 |
Family
ID=14081615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2093413A Expired - Lifetime JP2687664B2 (ja) | 1990-04-09 | 1990-04-09 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687664B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06333956A (ja) * | 1992-08-26 | 1994-12-02 | Sanyo Electric Co Ltd | 電界効果型半導体装置 |
| US6350999B1 (en) * | 1999-02-05 | 2002-02-26 | Matsushita Electric Industrial Co., Ltd. | Electron-emitting device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61110469A (ja) * | 1984-11-02 | 1986-05-28 | Sumitomo Electric Ind Ltd | 半導体電界効果トランジスタ |
| JPS61110468A (ja) * | 1984-11-02 | 1986-05-28 | Sumitomo Electric Ind Ltd | 半導体電界効果トランジスタ |
| JPS62144365A (ja) * | 1985-12-18 | 1987-06-27 | Nec Corp | 積層構造 |
| JPS6474764A (en) * | 1987-09-17 | 1989-03-20 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JPH02271638A (ja) * | 1989-04-13 | 1990-11-06 | Hitachi Ltd | 半導体素子 |
-
1990
- 1990-04-09 JP JP2093413A patent/JP2687664B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03291944A (ja) | 1991-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2676442B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| Bahl et al. | Breakdown voltage enhancement from channel quantization in InAl/As/n/sup+/-InGaAs HFET's | |
| Bolognesi et al. | Impact ionization suppression by quantum confinement: Effects on the DC and microwave performance of narrow-gap channel InAs/AlSb HFET's | |
| JP2924239B2 (ja) | 電界効果トランジスタ | |
| JPH0815213B2 (ja) | 電界効果トランジスタ | |
| US5153682A (en) | HEMT device with doped active layer | |
| JP2722885B2 (ja) | 電界効果トランジスタ | |
| JP2687664B2 (ja) | 電界効果トランジスタ | |
| KR100286093B1 (ko) | 화합물반도체장치 | |
| JP3301888B2 (ja) | 電界効果型半導体装置 | |
| JPS63278277A (ja) | 化合物半導体装置 | |
| JPS59184573A (ja) | 電界効果トランジスタ | |
| JP2003332353A (ja) | 通信機器用半導体装置及び通信システム用機器 | |
| JPH11214676A (ja) | 半導体装置 | |
| JPH09237889A (ja) | 半導体結晶積層体及びそれを用いた半導体装置 | |
| JPS62298181A (ja) | 半導体装置 | |
| JP2567730B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH05226372A (ja) | 電界効果トランジスタ及びそれを用いた低雑音増幅回路 | |
| JP4766743B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2553673B2 (ja) | 電界効果トランジスタ | |
| JP2553760B2 (ja) | 高電子移動度トランジスタ | |
| JP3493205B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3233167B2 (ja) | 半導体装置 | |
| JPS6255316B2 (ja) | ||
| JPH04214636A (ja) | 半導体装置 |