JP2673988B2 - 接合用ペレット - Google Patents
接合用ペレットInfo
- Publication number
- JP2673988B2 JP2673988B2 JP62182231A JP18223187A JP2673988B2 JP 2673988 B2 JP2673988 B2 JP 2673988B2 JP 62182231 A JP62182231 A JP 62182231A JP 18223187 A JP18223187 A JP 18223187A JP 2673988 B2 JP2673988 B2 JP 2673988B2
- Authority
- JP
- Japan
- Prior art keywords
- joining
- bonding
- pellet
- bare chip
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
〔概要〕
部品を基板に実装するときに使用する接合用ペレット
に関し、 一度溶融して凝固すると組成配分が変わり、融点が最
初の融点より上がって、その次以降の部品の実装のため
に加熱したときに再溶融してしまうことを防止すること
を可能とすることを目的とし、 部品とこれが実装される基板との間に介挿されて加熱
溶融され上記部品を上記基板に接合する接合用ペレット
において、接合材製の層に、該接合材層が溶融したとき
に該接合材層内に拡散して該接合材層の融点を上昇さ
せ、且つ、該接合材層を構成する金属に含まれる金属製
の層を付加して構成する。 〔産業上の利用分野〕 本発明は部品を基板に実装するときに使用する接合用
ペレットに関する。 近年通信装置等の信号の伝送速度の高速化に対応すべ
く、複数のベアチップLSIを一のセラミック基板上に実
装してなる混成集積回路モジュールが必要となりつつあ
る。 ベアチップLSIは間に接合用ペレットをおいてセラミ
ック基板上の所定の場所に乗せ、セラミック基板の温度
を接合用ペレットの融点以上に上げ、接合用ペレットを
溶融させることにより、セラミック基板と接合して実装
される。 ここでベアチップLSIは一個ずつ順次実装されるもの
であり、既に実装されたベアチップLSIの接合部は、別
のベアチップLSIの実装の際に再び加熱されることにな
る。即ち接合用ペレットは一旦加熱溶融凝固して接合部
を構成した後にも幾度か加熱されることになる。 このため、上記の混成集積回路モジュールの製造に使
用する接合用ペレットは、再加熱されることを考慮した
構成とする必要がある。 〔従来の技術〕 従来の接合用ペレットはAu−Sn層だけからなる構成で
ある。 〔発明が解決しようとする問題点〕 このため接合用ペレットは一度溶融して凝固し、接合
部を構成した場合でも、Au−Sn合金の組成配分は変化せ
ず、最初の状態と同じである。 このため、二個目，三個目のペアチップLSIを接合す
べく基板を加熱したときに、既に実装されているペアチ
ップLSIの接合部が再溶融してしまう。 接合部が再溶融を繰り返えすと、接合強度が低下して
しまうという問題点が生じていた。 また接合部が再溶融すると、ベアチップLSIが不要に
動いてしまい、実装の位置精度が悪くなってしまうとい
う問題点が生じていた。 本発明は、一度溶融して凝固すると組成配分が変わ
り、融点が最初の融点より上がって、その次以降の部品
の実装のために加熱したときに再溶融してしまうことを
防止することが出来る接合用ペレットを提供することを
目的とする。 〔問題点を解決するための手段〕 本発明は、部品とこれが実装される基板との間に介挿
されて加熱溶融され上記部品を上記基板に接合する接合
用ペレットにおいて、接合材製の層に、該接合材層が溶
融したときに該接合材層内に拡散して該接合材層の融点
を上昇させ、且つ、該接合材層を構成する金属に含まれ
る金属製の層を付加して構成したものである。 〔作用〕 付加された層の金属は、加熱による接合時に、接合材
層内に拡散する。これにより、接合部を構成する接合材
の合金組成が変わり、その融点が上昇する方向に移行す
る。 これにより、一旦形成された接合部が、後の部材の接
合のための加熱により、再溶融してしまうことが防止で
きる。 〔実施例〕 第２図は本発明の一実施例の接合用ペレットの使用例
である混成集積回路モジュール１を示す。この混成集積
回路モジュール１は伝送速度の高速化に対応すべく構成
されたものであり、例えば４個のベアチップLSI2,3,4,5
が一のセラミック基板６上の所定場所に実装され、この
セラミック基板６が、リード７を有するマウント８上に
固定され、ワイヤ9,10で接続され、全体がキャップ11で
封止された構造である。 各ベアチップLSI2〜５は、本発明の接合用ペレット12
によりセラミック基板６に接合してある。 第１図は本屋発明の一実施例になる接合用ペレット12
の構造を示す。 この接合用ペレット12は、接合材としてのAux1Sn1−x
1製の層13,14を上下に、中間にAux1,Sn1−x1中に拡散し
易い金属としてのAu製の層15を有する三層構造である。 x1は原子分率である。具体的には、x1は0.7atであ
り、第３図のAu−Sn二元状態図の曲線Ｉより分かるよう
に、層13,14の融点T1は280℃である。 次にこの接合用ペレット12を使用してベアチップLSI
を順次接合していくときの接合用ペレットの状態につい
て説明する。 第４図は第１番目のベアチップLSI2をセラミック基板
６上に接合する時の状態を示す。 接合用ペレット12はベアチップLSI2と基板６との間に
介挿してある。16,17は夫々Au層であり、基板６のうち
ベアチップLSI2が実装される部分及びベアチップLSI2の
底面にメタライズ形成してある。 接合用ペレット12を加熱し、T1を多少越える温度にま
で上げ、その後加熱を止める。 これにより、Aux1Sn1−x1層13,14は溶融し、凝固し
て、接合用ペレット12は第５図に示すように接合部19と
なり、ベアチップLSI2は同図に示すように接合部19によ
り基板６に接合される。 接合用ペレット12が上記加熱されているときに、Au層
15のAuが第４図中矢印18で示すようにAux1Sn1−x1中に
拡散する。これにより、Aux1Sn1−x1のAuの原子分率がx
1より増えてx2に移行し、Aux1Sn1−x1は合金組成が変わ
ってAux2Sn1−x2となる。 この合金組成の変更により、融点が最初の融点T1より
上昇してT2に移行する。 接合部19は、上下にAux2Sn1−x2層20,21、中間にAu層
15を有する構成となる。上記の拡散によりAu層15の厚さ
は減っている。 第５図は次のベアチップLSI3を接合用ペレット12を使
用して接合する時の状態を示す。第６図は接合完了後の
状態を示す。ベアチップLSI3の接合も、上記の場合と同
じく、ペレット12を温度T1に加熱して行なう。ペレット
12は接合部19となり、ベアチップLSI3は接合部19を介し
て接合される。 ベアチップLSI3を接合するときに、ベアチップLSI2の
接合部19もT1に加熱される。 ここで、T2＞T1の関係にあるため、Aux2Sn1−x2は再
溶融しない。このため、接合部19の接合強度は何ら損わ
れず、ベアチップLSI2が不要に動くこともない。 なお、上記の加熱時に、接合部19のAu層15のAuが第５
図中矢印22で示すようにAux2Sn1−x2中に拡散する。こ
れにより、Aux2Sn1−x2のAuの原子分率がx2より更に増
えてx3に更に移行し、Aux2Sn1−x2は合金組成が更に変
わってAux3Sn1−x3となり、接合部19は接合部26とな
る。 この合金組成の変更により、融点がT2より更に上昇し
てT3に移行する。 接合部26は、第６図に示すように、上下にAux3Sn1−x
3層24、25を有し、中間にやせたAu層15を有する接合部2
6となる。 これにより、基板６上に、ベアチップLSI2は接合部26
により接合され、ベアチップLSI3は接合部19により接合
された状態となる。 第３番目のベアチップLSIを実装することによって
も、接合部19,20は再溶融せず、接合部19,26の接合強度
は何ら損われず、且つ既に接合されているベアチップLS
I2,3が不要に動くこともない。 従って、前記のモジュール１を製造する場合に、ベア
チップLSI2〜５の順次実装するときに上記の接合用ペレ
ット12を使用することにより、各ベアチップLSI2〜５は
十分は接合強度で且つ位置精度良く接合される。 なお、上記Auの拡散の程度は温度と時間により制御す
ることが出来る。そこで、ベアチップLSIを接合すると
きの、加熱時間を従来の場合より長くとることにより、
Auの拡散を促して合金組成を積極的に大幅に変えること
もできる。 第７図は本発明の別の実施例になる接合用ペレット40
を示す。 接合用ペレット40は、接合材としてAuy1Si1−y1を使
用したものであり、Auy1Si1−y1層41,42を上下に、中間
にAu層43を有する三層構造である。 Au−Si二元状態図は第８図中曲線IIで示す如くであ
る。上記のy1は原子分率であり、具体的には0.7atであ
り、層41,42の融点S1は370℃である。 この接合用ペレット40においても、ベアチップLSIの
接合のときに加熱されてAuy1Si1−y1が溶融されたとき
にSiがAuy1Si1−y1中に拡散する。 これにより、Auy1Si1−y1はAuの原子分率y1が増えて
合金組成が変わり、融点S1が第８図中曲線IIに沿って矢
印44方向に移行して上昇する。 従ってこの接合用ペレット40においても、上記の接合
用ペレット12と同様の効果が得られる。 また、本発明の接合用ペレットは、ベアチップLSIの
接合に限らずその他の部品の実装にも使用出来る。 また、本明細書中「ペレット」は必ずしも小サイズの
ものだけを意味するものではなく、シートのように大き
いサイズのものも包含する。 〔発明の効果〕 本発明によれば、接合用ペレットが接合に使用され、
一旦加熱して凝固して接合部を構成すると、接合材を構
成している金属の含有率が上昇して接合材の合金組成が
変わり、その融点が未使用の接合用ペレットの融点より
上昇するため、後の部品の接合時に、既に接合されてい
る接合部が再溶融してしまうことを確実に防止出来る。
このため、接合用ペレットを用いて複数の部品を一個ず
つ順次実装するような場合に、先に接合された部品の接
合強度が低下したり、部品が不要に動いて位置ずれを起
こすことを防止することが出来、例えば複数個の部品を
一の基板上に実装してなる混成集積回路モジュールの製
造に好適である。
に関し、 一度溶融して凝固すると組成配分が変わり、融点が最
初の融点より上がって、その次以降の部品の実装のため
に加熱したときに再溶融してしまうことを防止すること
を可能とすることを目的とし、 部品とこれが実装される基板との間に介挿されて加熱
溶融され上記部品を上記基板に接合する接合用ペレット
において、接合材製の層に、該接合材層が溶融したとき
に該接合材層内に拡散して該接合材層の融点を上昇さ
せ、且つ、該接合材層を構成する金属に含まれる金属製
の層を付加して構成する。 〔産業上の利用分野〕 本発明は部品を基板に実装するときに使用する接合用
ペレットに関する。 近年通信装置等の信号の伝送速度の高速化に対応すべ
く、複数のベアチップLSIを一のセラミック基板上に実
装してなる混成集積回路モジュールが必要となりつつあ
る。 ベアチップLSIは間に接合用ペレットをおいてセラミ
ック基板上の所定の場所に乗せ、セラミック基板の温度
を接合用ペレットの融点以上に上げ、接合用ペレットを
溶融させることにより、セラミック基板と接合して実装
される。 ここでベアチップLSIは一個ずつ順次実装されるもの
であり、既に実装されたベアチップLSIの接合部は、別
のベアチップLSIの実装の際に再び加熱されることにな
る。即ち接合用ペレットは一旦加熱溶融凝固して接合部
を構成した後にも幾度か加熱されることになる。 このため、上記の混成集積回路モジュールの製造に使
用する接合用ペレットは、再加熱されることを考慮した
構成とする必要がある。 〔従来の技術〕 従来の接合用ペレットはAu−Sn層だけからなる構成で
ある。 〔発明が解決しようとする問題点〕 このため接合用ペレットは一度溶融して凝固し、接合
部を構成した場合でも、Au−Sn合金の組成配分は変化せ
ず、最初の状態と同じである。 このため、二個目，三個目のペアチップLSIを接合す
べく基板を加熱したときに、既に実装されているペアチ
ップLSIの接合部が再溶融してしまう。 接合部が再溶融を繰り返えすと、接合強度が低下して
しまうという問題点が生じていた。 また接合部が再溶融すると、ベアチップLSIが不要に
動いてしまい、実装の位置精度が悪くなってしまうとい
う問題点が生じていた。 本発明は、一度溶融して凝固すると組成配分が変わ
り、融点が最初の融点より上がって、その次以降の部品
の実装のために加熱したときに再溶融してしまうことを
防止することが出来る接合用ペレットを提供することを
目的とする。 〔問題点を解決するための手段〕 本発明は、部品とこれが実装される基板との間に介挿
されて加熱溶融され上記部品を上記基板に接合する接合
用ペレットにおいて、接合材製の層に、該接合材層が溶
融したときに該接合材層内に拡散して該接合材層の融点
を上昇させ、且つ、該接合材層を構成する金属に含まれ
る金属製の層を付加して構成したものである。 〔作用〕 付加された層の金属は、加熱による接合時に、接合材
層内に拡散する。これにより、接合部を構成する接合材
の合金組成が変わり、その融点が上昇する方向に移行す
る。 これにより、一旦形成された接合部が、後の部材の接
合のための加熱により、再溶融してしまうことが防止で
きる。 〔実施例〕 第２図は本発明の一実施例の接合用ペレットの使用例
である混成集積回路モジュール１を示す。この混成集積
回路モジュール１は伝送速度の高速化に対応すべく構成
されたものであり、例えば４個のベアチップLSI2,3,4,5
が一のセラミック基板６上の所定場所に実装され、この
セラミック基板６が、リード７を有するマウント８上に
固定され、ワイヤ9,10で接続され、全体がキャップ11で
封止された構造である。 各ベアチップLSI2〜５は、本発明の接合用ペレット12
によりセラミック基板６に接合してある。 第１図は本屋発明の一実施例になる接合用ペレット12
の構造を示す。 この接合用ペレット12は、接合材としてのAux1Sn1−x
1製の層13,14を上下に、中間にAux1,Sn1−x1中に拡散し
易い金属としてのAu製の層15を有する三層構造である。 x1は原子分率である。具体的には、x1は0.7atであ
り、第３図のAu−Sn二元状態図の曲線Ｉより分かるよう
に、層13,14の融点T1は280℃である。 次にこの接合用ペレット12を使用してベアチップLSI
を順次接合していくときの接合用ペレットの状態につい
て説明する。 第４図は第１番目のベアチップLSI2をセラミック基板
６上に接合する時の状態を示す。 接合用ペレット12はベアチップLSI2と基板６との間に
介挿してある。16,17は夫々Au層であり、基板６のうち
ベアチップLSI2が実装される部分及びベアチップLSI2の
底面にメタライズ形成してある。 接合用ペレット12を加熱し、T1を多少越える温度にま
で上げ、その後加熱を止める。 これにより、Aux1Sn1−x1層13,14は溶融し、凝固し
て、接合用ペレット12は第５図に示すように接合部19と
なり、ベアチップLSI2は同図に示すように接合部19によ
り基板６に接合される。 接合用ペレット12が上記加熱されているときに、Au層
15のAuが第４図中矢印18で示すようにAux1Sn1−x1中に
拡散する。これにより、Aux1Sn1−x1のAuの原子分率がx
1より増えてx2に移行し、Aux1Sn1−x1は合金組成が変わ
ってAux2Sn1−x2となる。 この合金組成の変更により、融点が最初の融点T1より
上昇してT2に移行する。 接合部19は、上下にAux2Sn1−x2層20,21、中間にAu層
15を有する構成となる。上記の拡散によりAu層15の厚さ
は減っている。 第５図は次のベアチップLSI3を接合用ペレット12を使
用して接合する時の状態を示す。第６図は接合完了後の
状態を示す。ベアチップLSI3の接合も、上記の場合と同
じく、ペレット12を温度T1に加熱して行なう。ペレット
12は接合部19となり、ベアチップLSI3は接合部19を介し
て接合される。 ベアチップLSI3を接合するときに、ベアチップLSI2の
接合部19もT1に加熱される。 ここで、T2＞T1の関係にあるため、Aux2Sn1−x2は再
溶融しない。このため、接合部19の接合強度は何ら損わ
れず、ベアチップLSI2が不要に動くこともない。 なお、上記の加熱時に、接合部19のAu層15のAuが第５
図中矢印22で示すようにAux2Sn1−x2中に拡散する。こ
れにより、Aux2Sn1−x2のAuの原子分率がx2より更に増
えてx3に更に移行し、Aux2Sn1−x2は合金組成が更に変
わってAux3Sn1−x3となり、接合部19は接合部26とな
る。 この合金組成の変更により、融点がT2より更に上昇し
てT3に移行する。 接合部26は、第６図に示すように、上下にAux3Sn1−x
3層24、25を有し、中間にやせたAu層15を有する接合部2
6となる。 これにより、基板６上に、ベアチップLSI2は接合部26
により接合され、ベアチップLSI3は接合部19により接合
された状態となる。 第３番目のベアチップLSIを実装することによって
も、接合部19,20は再溶融せず、接合部19,26の接合強度
は何ら損われず、且つ既に接合されているベアチップLS
I2,3が不要に動くこともない。 従って、前記のモジュール１を製造する場合に、ベア
チップLSI2〜５の順次実装するときに上記の接合用ペレ
ット12を使用することにより、各ベアチップLSI2〜５は
十分は接合強度で且つ位置精度良く接合される。 なお、上記Auの拡散の程度は温度と時間により制御す
ることが出来る。そこで、ベアチップLSIを接合すると
きの、加熱時間を従来の場合より長くとることにより、
Auの拡散を促して合金組成を積極的に大幅に変えること
もできる。 第７図は本発明の別の実施例になる接合用ペレット40
を示す。 接合用ペレット40は、接合材としてAuy1Si1−y1を使
用したものであり、Auy1Si1−y1層41,42を上下に、中間
にAu層43を有する三層構造である。 Au−Si二元状態図は第８図中曲線IIで示す如くであ
る。上記のy1は原子分率であり、具体的には0.7atであ
り、層41,42の融点S1は370℃である。 この接合用ペレット40においても、ベアチップLSIの
接合のときに加熱されてAuy1Si1−y1が溶融されたとき
にSiがAuy1Si1−y1中に拡散する。 これにより、Auy1Si1−y1はAuの原子分率y1が増えて
合金組成が変わり、融点S1が第８図中曲線IIに沿って矢
印44方向に移行して上昇する。 従ってこの接合用ペレット40においても、上記の接合
用ペレット12と同様の効果が得られる。 また、本発明の接合用ペレットは、ベアチップLSIの
接合に限らずその他の部品の実装にも使用出来る。 また、本明細書中「ペレット」は必ずしも小サイズの
ものだけを意味するものではなく、シートのように大き
いサイズのものも包含する。 〔発明の効果〕 本発明によれば、接合用ペレットが接合に使用され、
一旦加熱して凝固して接合部を構成すると、接合材を構
成している金属の含有率が上昇して接合材の合金組成が
変わり、その融点が未使用の接合用ペレットの融点より
上昇するため、後の部品の接合時に、既に接合されてい
る接合部が再溶融してしまうことを確実に防止出来る。
このため、接合用ペレットを用いて複数の部品を一個ず
つ順次実装するような場合に、先に接合された部品の接
合強度が低下したり、部品が不要に動いて位置ずれを起
こすことを防止することが出来、例えば複数個の部品を
一の基板上に実装してなる混成集積回路モジュールの製
造に好適である。
【図面の簡単な説明】
第１図は本発明の一実施例になる接合用ペレットを模式
的に示す図、 第２図は第１図の接合用ペレットの使用例である混成集
積回路モジュールを示す図、 第３図はAu−Sn二元状態図、 第４図は第１図の接合用ペレットを使用して第１番目の
ベアチップLSIを接合する時の状態を示す図、 第５図は第２番目のベアチップLSIを接合する時の状態
を示す図、 第６図は第２番目のベアチップLSIの接合を完了した後
の状態を示す図、 第７図は本発明の別の実施例になる接合用ペレットを示
す図、 第８図はAu−Si二元状態図である。 図において、 2,3はベアチップLSI、 13,14はAux1Sn1−x1層、 15,43はAu層、 18,22はAuの拡散を示す矢印、 19,26は接合部、 20,21はAux2Sn1−x2層、 24,25はAux3Sn1−x3層、 41,42はAuy1Si1−y1層 を示す。
的に示す図、 第２図は第１図の接合用ペレットの使用例である混成集
積回路モジュールを示す図、 第３図はAu−Sn二元状態図、 第４図は第１図の接合用ペレットを使用して第１番目の
ベアチップLSIを接合する時の状態を示す図、 第５図は第２番目のベアチップLSIを接合する時の状態
を示す図、 第６図は第２番目のベアチップLSIの接合を完了した後
の状態を示す図、 第７図は本発明の別の実施例になる接合用ペレットを示
す図、 第８図はAu−Si二元状態図である。 図において、 2,3はベアチップLSI、 13,14はAux1Sn1−x1層、 15,43はAu層、 18,22はAuの拡散を示す矢印、 19,26は接合部、 20,21はAux2Sn1−x2層、 24,25はAux3Sn1−x3層、 41,42はAuy1Si1−y1層 を示す。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 黒田 康秀
神奈川県川崎市中原区上小田中1015番地
富士通株式会社内
(56)参考文献 特開 昭51−132968（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．部品とこれが実装される基板との間に介挿されて加
熱溶融され上記部品を上記基板に接合する接合用ペレッ
トにおいて、 接合材製の層（13,14,31,41,42）に、 該接合材層が溶融したときに該接合材層内に拡散して該
接合材層の融点を上昇させ、且つ、該接合材層を構成す
る金属に含まれる金属製の層（15,32,43）を付加して構
成した接合用ペレット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62182231A JP2673988B2 (ja) | 1987-07-23 | 1987-07-23 | 接合用ペレット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62182231A JP2673988B2 (ja) | 1987-07-23 | 1987-07-23 | 接合用ペレット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6427233A JPS6427233A (en) | 1989-01-30 |
| JP2673988B2 true JP2673988B2 (ja) | 1997-11-05 |
Family
ID=16114637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62182231A Expired - Fee Related JP2673988B2 (ja) | 1987-07-23 | 1987-07-23 | 接合用ペレット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2673988B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51132968A (en) * | 1975-05-14 | 1976-11-18 | Nec Corp | Semiconductor device |
-
1987
- 1987-07-23 JP JP62182231A patent/JP2673988B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6427233A (en) | 1989-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0831835A (ja) | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 | |
| JP2001127243A (ja) | 積層半導体装置 | |
| JP2002321083A (ja) | はんだ接合の形成方法 | |
| JP2673988B2 (ja) | 接合用ペレット | |
| JPS5873127A (ja) | Ｉｃチツプのはんだ溶融接続方法 | |
| US6798667B2 (en) | Solder ball collapse control apparatus and method thereof | |
| JPH0371649A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS61125066A (ja) | 半導体装置 | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| JP2881088B2 (ja) | 半導体装置の製造方法 | |
| JP3360778B2 (ja) | 半導体装置の半田付け方法 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JPS59224154A (ja) | ゲ−トアレイ | |
| JPH03217024A (ja) | 半導体装置 | |
| JPH077042A (ja) | 熱整合されたｉｃチップ装置および製造方法 | |
| KR102065765B1 (ko) | 솔더범프를 이용한 반도체칩의 단자 접합방법 | |
| JPH0691128B2 (ja) | 電子機器装置 | |
| US6509207B1 (en) | Soldering method and apparatus for a chip and electronic devices | |
| JP2894172B2 (ja) | 半導体装置 | |
| JPS63126258A (ja) | 半導体装置 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JPS613497A (ja) | 異種複合プリント板の電気接続構造 | |
| JPS63284890A (ja) | 電子部品の実装方法 | |
| JPH0864799A (ja) | 半導体チップおよびそれを用いた半導体装置の製造方法 | |
| JP3469093B2 (ja) | 印刷回路基板および実装回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |