JP2666843B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JP2666843B2 JP2666843B2 JP62234301A JP23430187A JP2666843B2 JP 2666843 B2 JP2666843 B2 JP 2666843B2 JP 62234301 A JP62234301 A JP 62234301A JP 23430187 A JP23430187 A JP 23430187A JP 2666843 B2 JP2666843 B2 JP 2666843B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter area
- transistor
- transistors
- circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は差動増幅回路に関し、特に温度センサ回路や
温度補償用に用いる差動増幅回路に関する。 〔従来の技術〕 従来、この種の差動増幅回路は、ペアとなるトランジ
スタ対のエミッタサイズをそれぞれ等しくしていた。 〔発明が解決しようとする問題点〕 上述した従来の差動増幅回路はトランジスタ対を構成
する各トランジスタのエミッタサイズを同一にしている
ので、直流のオフセットは小さく、一定の温度特性を持
った直流のオフセットは持ち得ないという欠点がある。 上述した従来の差動増幅回路に対し、本発明は一定の
温度特性を有する入力オフセット電圧を持ち、しかもそ
の温度特性はエミッタ面積の比だけで決まるという相違
点を有する。 〔問題点を解決するための手段〕 本発明の差動増幅回路は、入力対を構成する２つのト
ランジスタと、負荷としてのカレントミラー回路とを有
し、前記入力対を構成する２つのトランジスタのエミッ
タ面積比を異ならせ、かつ上記カレントミラー回路を構
成する２つのトランジスタのエミッタ面積比を異ならせ
た差動増幅回路において、前記入力対を構成する２つの
トランジスタのうち小さいエミッタ面積のトランジスタ
は、上記カレントミラー回路を構成する２つのトランジ
スタのうち大きいエミッタ面積のトランジスタを負荷と
し、上記入力対を構成する２つのトランジスタのうち大
きいエミッタ面積のトランジスタは、上記カレントミラ
ー回路を構成する２つのトランジスタのうち小さいエミ
ッタ面積のトランジスタを負荷とすることを特徴として
いる。 〔実施例〕 次に、本発明の実施例について図面を参照して説明す
る。 第１図は本発明の一実施例を示す回路図である。 第１図において、Q1,Q2,Q3,Q4はトランジスタであ
り、I0は定電流源である。トランジスタQ1,Q2は入力の
差動対を構成しており、トランジスタQ3,Q4はカレント
ミラー回路を構成し、トランジスタQ1,Q2から成る差動
対の負荷を構成している。今、入力の差動対を構成する
トランジスタQ1,Q2のエミッタ面積をm:1、カレントミラ
ー回路を構成するトランジスタQ3、Q4のエミッタ面積を
1:nとする。 ここで、出力端子Voutに電流が流れないためにはそれ
ぞれのトランジスタの直流増幅率hfeが十分大きいとす
ればそれぞれのトランジスタのコレクタ電流IC1,IC2,I
C3,IC4において以下の関係が成り立つ。 IC1＝IC3 （１） IC2＝IC4 （２） nIC3＝IC4 （３） ∴nIC1＝IC2 （４） ここでオフセット電圧を△Ｖとすると、 ΔＶ＝VIN2−VIN1 （５） また、 ΔＶ＝VBE2−VBE1 （5a） トランジスタQ1,Q2のエミッタ面積は、m:1であるか
ら、逆飽和電流をISとすると、 IS1/m＝IS2 （5b） また、 IS2＝IS （5c） とおけるから、 VBE1＝VTln（IC1/mIS） （5d） VBE2＝VTln（IC2/IS） （5e） したがって、 exp（ΔV/VT）＝mIC2/IC1 （5f） ここで、トランジスタQ1,Q2は定電流源I0で駆動され
るから、 IC1＋IC2＝I0 （5g） （5f）式を（5g）式に代入して、 ただし、 VT＝kT/q （８） ここに k:ボルツマン定数 T:絶対温度 q:単位電子電荷 である。 （４）式に（６），（７）式を代入して 因数分解すると ｛mnexp（ΔV/VT）−mn｝｛mexp（ΔV/VT）＋ｍ｝＝０ exp（ΔV/VT）≧０ より exp（ΔV/VT）＝mn （10） よって ΔＶ＝VTln（mn） （11） と求まる。 ここでVT＝（k/q）Ｔであるからオフセット電圧ΔＶ
は絶対温度Ｔに比例することが分かる。 また、オフセット電圧ΔＶの大きさはエミッタ面積比
の積で決まることがわかる。すなわち本発明において
は、入力の差動対を構成するトランジスタQ1,Q2のエミ
ッタ面積比ｍとカレントミラー回路を構成するトランジ
スタQ3,Q4のエミッタ面積比ｎとの積mnの対数値に比例
した温度特性を実現できる。したがって、比較的小さな
エミッタ面積比ｍと比較的小さなエミッタ面積比ｎであ
っても、比較的大きなエミッタ面積比の積mnが実現で
き、比較的小さなチップ面積で比較的大きな温度特性を
実現できる利点がある。すなわち、２つのエミッタ面積
比ｍとｎが共に１より大きいか、または、共に１より小
さくすることで大きな温度特性を実現できる。このと
き、仮にエミッタ面積比ｍを１より大きく、ｎを１より
小さくした場合、エミッタ面積比の積mnは１に近づくた
め、（11）式から明らかなようにオフセット電圧ΔＶが
０に近づくこととなり、温度測定のためのオフセット電
圧を得ることが不可能となる。 第２図は本発明の他の実施例を示し、第１図の一実施
例のPNPトランジスタとNPNトランジスタを入れかえただ
けであり、他の構成は同様である。 式で k/q＝0.086mV/deg （12） である。 例えばエミッテ面積比m,nをそれぞれ10倍、あるいは1
/10にすればmn＝100のときのオフセット電圧の温度特性
は＋0.4mV/deg程度あるいはmn＝1/100のときには−0.4m
V/deg程度となることがわかる。第３図に本発明の応用
回路例を示す。第３図において、この応用回路例はバン
ドギャップレファレンス回路と組み合わせた電圧安定化
回路である。 今、トランジスタQ11,Q12,Q13:抵抗R1,R2,R3から成る
バンドギャップレファレンス回路の出力電圧をVREFとす
ると電圧安定化回路の出力電圧VOUTはトランジスタQ14,
Q15,Q16,Q17から成る差動増幅器のオフセット電圧をΔ
Ｖとして VREF＋ΔＶ＝VoutR7/（R6＋R7） （13） と表わせる。 ここで、バンドギャップレファレンス回路の出力電圧
VREFはトランジスタQ11のベース・エミッタ間電圧をV
BE1,トランジスタQ12のベース・エミッタ間電圧をVBE2
とすると、 と表わされる。またトランジスタQ12のコレクタ電流IC2
を導入することにより、VREFは次式で表わされる。 VREF＝VBE3＋R3IC2 （15） また VBE1−VBE2＝R2IC2 ＝RT/q・ln｛（IC1/IC2）・（IS1/IS2）｝ （16） ここにIC1はトランジスタQ11のコレクタ電流およびI
S1,IS2はトランジスタQ11,Q12の飽和電流をそれぞれ表
わす。 飽和電流IS1とIS2は等しくなるとみなせ、さらにトラ
ンジスタQ11,Q12のベース電流を無視すると（16）式か
ら R2IC2＝RT/q・ln（R3/R1） （17） 従って（15）式に（17）式を代入すると よって、バンドギャップレファレンスの出力電圧VREF
の温度特性は ∂VREF/∂Ｔ＝∂VBE3/∂Ｔ＋（R3/R2）・（k/q）・ln
（R3/R1） （19） また（13）式より Vout＝（１＋R6/R7）（VREF＋ΔＶ） （20） すなわち、電圧安定化回路の出力電圧Voutの温度特性
は ∂Vout/∂Ｔ＝（１＋R6/R7）（∂VREF/∂Ｔ＋∂ΔV/∂
Ｔ ＝（１＋R6/R7）｛∂VBE3/∂Ｔ（R3/R2）（k/q）・ ln（R3/R1）＋（k/q）・ln（mn）｝ ……（21） と求まる。 例えば電池１本で動作する装置であるページャー等で
電圧安定化回路を用いる場合にはトランジスタ駆動する
場合に、トランジスタのベースエミッタ間電圧の温度特
性が−2mV/degと大きいためにこれと同じ温度特性を持
たせたいという要求が多い。 例えばVout＝1.05V,VREF＝0.78V,VBE3＝0.6V ∂VBE3
/∂＝−2mV/degとすると、（R3/R2）ln（R3/R1）（R/
g）・Ｔ＝0.18Vと求まる。 ∴ （R2/R2）ln（R3/R1）（k/q）＝0.6mV/deg となる。 このとき ∂VREF/∂Ｔ＝−1.4mV/deg ここで、mn＝1/e とおくと ΔＶ＝0.026V,2ΔV/∂Ｔ＝−0.086mV） ∴ １＋R6/R7＝1.05V/（0.78V−0.026V） ≒1.3926 ∴ ∂Vout/∂Ｔ＝1.3926（−1.4mV/deg−0.086mV/de
g）＝−2.069mV/deg と求まり、出力電圧に−2mV/degの温度特性を持たせる
ことが出来る。 〔発明の効果〕 以上説明したように本発明は差動増幅回路においてカ
レントミラー回路を負荷に持ち、入力の差動対あるいは
カレントミラー回路を構成するトランジスタ対におい
て、エミッタ面積を異ならせることにより、入力オフセ
ット電圧に一定の温度特性を持たせられる効果がある。
温度補償用に用いる差動増幅回路に関する。 〔従来の技術〕 従来、この種の差動増幅回路は、ペアとなるトランジ
スタ対のエミッタサイズをそれぞれ等しくしていた。 〔発明が解決しようとする問題点〕 上述した従来の差動増幅回路はトランジスタ対を構成
する各トランジスタのエミッタサイズを同一にしている
ので、直流のオフセットは小さく、一定の温度特性を持
った直流のオフセットは持ち得ないという欠点がある。 上述した従来の差動増幅回路に対し、本発明は一定の
温度特性を有する入力オフセット電圧を持ち、しかもそ
の温度特性はエミッタ面積の比だけで決まるという相違
点を有する。 〔問題点を解決するための手段〕 本発明の差動増幅回路は、入力対を構成する２つのト
ランジスタと、負荷としてのカレントミラー回路とを有
し、前記入力対を構成する２つのトランジスタのエミッ
タ面積比を異ならせ、かつ上記カレントミラー回路を構
成する２つのトランジスタのエミッタ面積比を異ならせ
た差動増幅回路において、前記入力対を構成する２つの
トランジスタのうち小さいエミッタ面積のトランジスタ
は、上記カレントミラー回路を構成する２つのトランジ
スタのうち大きいエミッタ面積のトランジスタを負荷と
し、上記入力対を構成する２つのトランジスタのうち大
きいエミッタ面積のトランジスタは、上記カレントミラ
ー回路を構成する２つのトランジスタのうち小さいエミ
ッタ面積のトランジスタを負荷とすることを特徴として
いる。 〔実施例〕 次に、本発明の実施例について図面を参照して説明す
る。 第１図は本発明の一実施例を示す回路図である。 第１図において、Q1,Q2,Q3,Q4はトランジスタであ
り、I0は定電流源である。トランジスタQ1,Q2は入力の
差動対を構成しており、トランジスタQ3,Q4はカレント
ミラー回路を構成し、トランジスタQ1,Q2から成る差動
対の負荷を構成している。今、入力の差動対を構成する
トランジスタQ1,Q2のエミッタ面積をm:1、カレントミラ
ー回路を構成するトランジスタQ3、Q4のエミッタ面積を
1:nとする。 ここで、出力端子Voutに電流が流れないためにはそれ
ぞれのトランジスタの直流増幅率hfeが十分大きいとす
ればそれぞれのトランジスタのコレクタ電流IC1,IC2,I
C3,IC4において以下の関係が成り立つ。 IC1＝IC3 （１） IC2＝IC4 （２） nIC3＝IC4 （３） ∴nIC1＝IC2 （４） ここでオフセット電圧を△Ｖとすると、 ΔＶ＝VIN2−VIN1 （５） また、 ΔＶ＝VBE2−VBE1 （5a） トランジスタQ1,Q2のエミッタ面積は、m:1であるか
ら、逆飽和電流をISとすると、 IS1/m＝IS2 （5b） また、 IS2＝IS （5c） とおけるから、 VBE1＝VTln（IC1/mIS） （5d） VBE2＝VTln（IC2/IS） （5e） したがって、 exp（ΔV/VT）＝mIC2/IC1 （5f） ここで、トランジスタQ1,Q2は定電流源I0で駆動され
るから、 IC1＋IC2＝I0 （5g） （5f）式を（5g）式に代入して、 ただし、 VT＝kT/q （８） ここに k:ボルツマン定数 T:絶対温度 q:単位電子電荷 である。 （４）式に（６），（７）式を代入して 因数分解すると ｛mnexp（ΔV/VT）−mn｝｛mexp（ΔV/VT）＋ｍ｝＝０ exp（ΔV/VT）≧０ より exp（ΔV/VT）＝mn （10） よって ΔＶ＝VTln（mn） （11） と求まる。 ここでVT＝（k/q）Ｔであるからオフセット電圧ΔＶ
は絶対温度Ｔに比例することが分かる。 また、オフセット電圧ΔＶの大きさはエミッタ面積比
の積で決まることがわかる。すなわち本発明において
は、入力の差動対を構成するトランジスタQ1,Q2のエミ
ッタ面積比ｍとカレントミラー回路を構成するトランジ
スタQ3,Q4のエミッタ面積比ｎとの積mnの対数値に比例
した温度特性を実現できる。したがって、比較的小さな
エミッタ面積比ｍと比較的小さなエミッタ面積比ｎであ
っても、比較的大きなエミッタ面積比の積mnが実現で
き、比較的小さなチップ面積で比較的大きな温度特性を
実現できる利点がある。すなわち、２つのエミッタ面積
比ｍとｎが共に１より大きいか、または、共に１より小
さくすることで大きな温度特性を実現できる。このと
き、仮にエミッタ面積比ｍを１より大きく、ｎを１より
小さくした場合、エミッタ面積比の積mnは１に近づくた
め、（11）式から明らかなようにオフセット電圧ΔＶが
０に近づくこととなり、温度測定のためのオフセット電
圧を得ることが不可能となる。 第２図は本発明の他の実施例を示し、第１図の一実施
例のPNPトランジスタとNPNトランジスタを入れかえただ
けであり、他の構成は同様である。 式で k/q＝0.086mV/deg （12） である。 例えばエミッテ面積比m,nをそれぞれ10倍、あるいは1
/10にすればmn＝100のときのオフセット電圧の温度特性
は＋0.4mV/deg程度あるいはmn＝1/100のときには−0.4m
V/deg程度となることがわかる。第３図に本発明の応用
回路例を示す。第３図において、この応用回路例はバン
ドギャップレファレンス回路と組み合わせた電圧安定化
回路である。 今、トランジスタQ11,Q12,Q13:抵抗R1,R2,R3から成る
バンドギャップレファレンス回路の出力電圧をVREFとす
ると電圧安定化回路の出力電圧VOUTはトランジスタQ14,
Q15,Q16,Q17から成る差動増幅器のオフセット電圧をΔ
Ｖとして VREF＋ΔＶ＝VoutR7/（R6＋R7） （13） と表わせる。 ここで、バンドギャップレファレンス回路の出力電圧
VREFはトランジスタQ11のベース・エミッタ間電圧をV
BE1,トランジスタQ12のベース・エミッタ間電圧をVBE2
とすると、 と表わされる。またトランジスタQ12のコレクタ電流IC2
を導入することにより、VREFは次式で表わされる。 VREF＝VBE3＋R3IC2 （15） また VBE1−VBE2＝R2IC2 ＝RT/q・ln｛（IC1/IC2）・（IS1/IS2）｝ （16） ここにIC1はトランジスタQ11のコレクタ電流およびI
S1,IS2はトランジスタQ11,Q12の飽和電流をそれぞれ表
わす。 飽和電流IS1とIS2は等しくなるとみなせ、さらにトラ
ンジスタQ11,Q12のベース電流を無視すると（16）式か
ら R2IC2＝RT/q・ln（R3/R1） （17） 従って（15）式に（17）式を代入すると よって、バンドギャップレファレンスの出力電圧VREF
の温度特性は ∂VREF/∂Ｔ＝∂VBE3/∂Ｔ＋（R3/R2）・（k/q）・ln
（R3/R1） （19） また（13）式より Vout＝（１＋R6/R7）（VREF＋ΔＶ） （20） すなわち、電圧安定化回路の出力電圧Voutの温度特性
は ∂Vout/∂Ｔ＝（１＋R6/R7）（∂VREF/∂Ｔ＋∂ΔV/∂
Ｔ ＝（１＋R6/R7）｛∂VBE3/∂Ｔ（R3/R2）（k/q）・ ln（R3/R1）＋（k/q）・ln（mn）｝ ……（21） と求まる。 例えば電池１本で動作する装置であるページャー等で
電圧安定化回路を用いる場合にはトランジスタ駆動する
場合に、トランジスタのベースエミッタ間電圧の温度特
性が−2mV/degと大きいためにこれと同じ温度特性を持
たせたいという要求が多い。 例えばVout＝1.05V,VREF＝0.78V,VBE3＝0.6V ∂VBE3
/∂＝−2mV/degとすると、（R3/R2）ln（R3/R1）（R/
g）・Ｔ＝0.18Vと求まる。 ∴ （R2/R2）ln（R3/R1）（k/q）＝0.6mV/deg となる。 このとき ∂VREF/∂Ｔ＝−1.4mV/deg ここで、mn＝1/e とおくと ΔＶ＝0.026V,2ΔV/∂Ｔ＝−0.086mV） ∴ １＋R6/R7＝1.05V/（0.78V−0.026V） ≒1.3926 ∴ ∂Vout/∂Ｔ＝1.3926（−1.4mV/deg−0.086mV/de
g）＝−2.069mV/deg と求まり、出力電圧に−2mV/degの温度特性を持たせる
ことが出来る。 〔発明の効果〕 以上説明したように本発明は差動増幅回路においてカ
レントミラー回路を負荷に持ち、入力の差動対あるいは
カレントミラー回路を構成するトランジスタ対におい
て、エミッタ面積を異ならせることにより、入力オフセ
ット電圧に一定の温度特性を持たせられる効果がある。
【図面の簡単な説明】
第１図は本発明の第１の実施例を示す回路図、
第２図は本発明の第２の実施例を示す回路図、第３図は
本発明の応用回路例を示す回路図である。 Q1〜Q4,Q11〜Q19……トランジスタ、R1〜R7……抵抗。
本発明の応用回路例を示す回路図である。 Q1〜Q4,Q11〜Q19……トランジスタ、R1〜R7……抵抗。
Claims (1)
- (57)【特許請求の範囲】 １．入力対を構成する２つのトランジスタと、負荷とし
てのカレントミラー回路とを有し、前記入力対を構成す
る２つのトランジスタのエミッタ面積比を異ならせ、か
つ前記カレントミラー回路を構成する２つのトランジス
タのエミッタ面積比を異ならせた差動増幅回路におい
て、前記入力対を構成する２つのトランジスタのうち小
さいエミッタ面積のトランジスタは、前記カレントミラ
ー回路を構成する２つのトランジスタのうち大きいエミ
ッタ面積のトランジスタを負荷とし、前記入力対を構成
する２つのトランジスタのうち大きいエミッタ面積のト
ランジスタは、前記カレントミラー回路を構成する２つ
のトランジスタのうち小さいエミッタ面積のトランジス
タを負荷とすることを特徴とする差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62234301A JP2666843B2 (ja) | 1987-09-17 | 1987-09-17 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62234301A JP2666843B2 (ja) | 1987-09-17 | 1987-09-17 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6477208A JPS6477208A (en) | 1989-03-23 |
| JP2666843B2 true JP2666843B2 (ja) | 1997-10-22 |
Family
ID=16968850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62234301A Expired - Lifetime JP2666843B2 (ja) | 1987-09-17 | 1987-09-17 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666843B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009145070A (ja) * | 2007-12-11 | 2009-07-02 | Nec Electronics Corp | 温度センサ回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2066929C (en) * | 1991-08-09 | 1996-10-01 | Katsuji Kimura | Temperature sensor circuit and constant-current circuit |
| DE102006010978B4 (de) * | 2006-03-09 | 2015-01-22 | Austriamicrosystems Ag | Oszillatoranordnung und Verfahren zum Betrieb eines Schwingquarzes |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61146005A (ja) * | 1984-12-20 | 1986-07-03 | Sanyo Electric Co Ltd | 差動増幅回路 |
| JPS6292505A (ja) * | 1985-10-17 | 1987-04-28 | Yokogawa Electric Corp | 差動増幅回路 |
-
1987
- 1987-09-17 JP JP62234301A patent/JP2666843B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009145070A (ja) * | 2007-12-11 | 2009-07-02 | Nec Electronics Corp | 温度センサ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6477208A (en) | 1989-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7301389B2 (en) | Curvature-corrected band-gap voltage reference circuit | |
| JP2666843B2 (ja) | 差動増幅回路 | |
| JPS604611B2 (ja) | バイアス電流供給回路 | |
| JPS6222282B2 (ja) | ||
| US4804927A (en) | Current amplifier circuit | |
| JP2748414B2 (ja) | 電圧源回路 | |
| JPH0232644B2 (ja) | ||
| JPS6213844B2 (ja) | ||
| JPS60129818A (ja) | 基準電圧回路 | |
| JPH0330828B2 (ja) | ||
| JP2588164B2 (ja) | 反転増幅器 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JPS62173807A (ja) | 定電流源バイアス回路 | |
| JP3087352B2 (ja) | 非反転増幅器 | |
| JP2001124632A (ja) | 温度センサ回路 | |
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JPS62102612A (ja) | 利得制御回路 | |
| JPH0332094Y2 (ja) | ||
| JPS60238917A (ja) | 定電流回路 | |
| JPH0435775Y2 (ja) | ||
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH0828627B2 (ja) | 増幅回路 | |
| JPH0347010B2 (ja) | ||
| JPH0562374B2 (ja) | ||
| JPH0354427Y2 (ja) |