JP2657722B2 - ロータリーソレノイド駆動装置 - Google Patents
ロータリーソレノイド駆動装置Info
- Publication number
- JP2657722B2 JP2657722B2 JP3217270A JP21727091A JP2657722B2 JP 2657722 B2 JP2657722 B2 JP 2657722B2 JP 3217270 A JP3217270 A JP 3217270A JP 21727091 A JP21727091 A JP 21727091A JP 2657722 B2 JP2657722 B2 JP 2657722B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- command signal
- circuit
- rotary solenoid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F7/00—Magnets
- H01F7/06—Electromagnets; Actuators including electromagnets
- H01F7/08—Electromagnets; Actuators including electromagnets with armatures
- H01F7/18—Circuit arrangements for obtaining desired operating characteristics, e.g. for slow operation, for sequential energisation of windings, for high-speed energisation of windings
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
- H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/661—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals
- H03K17/662—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals each output circuit comprising more than one controlled bipolar transistor
- H03K17/663—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals each output circuit comprising more than one controlled bipolar transistor using complementary bipolar transistors
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Safety Devices In Control Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ロータリーソレノイド
の駆動装置に関する。
の駆動装置に関する。
【０００２】
【従来の技術】例えば自動車のサスペンション調整にお
いて、サスペンションの特性をソフト、ハード等に切換
えるためにロータリーソレノイドが使用されており、か
かるロータリーソレノイドの駆動は、図５に示すような
Ｈブリッジ回路により行われている。
いて、サスペンションの特性をソフト、ハード等に切換
えるためにロータリーソレノイドが使用されており、か
かるロータリーソレノイドの駆動は、図５に示すような
Ｈブリッジ回路により行われている。
【０００３】すなわち、ロータリーソレノイドＲＳの一
端を電源ＶB から第１及び第２のトランジスタＴｒ１，
Ｔｒ２を経て接地する回路の前記第１及び第２のトラン
ジスタＴｒ１，Ｔｒ２間に接続し、ロータリーソレノイ
ドＲＳの他端を電源ＶB から第３及び第４のトランジス
タＴｒ３，Ｔｒ４を経て接地する回路の前記第３及び第
４のトランジスタＴｒ３，Ｔｒ４間に接続し、ＣＰＵ
（図示せず）からの２系統の信号Ａ，Ｂにより、前記第
１〜第４のトランジスタＴｒ１〜Ｔｒ４をＯＮ・ＯＦＦ
制御して、ロータリーソレノイドＲＳの正転、反転及び
保持を制御する。
端を電源ＶB から第１及び第２のトランジスタＴｒ１，
Ｔｒ２を経て接地する回路の前記第１及び第２のトラン
ジスタＴｒ１，Ｔｒ２間に接続し、ロータリーソレノイ
ドＲＳの他端を電源ＶB から第３及び第４のトランジス
タＴｒ３，Ｔｒ４を経て接地する回路の前記第３及び第
４のトランジスタＴｒ３，Ｔｒ４間に接続し、ＣＰＵ
（図示せず）からの２系統の信号Ａ，Ｂにより、前記第
１〜第４のトランジスタＴｒ１〜Ｔｒ４をＯＮ・ＯＦＦ
制御して、ロータリーソレノイドＲＳの正転、反転及び
保持を制御する。
【０００４】この場合、ＣＰＵからは、図６に示すよう
な正転指令信号（ハード切換信号）Ａと反転指令信号
（ソフト切換信号）Ｂとが送られるようになっている。
通常は、正転指令信号Ａ及び反転指令信号Ｂが共にＬレ
ベルであり、正転指令信号ＡがＬレベルであることによ
り、第１のトランジスタＴｒ１がＯＮ、第２のトランジ
スタＴｒ２がＯＦＦとなる。また、反転指令信号ＢがＬ
レベルであることにより、第３のトランジスタＴｒ３が
ＯＮ、第４のトランジスタＴｒ４がＯＦＦとなる。よっ
てこのときは、ロータリーソレノイドＲＳへの通電が遮
断され、ロータリーソレノイドＲＳは保持状態となる。
な正転指令信号（ハード切換信号）Ａと反転指令信号
（ソフト切換信号）Ｂとが送られるようになっている。
通常は、正転指令信号Ａ及び反転指令信号Ｂが共にＬレ
ベルであり、正転指令信号ＡがＬレベルであることによ
り、第１のトランジスタＴｒ１がＯＮ、第２のトランジ
スタＴｒ２がＯＦＦとなる。また、反転指令信号ＢがＬ
レベルであることにより、第３のトランジスタＴｒ３が
ＯＮ、第４のトランジスタＴｒ４がＯＦＦとなる。よっ
てこのときは、ロータリーソレノイドＲＳへの通電が遮
断され、ロータリーソレノイドＲＳは保持状態となる。
【０００５】正転時は、正転指令信号ＡのみＨレベルと
する。すると、第１のトランジスタＴｒ１がＯＦＦ、第
２のトランジスタＴｒ２がＯＮとなる。また、反転指令
信号ＢはＬレベルのままであるので、第３のトランジス
タＴｒ３がＯＮ、第４のトランジスタＴｒ４がＯＦＦと
なっている。よってこのときは、電源ＶB から第３のト
ランジスタＴｒ３、ロータリーソレノイドＲＳ、第２の
トランジスタＴｒ２へ至る矢印Ｆ方向の通電回路が成立
し、ロータリーソレノイドＲＳが正転する。
する。すると、第１のトランジスタＴｒ１がＯＦＦ、第
２のトランジスタＴｒ２がＯＮとなる。また、反転指令
信号ＢはＬレベルのままであるので、第３のトランジス
タＴｒ３がＯＮ、第４のトランジスタＴｒ４がＯＦＦと
なっている。よってこのときは、電源ＶB から第３のト
ランジスタＴｒ３、ロータリーソレノイドＲＳ、第２の
トランジスタＴｒ２へ至る矢印Ｆ方向の通電回路が成立
し、ロータリーソレノイドＲＳが正転する。
【０００６】反転時は、反転指令信号ＢのみＨレベルと
する。すると、第３のトランジスタＴｒ３がＯＦＦ、第
４のトランジスタＴｒ４がＯＮとなる。また、正転指令
信号ＡはＬレベルのままであるので、第１のトランジス
タＴｒ１がＯＮ、第２のトランジスタＴｒ２がＯＦＦと
なっている。よってこのときは、電源ＶB から第１のト
ランジスタＴｒ１、ロータリーソレノイドＲＳ、第４の
トランジスタＴｒ４へ至る矢印Ｒ方向の通電回路が成立
し、ロータリーソレノイドＲＳが反転する。
する。すると、第３のトランジスタＴｒ３がＯＦＦ、第
４のトランジスタＴｒ４がＯＮとなる。また、正転指令
信号ＡはＬレベルのままであるので、第１のトランジス
タＴｒ１がＯＮ、第２のトランジスタＴｒ２がＯＦＦと
なっている。よってこのときは、電源ＶB から第１のト
ランジスタＴｒ１、ロータリーソレノイドＲＳ、第４の
トランジスタＴｒ４へ至る矢印Ｒ方向の通電回路が成立
し、ロータリーソレノイドＲＳが反転する。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のロータリーソレノイド駆動装置にあっては、
正転指令信号Ａの立上がり又は立下がり時に、回路の応
答遅れにより、第１のトランジスタＴｒ１と第２のトラ
ンジスタＴｒ２とが一瞬ではあるが共にＯＮとなるショ
ート状態が存在し、最悪の場合、トランジスタの焼損等
の不具合を生じる可能性があった。
うな従来のロータリーソレノイド駆動装置にあっては、
正転指令信号Ａの立上がり又は立下がり時に、回路の応
答遅れにより、第１のトランジスタＴｒ１と第２のトラ
ンジスタＴｒ２とが一瞬ではあるが共にＯＮとなるショ
ート状態が存在し、最悪の場合、トランジスタの焼損等
の不具合を生じる可能性があった。
【０００８】また、反転指令信号Ｂの立上がり又は立下
がり時は、第３のトランジスタＴｒ３と第４のトランジ
スタＴｒ４とについて同様の不具合を生じる可能性があ
った。本発明は、このような不具合を生じることのない
ロータリーソレノイド駆動装置を提供することを目的と
する。
がり時は、第３のトランジスタＴｒ３と第４のトランジ
スタＴｒ４とについて同様の不具合を生じる可能性があ
った。本発明は、このような不具合を生じることのない
ロータリーソレノイド駆動装置を提供することを目的と
する。
【０００９】
【課題を解決するための手段】このため、本発明は、ロ
ータリーソレノイドの一端を電源から第１及び第２のト
ランジスタを経て接地する回路の前記第１及び第２のト
ランジスタ間に接続し、ロータリーソレノイドの他端を
電源から第３及び第４のトランジスタを経て接地する回
路の前記第３及び第４のトランジスタ間に接続し、ＣＰ
Ｕからの２系統の信号により、前記第１〜第４のトラン
ジスタをＯＮ・ＯＦＦ制御して、ロータリーソレノイド
の正転、反転及び保持を制御するロータリーソレノイド
駆動装置において、ＣＰＵからの２系統の信号を、回転
方向として正転・反転のいずれかを指令する第１の指令
信号と、回転・保持のいずれかを指令する第２の指令信
号とする一方、これら第１及び第２の指令信号の組合わ
せに応じ、少なくとも第２の指令信号が保持のときに第
１〜第４のトランジスタを全てＯＦＦにし、第２の指令
信号が回転のときで第１の指令信号が正転のときに第２
及び第３のトランジスタをＯＮにし、第２の指令信号が
回転のときで第１の指令信号が反転のときに第１及び第
４のトランジスタをＯＮにする論理回路を設ける構成と
したものである。
ータリーソレノイドの一端を電源から第１及び第２のト
ランジスタを経て接地する回路の前記第１及び第２のト
ランジスタ間に接続し、ロータリーソレノイドの他端を
電源から第３及び第４のトランジスタを経て接地する回
路の前記第３及び第４のトランジスタ間に接続し、ＣＰ
Ｕからの２系統の信号により、前記第１〜第４のトラン
ジスタをＯＮ・ＯＦＦ制御して、ロータリーソレノイド
の正転、反転及び保持を制御するロータリーソレノイド
駆動装置において、ＣＰＵからの２系統の信号を、回転
方向として正転・反転のいずれかを指令する第１の指令
信号と、回転・保持のいずれかを指令する第２の指令信
号とする一方、これら第１及び第２の指令信号の組合わ
せに応じ、少なくとも第２の指令信号が保持のときに第
１〜第４のトランジスタを全てＯＦＦにし、第２の指令
信号が回転のときで第１の指令信号が正転のときに第２
及び第３のトランジスタをＯＮにし、第２の指令信号が
回転のときで第１の指令信号が反転のときに第１及び第
４のトランジスタをＯＮにする論理回路を設ける構成と
したものである。
【００１０】そして、更に、この論理回路の出力側に、
ＣＰＵの暴走監視回路からのリセット信号を受けて、論
理出力を第１〜第４のトランジスタを全てＯＦＦとする
状態に固定する論理固定手段を設ける構成としたもので
ある。
ＣＰＵの暴走監視回路からのリセット信号を受けて、論
理出力を第１〜第４のトランジスタを全てＯＦＦとする
状態に固定する論理固定手段を設ける構成としたもので
ある。
【００１１】
【作用】上記の構成においては、保持状態においては全
てのトランジスタがＯＦＦ状態にあるので、正転時又は
反転時において一部のトランジスタをＯＮにしても、第
１のトランジスタと第２のトランジスタ、又は、第３の
トランジスタと第４のトランジスタが瞬間的に共にＯＮ
になることはなく、ショート状態になることを回避でき
る。
てのトランジスタがＯＦＦ状態にあるので、正転時又は
反転時において一部のトランジスタをＯＮにしても、第
１のトランジスタと第２のトランジスタ、又は、第３の
トランジスタと第４のトランジスタが瞬間的に共にＯＮ
になることはなく、ショート状態になることを回避でき
る。
【００１２】また、ＣＰＵの暴走監視回路からのリセッ
ト信号で論理回路の出力を第１〜第４のトランジスタを
全てＯＦＦとする安全側に固定するようにすれば、ＣＰ
Ｕが故障等してもショート状態になることを回避でき
る。
ト信号で論理回路の出力を第１〜第４のトランジスタを
全てＯＦＦとする安全側に固定するようにすれば、ＣＰ
Ｕが故障等してもショート状態になることを回避でき
る。
【００１３】
【実施例】以下に本発明の実施例を説明する。図１は第
１の実施例を示している。ロータリーソレノイドＲＳの
一端を電源ＶB から第１及び第２のトランジスタＴｒ
１，Ｔｒ２を経て接地する回路の前記第１及び第２のト
ランジスタＴｒ１，Ｔｒ２間に接続し、ロータリーソレ
ノイドＲＳの他端を電源ＶBから第３及び第４のトラン
ジスタＴｒ３，Ｔｒ４を経て接地する回路の前記第３及
び第４のトランジスタＴｒ３，Ｔｒ４間に接続してある
点は、従来と同様である。
１の実施例を示している。ロータリーソレノイドＲＳの
一端を電源ＶB から第１及び第２のトランジスタＴｒ
１，Ｔｒ２を経て接地する回路の前記第１及び第２のト
ランジスタＴｒ１，Ｔｒ２間に接続し、ロータリーソレ
ノイドＲＳの他端を電源ＶBから第３及び第４のトラン
ジスタＴｒ３，Ｔｒ４を経て接地する回路の前記第３及
び第４のトランジスタＴｒ３，Ｔｒ４間に接続してある
点は、従来と同様である。
【００１４】ここで、ＣＰＵ10からの２系統の信号Ａ，
Ｂにより、前記第１〜第４のトランジスタＴｒ１〜Ｔｒ
４をＯＮ・ＯＦＦ制御して、ロータリーソレノイドＲＳ
の正転、反転及び保持を制御するが、ＣＰＵ10からの２
系統の信号を、図２に示すように、回転方向として正転
・反転のいずれかを指令する第１の指令信号（正転・反
転信号）Ａと、回転・保持のいずれかを指令する第２の
指令信号（回転・保持信号）Ｂとする。
Ｂにより、前記第１〜第４のトランジスタＴｒ１〜Ｔｒ
４をＯＮ・ＯＦＦ制御して、ロータリーソレノイドＲＳ
の正転、反転及び保持を制御するが、ＣＰＵ10からの２
系統の信号を、図２に示すように、回転方向として正転
・反転のいずれかを指令する第１の指令信号（正転・反
転信号）Ａと、回転・保持のいずれかを指令する第２の
指令信号（回転・保持信号）Ｂとする。
【００１５】そして、これら第１及び第２の指令信号
Ａ，Ｂの組合わせに応じ、少なくとも第２の指令信号Ｂ
が保持（Ｌレベル）のときに第１〜第４のトランジスタ
Ｔｒ１〜Ｔｒ４を全てＯＦＦにし、第２の指令信号Ｂが
回転（Ｈレベル）のときで第１の指令信号Ａが正転（Ｈ
レベル）のときに第２及び第３のトランジスタＴｒ２，
Ｔｒ３をＯＮにし、第２の指令信号Ｂが回転（Ｈレベ
ル）のときで第１の指令信号Ｂが反転（Ｌレベル）のと
きに第１及び第４のトランジスタＴｒ１，Ｔｒ４をＯＮ
にする論理回路20を設けてある。
Ａ，Ｂの組合わせに応じ、少なくとも第２の指令信号Ｂ
が保持（Ｌレベル）のときに第１〜第４のトランジスタ
Ｔｒ１〜Ｔｒ４を全てＯＦＦにし、第２の指令信号Ｂが
回転（Ｈレベル）のときで第１の指令信号Ａが正転（Ｈ
レベル）のときに第２及び第３のトランジスタＴｒ２，
Ｔｒ３をＯＮにし、第２の指令信号Ｂが回転（Ｈレベ
ル）のときで第１の指令信号Ｂが反転（Ｌレベル）のと
きに第１及び第４のトランジスタＴｒ１，Ｔｒ４をＯＮ
にする論理回路20を設けてある。
【００１６】この論理回路20は、図示のごとく、１つの
ＮＯＴ回路と、２つのＮＡＮＤ回路と、２つのＡＮＤ回
路とから構成されている。次に作用を説明する。第２の
指令信号Ｂが保持を表すＬレベルの場合、第１の指令信
号Ａが正転・反転を表すＨレベル・Ｌレベルのいずれで
あるとにかかわらず、図で上から、ＮＡＮＤ回路の出力
がＨレベル、ＮＡＮＤ回路の出力がＨレベル、ＡＮＤ回
路の出力がＬレベル、ＡＮＤ回路の出力がＬレベルとな
る。よって、図で上から、第３のトランジスタＴｒ３、
第１のトランジスタＴｒ１、第４のトランジスタＴｒ
４、第２のトランジスタＴｒ２がいずれもＯＦＦとな
る。
ＮＯＴ回路と、２つのＮＡＮＤ回路と、２つのＡＮＤ回
路とから構成されている。次に作用を説明する。第２の
指令信号Ｂが保持を表すＬレベルの場合、第１の指令信
号Ａが正転・反転を表すＨレベル・Ｌレベルのいずれで
あるとにかかわらず、図で上から、ＮＡＮＤ回路の出力
がＨレベル、ＮＡＮＤ回路の出力がＨレベル、ＡＮＤ回
路の出力がＬレベル、ＡＮＤ回路の出力がＬレベルとな
る。よって、図で上から、第３のトランジスタＴｒ３、
第１のトランジスタＴｒ１、第４のトランジスタＴｒ
４、第２のトランジスタＴｒ２がいずれもＯＦＦとな
る。
【００１７】よってこのときは、ロータリーソレノイド
ＲＳへの通電が遮断され、ロータリーソレノイドＲＳは
保持状態となる。正転時は、予め第１の指令信号Ａを正
転を表すＨレベルにした状態で、第２の指令信号Ｂを回
転を表すＨレベルにする。すると、図で上から、ＮＡＮ
Ｄ回路の出力がＬレベル、ＮＡＮＤ回路の出力がＨレベ
ル、ＡＮＤ回路の出力がＬレベル、ＡＮＤ回路の出力が
Ｈレベルとなる。よって、図で上から、第３のトランジ
スタＴｒ３がＯＮ、第１のトランジスタＴｒ１がＯＦ
Ｆ、第４のトランジスタＴｒ４がＯＦＦ、第２のトラン
ジスタＴｒ２がＯＮとなる。
ＲＳへの通電が遮断され、ロータリーソレノイドＲＳは
保持状態となる。正転時は、予め第１の指令信号Ａを正
転を表すＨレベルにした状態で、第２の指令信号Ｂを回
転を表すＨレベルにする。すると、図で上から、ＮＡＮ
Ｄ回路の出力がＬレベル、ＮＡＮＤ回路の出力がＨレベ
ル、ＡＮＤ回路の出力がＬレベル、ＡＮＤ回路の出力が
Ｈレベルとなる。よって、図で上から、第３のトランジ
スタＴｒ３がＯＮ、第１のトランジスタＴｒ１がＯＦ
Ｆ、第４のトランジスタＴｒ４がＯＦＦ、第２のトラン
ジスタＴｒ２がＯＮとなる。
【００１８】よってこのときは、電源ＶB から第３のト
ランジスタＴｒ３、ロータリーソレノイドＲＳ、第２の
トランジスタＴｒ２へ至る矢印Ｆ方向の通電回路が成立
し、ロータリーソレノイドＲＳが正転する。反転時は、
予め第１の指令信号Ａを反転を表すＬレベルにした状態
で、第２の指令信号Ｂを回転を表すＨレベルにする。す
ると、図で上から、ＮＡＮＤ回路の出力がＨレベル、Ｎ
ＡＮＤ回路の出力がＬレベル、ＡＮＤ回路の出力がＨレ
ベル、ＡＮＤ回路の出力がＬレベルとなる。よって、図
で上から、第３のトランジスタＴｒ３がＯＦＦ、第１の
トランジスタＴｒ１がＯＮ、第４のトランジスタＴｒ４
がＯＮ、第２のトランジスタＴｒ２がＯＦＦとなる。
ランジスタＴｒ３、ロータリーソレノイドＲＳ、第２の
トランジスタＴｒ２へ至る矢印Ｆ方向の通電回路が成立
し、ロータリーソレノイドＲＳが正転する。反転時は、
予め第１の指令信号Ａを反転を表すＬレベルにした状態
で、第２の指令信号Ｂを回転を表すＨレベルにする。す
ると、図で上から、ＮＡＮＤ回路の出力がＨレベル、Ｎ
ＡＮＤ回路の出力がＬレベル、ＡＮＤ回路の出力がＨレ
ベル、ＡＮＤ回路の出力がＬレベルとなる。よって、図
で上から、第３のトランジスタＴｒ３がＯＦＦ、第１の
トランジスタＴｒ１がＯＮ、第４のトランジスタＴｒ４
がＯＮ、第２のトランジスタＴｒ２がＯＦＦとなる。
【００１９】よってこのときは、電源ＶB から第１のト
ランジスタＴｒ１、ロータリーソレノイドＲＳ、第４の
トランジスタＴｒ４へ至る矢印Ｒ方向の通電回路が成立
し、ロータリーソレノイドＲＳが反転する。このように
すれば、保持状態では全てのトランジスタがＯＦＦで、
正転又は反転させる時しかトランジスタに通電しないた
め、第１のトランジスタＴｒ１と第２のトランジスタＴ
ｒ２、又は、第３のトランジスタＴｒ３と第４のトラン
ジスタＴｒ４が共にＯＮになることがなくなる。
ランジスタＴｒ１、ロータリーソレノイドＲＳ、第４の
トランジスタＴｒ４へ至る矢印Ｒ方向の通電回路が成立
し、ロータリーソレノイドＲＳが反転する。このように
すれば、保持状態では全てのトランジスタがＯＦＦで、
正転又は反転させる時しかトランジスタに通電しないた
め、第１のトランジスタＴｒ１と第２のトランジスタＴ
ｒ２、又は、第３のトランジスタＴｒ３と第４のトラン
ジスタＴｒ４が共にＯＮになることがなくなる。
【００２０】図３には第２の実施例を示す。この実施例
は、論理回路20の出力側に、ＣＰＵ10の暴走監視回路30
からの信号Ｃを受けて、Ｌレベルのリセット信号の出力
時に論理出力を第１〜第４のトランジスタＴｒ１〜Ｔｒ
４を全てＯＦＦとする状態に固定する論理固定手段とし
て、トライステートバッファ回路40を介在させたもので
ある。但し、図１に対し論理回路中のＮＡＮＤ回路とＡ
ＮＤ回路とを逆にしてある。
は、論理回路20の出力側に、ＣＰＵ10の暴走監視回路30
からの信号Ｃを受けて、Ｌレベルのリセット信号の出力
時に論理出力を第１〜第４のトランジスタＴｒ１〜Ｔｒ
４を全てＯＦＦとする状態に固定する論理固定手段とし
て、トライステートバッファ回路40を介在させたもので
ある。但し、図１に対し論理回路中のＮＡＮＤ回路とＡ
ＮＤ回路とを逆にしてある。
【００２１】尚、暴走監視回路30は、ＣＰＵ10のプログ
ラム・ラン（Ｐ−ＲＵＮ）信号を監視していてその異常
時にＬレベルのリセット信号を出力するものである。こ
れにより、ＣＰＵ10の正常時は、第１の指令信号Ａと第
２の指令信号Ｂとにより定まる前述の論理出力をそのま
ま第１〜第４のトランジスタＴｒ１〜ＴＲ４に対し出力
するが、ＣＰＵ10の異常時は暴走監視回路30からＬレベ
ルのリセット信号が出力されることにより、トライステ
ートバッファ回路40の出力をハイ・インピーダンス状態
に固定する。その結果、各トランジスタＴｒ１〜ＴＲ４
のプルアップ・プルダウン抵抗により論理固定し、全て
のトランジスタＴｒ１〜ＴＲ４をＯＦＦにして、ロータ
リーソレノイドＲＳへの通電を遮断し、保持状態を維持
する（図６参照）。
ラム・ラン（Ｐ−ＲＵＮ）信号を監視していてその異常
時にＬレベルのリセット信号を出力するものである。こ
れにより、ＣＰＵ10の正常時は、第１の指令信号Ａと第
２の指令信号Ｂとにより定まる前述の論理出力をそのま
ま第１〜第４のトランジスタＴｒ１〜ＴＲ４に対し出力
するが、ＣＰＵ10の異常時は暴走監視回路30からＬレベ
ルのリセット信号が出力されることにより、トライステ
ートバッファ回路40の出力をハイ・インピーダンス状態
に固定する。その結果、各トランジスタＴｒ１〜ＴＲ４
のプルアップ・プルダウン抵抗により論理固定し、全て
のトランジスタＴｒ１〜ＴＲ４をＯＦＦにして、ロータ
リーソレノイドＲＳへの通電を遮断し、保持状態を維持
する（図６参照）。
【００２２】よって、ＣＰＵ10の異常時においてもロー
タリーソレノイドＲＳへの通電を遮断することが可能に
なり、信頼性、安全性が向上する。
タリーソレノイドＲＳへの通電を遮断することが可能に
なり、信頼性、安全性が向上する。
【００２３】
【発明の効果】以上説明したように本発明によれば、正
転又は反転させる時のみトランジスタに通電するため、
Ｈブリッジ回路の片側の２つのトランジスタの同時ＯＮ
という事態を皆無にでき、トランジスタの焼損等の不具
合を未然に防ぐことができ、信頼性が向上する。
転又は反転させる時のみトランジスタに通電するため、
Ｈブリッジ回路の片側の２つのトランジスタの同時ＯＮ
という事態を皆無にでき、トランジスタの焼損等の不具
合を未然に防ぐことができ、信頼性が向上する。
【００２４】また、ＣＰＵの異常時においてもロータリ
ーソレノイドへの通電を遮断することが可能になり、信
頼性、安全性がさらに向上する。
ーソレノイドへの通電を遮断することが可能になり、信
頼性、安全性がさらに向上する。
【図１】 本発明の第１の実施例を示す回路図
【図２】 第１の実施例における指令信号のタイミング
チャート
チャート
【図３】 第２の実施例を示す回路図
【図４】 第２の実施例における指令信号のタイミング
チャート
チャート
【図５】 従来例を示す回路図
【図６】 従来例における指令信号のタイミングチャー
ト
ト
ＲＳ ロータリーソレノイド Ｔｒ１〜Ｔｒ４ 第１〜第４のトランジスタ 10 ＣＰＵ 20 論理回路 30 暴走監視回路 40 トライステートバッファ回路
Claims (1)
- 【請求項１】ロータリーソレノイドの一端を電源から第
１及び第２のトランジスタを経て接地する回路の前記第
１及び第２のトランジスタ間に接続し、ロータリーソレ
ノイドの他端を電源から第３及び第４のトランジスタを
経て接地する回路の前記第３及び第４のトランジスタ間
に接続し、ＣＰＵからの２系統の信号により、前記第１
〜第４のトランジスタをＯＮ・ＯＦＦ制御して、ロータ
リーソレノイドの正転、反転及び保持を制御するロータ
リーソレノイド駆動装置において、 ＣＰＵからの２系統の信号を、回転方向として正転・反
転のいずれかを指令する第１の指令信号と、回転・保持
のいずれかを指令する第２の指令信号とする一方、 これら第１及び第２の指令信号の組合わせに応じ、少な
くとも第２の指令信号が保持のときに第１〜第４のトラ
ンジスタを全てＯＦＦにし、第２の指令信号が回転のと
きで第１の指令信号が正転のときに第２及び第３のトラ
ンジスタをＯＮにし、第２の指令信号が回転のときで第
１の指令信号が反転のときに第１及び第４のトランジス
タをＯＮにする論理回路を設け、 更に、この論理回路の出力側に、ＣＰＵの暴走監視回路
からのリセット信号を受けて、論理出力を第１〜第４の
トランジスタを全てＯＦＦとする状態に固定する論理固
定手段を設けた ことを特徴とするロータリーソレノイド
駆動装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3217270A JP2657722B2 (ja) | 1991-08-28 | 1991-08-28 | ロータリーソレノイド駆動装置 |
| US08/039,402 US5428497A (en) | 1991-08-28 | 1992-08-28 | Device for driving rotary solenoid |
| PCT/JP1992/001104 WO1993005524A1 (en) | 1991-08-28 | 1992-08-28 | Rotary solenoid driver |
| DE4292928T DE4292928T1 (de) | 1991-08-28 | 1992-08-28 | Gerät zum Treiben eines Drehsolinoides |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3217270A JP2657722B2 (ja) | 1991-08-28 | 1991-08-28 | ロータリーソレノイド駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555031A JPH0555031A (ja) | 1993-03-05 |
| JP2657722B2 true JP2657722B2 (ja) | 1997-09-24 |
Family
ID=16701511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3217270A Expired - Lifetime JP2657722B2 (ja) | 1991-08-28 | 1991-08-28 | ロータリーソレノイド駆動装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5428497A (ja) |
| JP (1) | JP2657722B2 (ja) |
| DE (1) | DE4292928T1 (ja) |
| WO (1) | WO1993005524A1 (ja) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1114015A (en) * | 1977-11-21 | 1981-12-08 | Westinghouse Canada Limited | Apparatus for protecting power transistors in an h configuration power amplifier |
| JPS5942007U (ja) * | 1982-09-13 | 1984-03-17 | アルプス電気株式会社 | 双方向マグネツト駆動装置 |
| JPS6025113U (ja) * | 1983-07-27 | 1985-02-20 | 横河電機株式会社 | ソレノイド駆動回路 |
| JPS626663A (ja) * | 1985-07-01 | 1987-01-13 | Hiroyuki Yoshimi | 牛テ−ルを用いたラ−メンス−プの製造方法 |
| JPS6223060A (ja) * | 1985-07-24 | 1987-01-31 | Seikosha Co Ltd | 電子写真記録用感光体カ−トリツジ |
| JPH0796387B2 (ja) * | 1986-03-31 | 1995-10-18 | 本田技研工業株式会社 | 電動式パワーステアリング装置 |
| IT1215501B (it) * | 1987-05-18 | 1990-02-14 | Sgs Microelettronica Spa | Circuito a ponte a transistori moscon ricircolo veloce di corrente abassa diddipazione. |
| JPH02202394A (ja) * | 1989-01-27 | 1990-08-10 | Jidosha Denki Kogyo Co Ltd | モータ駆動装置 |
| US4924158A (en) * | 1989-04-03 | 1990-05-08 | General Motors Corporation | Motor driver protection circuit |
| JPH06266632A (ja) * | 1993-03-12 | 1994-09-22 | Toshiba Corp | 電子会議システムの情報処理方法及び同装置 |
-
1991
- 1991-08-28 JP JP3217270A patent/JP2657722B2/ja not_active Expired - Lifetime
-
1992
- 1992-08-28 WO PCT/JP1992/001104 patent/WO1993005524A1/ja active Application Filing
- 1992-08-28 DE DE4292928T patent/DE4292928T1/de not_active Ceased
- 1992-08-28 US US08/039,402 patent/US5428497A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE4292928T1 (de) | 1993-10-07 |
| US5428497A (en) | 1995-06-27 |
| JPH0555031A (ja) | 1993-03-05 |
| WO1993005524A1 (en) | 1993-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3003556B2 (ja) | フェイルセーフ装置 | |
| JP2657722B2 (ja) | ロータリーソレノイド駆動装置 | |
| JPS6253365B2 (ja) | ||
| JPH0798311B2 (ja) | ねじ締め装置 | |
| JP2639247B2 (ja) | ワイパー制御装置 | |
| JP3245720B2 (ja) | 直流モータの制御回路 | |
| JP3365808B2 (ja) | モータ駆動制御回路、モータ駆動制御回路を備えた装置、及びモータ駆動制御方法 | |
| KR0151239B1 (ko) | 모터구동제어장치 | |
| JPS6110211Y2 (ja) | ||
| JPH08322288A (ja) | モータ駆動回路 | |
| JPH05236763A (ja) | パルス駆動回路 | |
| JPS6412198B2 (ja) | ||
| JP3358089B2 (ja) | 光電スイッチ | |
| JPH0453155Y2 (ja) | ||
| JP3440312B2 (ja) | 高速パルス出力回路 | |
| JP2810568B2 (ja) | モータの誤動作防止回路 | |
| JPH0429527Y2 (ja) | ||
| JPH0557916B2 (ja) | ||
| JPH0624882Y2 (ja) | フエ−ルセ−フ回路 | |
| KR100242474B1 (ko) | 순간 최대치 전류감소 기능을 갖는 출력 버퍼회로 | |
| KR200142945Y1 (ko) | 스핀들 모터 스핀업 시간 감소장치 | |
| JPH03289381A (ja) | 直流モータ駆動回路 | |
| JP2021145461A (ja) | モータ制御回路およびパワーウィンドウ装置 | |
| JPH05166445A (ja) | キープリレーの制御回路 | |
| JP3186902B2 (ja) | ステッピングモータ駆動装置 |