JP3186902B2 - ステッピングモータ駆動装置 - Google Patents
ステッピングモータ駆動装置Info
- Publication number
- JP3186902B2 JP3186902B2 JP14769993A JP14769993A JP3186902B2 JP 3186902 B2 JP3186902 B2 JP 3186902B2 JP 14769993 A JP14769993 A JP 14769993A JP 14769993 A JP14769993 A JP 14769993A JP 3186902 B2 JP3186902 B2 JP 3186902B2
- Authority
- JP
- Japan
- Prior art keywords
- delay time
- overcurrent
- stepping motor
- detected
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Stepping Motors (AREA)
Description
【０００１】
【産業上の利用分野】本発明はステッピングモータの駆
動装置に係わり、特にスイッチング素子を流れる貫流電
流を適切に抑制することの可能なステッピングモータ駆
動回路に関する。
動装置に係わり、特にスイッチング素子を流れる貫流電
流を適切に抑制することの可能なステッピングモータ駆
動回路に関する。
【０００２】
【従来の技術】ステッピングモータは、 １．回転角度が入力パルス数に比例するため、オープン
ループ制御が可能。 ２．回転速度が入力パルスの周波数に比例するため、広
範囲の回転速度制御が可能。 ３．入力パルスのない時には停止位置が保持されるた
め、ブレーキ、ロック機構が不要。 ４．ブラシ等のしゅう動部がないため、信頼性が高い。 ５．パルスで駆動されるため、マイクロコンピュータ等
のディジタル素子により直接駆動が可能。 等の特徴を有するために、種々の分野で利用されてい
る。
ループ制御が可能。 ２．回転速度が入力パルスの周波数に比例するため、広
範囲の回転速度制御が可能。 ３．入力パルスのない時には停止位置が保持されるた
め、ブレーキ、ロック機構が不要。 ４．ブラシ等のしゅう動部がないため、信頼性が高い。 ５．パルスで駆動されるため、マイクロコンピュータ等
のディジタル素子により直接駆動が可能。 等の特徴を有するために、種々の分野で利用されてい
る。
【０００３】図５は従来のステッピングモータの駆動回
路の一例であって、ステッピングモータ１の１相のコイ
ル１１に流れる電流は４つのＦＥＴ２１、２２、２３お
よび２４で構成されるＨブリッジによって制御される。
４つのＦＥＴ２１、２２、２３および２４のゲートは例
えばマイクロコンピュータを主体とする駆動部３０に接
続されている。
路の一例であって、ステッピングモータ１の１相のコイ
ル１１に流れる電流は４つのＦＥＴ２１、２２、２３お
よび２４で構成されるＨブリッジによって制御される。
４つのＦＥＴ２１、２２、２３および２４のゲートは例
えばマイクロコンピュータを主体とする駆動部３０に接
続されている。
【０００４】駆動部３０からＦＥＴ２１および２４に対
してパルスを出力すればコイル１１内に電流を正方向に
流すことが可能であり、ＦＥＴ２２および２３に対して
パルスを出力すればコイル１１内に電流を逆方向に流す
ことが可能となる。しかしながら電流の流れ方向を反転
する際に例えばＦＥＴ２１および２２が同時にオンとな
るとステッピングモータ駆動電圧バス６０が直接接地さ
れ、ステッピングモータ駆動装置の故障を引き起こすこ
ととなる。
してパルスを出力すればコイル１１内に電流を正方向に
流すことが可能であり、ＦＥＴ２２および２３に対して
パルスを出力すればコイル１１内に電流を逆方向に流す
ことが可能となる。しかしながら電流の流れ方向を反転
する際に例えばＦＥＴ２１および２２が同時にオンとな
るとステッピングモータ駆動電圧バス６０が直接接地さ
れ、ステッピングモータ駆動装置の故障を引き起こすこ
ととなる。
【０００５】上記の問題点を解決するために、ＦＥＴ２
２あるいは２４がオンとなるタイミングをＦＥＴ２１あ
るいは２３をオンとするタイミングより遅らせるため
に、ディスクリート素子で構成されるディレイ回路７１
および７２を設置することが一般的である。
２あるいは２４がオンとなるタイミングをＦＥＴ２１あ
るいは２３をオンとするタイミングより遅らせるため
に、ディスクリート素子で構成されるディレイ回路７１
および７２を設置することが一般的である。
【０００６】
【発明が解決しようとする課題】しかしながら、スイッ
チング素子であるＦＥＴ２１、２２、２３あるいは２４
の特性のバラツキを考慮してディレイ回路７１および７
２のディレイ時間を設定した場合には十分な余裕をもっ
て設定する必要があり、スイッチング速度を速くするこ
とが制限される。
チング素子であるＦＥＴ２１、２２、２３あるいは２４
の特性のバラツキを考慮してディレイ回路７１および７
２のディレイ時間を設定した場合には十分な余裕をもっ
て設定する必要があり、スイッチング速度を速くするこ
とが制限される。
【０００７】本発明は上記問題点に鑑みなされたもので
あって、スイッチング素子を交換した場合にも貫流電流
を防止するのに必要な最短のディレイ時間を設定するこ
との可能なステッピングモータ駆動回路を提供すること
を目的とする。
あって、スイッチング素子を交換した場合にも貫流電流
を防止するのに必要な最短のディレイ時間を設定するこ
との可能なステッピングモータ駆動回路を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】本発明にかかるステッピ
ングモータ駆動装置は、ステッピングモータの１相のコ
イルに供給される電流を制御するためのＨブリッジ回路
と、Ｈブリッジを流れる電流が所定のしきい値電流以上
となったことを検出するためにＨブリッジと電源ブスと
の間に設置される過電流検出手段と、過電流検出手段で
過電流が検出された場合には貫流電流防止のためのディ
レイ時間を所定量づつ増方向に補正し過電流検出手段で
過電流が検出されない場合にはディレイ時間を所定量づ
つ減方向に補正し過電流検出手段で過電流が検出されな
い最短のディレイ時間を制御ディレイ時間として学習す
るディレイ時間学習手段と、を具備する。
ングモータ駆動装置は、ステッピングモータの１相のコ
イルに供給される電流を制御するためのＨブリッジ回路
と、Ｈブリッジを流れる電流が所定のしきい値電流以上
となったことを検出するためにＨブリッジと電源ブスと
の間に設置される過電流検出手段と、過電流検出手段で
過電流が検出された場合には貫流電流防止のためのディ
レイ時間を所定量づつ増方向に補正し過電流検出手段で
過電流が検出されない場合にはディレイ時間を所定量づ
つ減方向に補正し過電流検出手段で過電流が検出されな
い最短のディレイ時間を制御ディレイ時間として学習す
るディレイ時間学習手段と、を具備する。
【０００９】
【作用】本発明にかかるステッピングモータ駆動装置に
あっては、過電流検出手段で過電流が検出された場合に
は、過電流検出手段で過電流が検出されなくなる最短の
ディレイ時間が学習される。
あっては、過電流検出手段で過電流が検出された場合に
は、過電流検出手段で過電流が検出されなくなる最短の
ディレイ時間が学習される。
【００１０】
【実施例】図１は本発明にかかるステッピングモータ駆
動装置の実施例の構成図であって、ステッピングモータ
１０の１相のコイル１１に流れる電流はいわゆるＨブリ
ッジによって制御される。Ｈブリッジは例えばＭＯＳ−
ＦＥＴである４つのスイッチング素子２１、２２、２３
および２４がブリッジ状に接続されて構成されている。
動装置の実施例の構成図であって、ステッピングモータ
１０の１相のコイル１１に流れる電流はいわゆるＨブリ
ッジによって制御される。Ｈブリッジは例えばＭＯＳ−
ＦＥＴである４つのスイッチング素子２１、２２、２３
および２４がブリッジ状に接続されて構成されている。
【００１１】即ちＭＯＳ−ＦＥＴ２１および２３のソー
ス端子は共通に接続され過電流検出回路６１を介して電
源バス６０に接続されている。ＭＯＳ−ＦＥＴ２１およ
び２３のドレンはそれぞれＭＯＳ−ＦＥＴ２２および２
４のソースに接続される。そしてＭＯＳ−ＦＥＴ２２お
よび２４のドレンは共通に接続され、電流検出抵抗５０
を介して接地されている。
ス端子は共通に接続され過電流検出回路６１を介して電
源バス６０に接続されている。ＭＯＳ−ＦＥＴ２１およ
び２３のドレンはそれぞれＭＯＳ−ＦＥＴ２２および２
４のソースに接続される。そしてＭＯＳ−ＦＥＴ２２お
よび２４のドレンは共通に接続され、電流検出抵抗５０
を介して接地されている。
【００１２】さらにＭＯＳ−ＦＥＴ２１のドレンとＭＯ
Ｓ−ＦＥＴ２２のソースとに共通にステッピングモータ
１０のコイル１１の一方が接続され、ＭＯＳ−ＦＥＴ２
３のドレンとＭＯＳ−ＦＥＴ２４のソースとに共通にス
テッピングモータ１０のコイル１１に他方が接続されて
いる。ステッピングモータ１０のコイル１１に流れる電
流は制御部４０によって制御されるが、制御部４０は例
えばマイクロコンピュータシステムとして構成される。
Ｓ−ＦＥＴ２２のソースとに共通にステッピングモータ
１０のコイル１１の一方が接続され、ＭＯＳ−ＦＥＴ２
３のドレンとＭＯＳ−ＦＥＴ２４のソースとに共通にス
テッピングモータ１０のコイル１１に他方が接続されて
いる。ステッピングモータ１０のコイル１１に流れる電
流は制御部４０によって制御されるが、制御部４０は例
えばマイクロコンピュータシステムとして構成される。
【００１３】即ち制御部４０はデータバス４１を中心と
して、ＣＰＵ４２、メモリ４３、ディジタルインターフ
ェイス４４およびアナログインターフェイス４５から構
成される。過電流検出回路６１で過電流が検出されたか
否かの信号はディジタル入力バッファ４６を介して制御
部４０に取り込まれる。
して、ＣＰＵ４２、メモリ４３、ディジタルインターフ
ェイス４４およびアナログインターフェイス４５から構
成される。過電流検出回路６１で過電流が検出されたか
否かの信号はディジタル入力バッファ４６を介して制御
部４０に取り込まれる。
【００１４】ＭＯＳ−ＦＥＴ２１、２２、２３および２
４のゲートはディジタル出力バッファ４７を介してディ
ジタルインターフェイス４４に接続されている。さらに
電流検出抵抗５０の両端に発生する電圧はバッファアン
プ４８を介してアナログインターフェイス４５に供給さ
れる。通常運転時は、ＣＰＵ４２で演算されたＭＯＳ−
ＦＥＴ２２と２４とに対するオンオフ信号およびＭＯＳ
−ＦＥＴ２１と２３に対するデューティ制御信号によ
り、ＭＯＳ−ＦＥＴ２１、２２、２３および２４のゲー
トが制御され、コイル１１を流れる電流の方向が決定さ
れる。
４のゲートはディジタル出力バッファ４７を介してディ
ジタルインターフェイス４４に接続されている。さらに
電流検出抵抗５０の両端に発生する電圧はバッファアン
プ４８を介してアナログインターフェイス４５に供給さ
れる。通常運転時は、ＣＰＵ４２で演算されたＭＯＳ−
ＦＥＴ２２と２４とに対するオンオフ信号およびＭＯＳ
−ＦＥＴ２１と２３に対するデューティ制御信号によ
り、ＭＯＳ−ＦＥＴ２１、２２、２３および２４のゲー
トが制御され、コイル１１を流れる電流の方向が決定さ
れる。
【００１５】例えばＭＯＳ−ＦＥＴ２１および２４に対
してオン信号が供給されると、ステッピングモータ１０
のコイル１１には正方向に電流が流れる。そして電流の
流れ方向を反転するためには、ＭＯＳ−ＦＥＴ２１およ
び２４をオフとしてＭＯＳ−ＦＥＴ２３および２２をオ
ンとする。ここで貫流電流の発生を防止するために、Ｍ
ＯＳ−ＦＥＴ２１および２２あるいはＭＯＳ−ＦＥＴ２
３および２４が同時にオン状態となることを禁止する必
要があり、ディレイ時間を設ける必要がある。
してオン信号が供給されると、ステッピングモータ１０
のコイル１１には正方向に電流が流れる。そして電流の
流れ方向を反転するためには、ＭＯＳ−ＦＥＴ２１およ
び２４をオフとしてＭＯＳ−ＦＥＴ２３および２２をオ
ンとする。ここで貫流電流の発生を防止するために、Ｍ
ＯＳ−ＦＥＴ２１および２２あるいはＭＯＳ−ＦＥＴ２
３および２４が同時にオン状態となることを禁止する必
要があり、ディレイ時間を設ける必要がある。
【００１６】図２はＭＯＳ−ＦＥＴ２１および２２のオ
ンオフ制御タンミング図であって、貫流電流が発生する
ことを防止するためにＭＯＳ−ＦＥＴ２１がオフとなっ
てからディレイ時間Ｔd 後にＭＯＳ−ＦＥＴ２２をオン
とする。図３は制御部４０で実行されるディレイ時間Ｔ
d の学習ルーチンのフローチャートであって、ステップ
３０１で過電流検出回路６１で過電流が検出されたか否
かを判定する。
ンオフ制御タンミング図であって、貫流電流が発生する
ことを防止するためにＭＯＳ−ＦＥＴ２１がオフとなっ
てからディレイ時間Ｔd 後にＭＯＳ−ＦＥＴ２２をオン
とする。図３は制御部４０で実行されるディレイ時間Ｔ
d の学習ルーチンのフローチャートであって、ステップ
３０１で過電流検出回路６１で過電流が検出されたか否
かを判定する。
【００１７】ステップ３０１で否定判定された場合、即
ち過電流検出回路６１で過電流が検出されていない場合
にはステップ３０２に進む。ステップ３０２において前
回学習時に過電流が検出された時に“１”となるフラグ
Ｉが“０”であるか否かを判定し、肯定判定された場
合、即ち前回過電流が検出されていない場合にはステッ
プ３０３に進む。
ち過電流検出回路６１で過電流が検出されていない場合
にはステップ３０２に進む。ステップ３０２において前
回学習時に過電流が検出された時に“１”となるフラグ
Ｉが“０”であるか否かを判定し、肯定判定された場
合、即ち前回過電流が検出されていない場合にはステッ
プ３０３に進む。
【００１８】ステップ３０３において現在メモリ４３に
記憶されているディレイ時間Ｔd が予め定められた下限
ディレイ時間Ｔdmin以上であるか否かを判定し、肯定判
定された場合はステップ３０４に進む。ステップ３０４
においてはディレイ時間Ｔd を所定補正時間ΔＴの１／
２だけ減少させ、ステップ３０５に進む。
記憶されているディレイ時間Ｔd が予め定められた下限
ディレイ時間Ｔdmin以上であるか否かを判定し、肯定判
定された場合はステップ３０４に進む。ステップ３０４
においてはディレイ時間Ｔd を所定補正時間ΔＴの１／
２だけ減少させ、ステップ３０５に進む。
【００１９】ステップ３０５においてはフラグＩを
“０”に設定してこのルーチンを終了する。なおステッ
プ３０２で否定判定された場合には、ディレイ時間Ｔd
の学習は終了したものとしてこのルーチンを終了する。
またステップ３０４で否定判定された場合には、ディレ
イ時間Ｔd は下限ディレイ時間Ｔdminとして制御が実行
される。
“０”に設定してこのルーチンを終了する。なおステッ
プ３０２で否定判定された場合には、ディレイ時間Ｔd
の学習は終了したものとしてこのルーチンを終了する。
またステップ３０４で否定判定された場合には、ディレ
イ時間Ｔd は下限ディレイ時間Ｔdminとして制御が実行
される。
【００２０】ステップ３０１で否定判定された場合、即
ち過電流検出回路６１で過電流が検出されていた場合に
はステップ３０６に進み、現在のディレイ時間Ｔd を所
定補正時時間ΔＴだけ増大してステップ３０７に進む。
ステップ３０７においてはフラグＩが“０”であるか否
かを判定し、肯定判定された場合、即ち前回の学習時に
過電流が検出されていない場合は学習は終了したものと
して直接このルーチンを終了する。
ち過電流検出回路６１で過電流が検出されていた場合に
はステップ３０６に進み、現在のディレイ時間Ｔd を所
定補正時時間ΔＴだけ増大してステップ３０７に進む。
ステップ３０７においてはフラグＩが“０”であるか否
かを判定し、肯定判定された場合、即ち前回の学習時に
過電流が検出されていない場合は学習は終了したものと
して直接このルーチンを終了する。
【００２１】ステップ３０７で否定判定された場合に
は、さらに学習を継続するためにステップ３０８に進み
フラグＩを“１に設定してこのルーチンを終了する。図
４はディレイ時間の学習の説明図であって、横軸に学習
回数を、縦軸にディレイ時間Ｔd をとる。即ち学習前の
ディレイ時間をＴd （０）とし、第１回目の学習で過電
流が検出された場合はディレイ時間はΔＴ増加してＴd
（１）となり、第２回目の学習でも過電流が検出された
場合はディレイ時間はさらにΔＴ増加してＴd （２）と
なる。
は、さらに学習を継続するためにステップ３０８に進み
フラグＩを“１に設定してこのルーチンを終了する。図
４はディレイ時間の学習の説明図であって、横軸に学習
回数を、縦軸にディレイ時間Ｔd をとる。即ち学習前の
ディレイ時間をＴd （０）とし、第１回目の学習で過電
流が検出された場合はディレイ時間はΔＴ増加してＴd
（１）となり、第２回目の学習でも過電流が検出された
場合はディレイ時間はさらにΔＴ増加してＴd （２）と
なる。
【００２２】ここで過電流が検出されなくなると、学習
は終了したものとして以後ディレイ時間Ｔd はＴ
d （２）として制御が行われる。次に第１回目の学習で
過電流が検出されない場合はディレイ時間はΔＴ／２減
少してＴd （−１）となり、第２回目の学習でも過電流
が検出されない場合はディレイ時間はさらにΔＴ／２減
少してＴd （−２）となる。
は終了したものとして以後ディレイ時間Ｔd はＴ
d （２）として制御が行われる。次に第１回目の学習で
過電流が検出されない場合はディレイ時間はΔＴ／２減
少してＴd （−１）となり、第２回目の学習でも過電流
が検出されない場合はディレイ時間はさらにΔＴ／２減
少してＴd （−２）となる。
【００２３】さらに第３回目の学習でも過電流が検出さ
れない場合はディレイ時間はさらにΔＴ／２減少してＴ
d （−３）となるが、ここで最短ディレイ時間Ｔdminに
到達すれば以後の制御は下限ディレイ時間Ｔdminをディ
レイ時間Ｔd として制御が行われる。なお第３回目の学
習で過電流が検出された場合には、ディレイ時間はΔＴ
増加してＴd （−３）’となり、以後Ｔd （−３）’を
ディレイ時間Ｔd として制御が行われる。
れない場合はディレイ時間はさらにΔＴ／２減少してＴ
d （−３）となるが、ここで最短ディレイ時間Ｔdminに
到達すれば以後の制御は下限ディレイ時間Ｔdminをディ
レイ時間Ｔd として制御が行われる。なお第３回目の学
習で過電流が検出された場合には、ディレイ時間はΔＴ
増加してＴd （−３）’となり、以後Ｔd （−３）’を
ディレイ時間Ｔd として制御が行われる。
【００２４】
【発明の効果】以上説明したように本発明にかかるステ
ッピングモータ駆動装置によれば、例えばＭＯＳ−ＦＥ
Ｔであるスイッチング素子を交換した場合にも貫流電流
を防止するために必要な最短のディレイ時間が学習さ
れ、動作の高速性を確保することが可能であるばかりで
なく貫流電流の発生を確実に防止することが可能とな
る。
ッピングモータ駆動装置によれば、例えばＭＯＳ−ＦＥ
Ｔであるスイッチング素子を交換した場合にも貫流電流
を防止するために必要な最短のディレイ時間が学習さ
れ、動作の高速性を確保することが可能であるばかりで
なく貫流電流の発生を確実に防止することが可能とな
る。
【００２５】さらに本発明によればディスクリート素子
で構成されるディレイ回路を設置することも不必要とな
りステッピングモータ駆動装置を簡素化することも可能
となる。
で構成されるディレイ回路を設置することも不必要とな
りステッピングモータ駆動装置を簡素化することも可能
となる。
【図１】図１は実施例の構成図である。
【図２】図２はオンオフ制御タイミング図である。
【図３】図３はディレイ時間Ｔd の学習ルーチンのフロ
ーチャートである。
ーチャートである。
【図４】図４はディレイ時間Ｔd の学習の説明図であ
る。
る。
【図５】図５は従来のステッピングモータの駆動回路の
一例である。
一例である。
１０…ステッピングモータ １１…コイル ２１、２２、２３、２４…ＭＯＳ−ＦＥＴ ４０…制御部 ６０…電源バス ６１…過電流検出回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02P 8/00
Claims (1)
- 【請求項１】 ステッピングモータの１相のコイルに供
給される電流を制御するためのＨブリッジ回路と、 該Ｈブリッジを流れる電流が所定のしきい値電流以上と
なったことを検出するために、該Ｈブリッジと電源ブス
との間に設置される過電流検出手段と、 該過電流検出手段で過電流が検出された場合には貫流電
流防止のためのディレイ時間を所定量づつ増方向に補正
し、該過電流検出手段で過電流が検出されない場合には
ディレイ時間を所定量づつ減方向に補正し、該過電流検
出手段で過電流が検出されない最短のディレイ時間を制
御ディレイ時間として学習するディレイ時間学習手段
と、を具備するステッピングモータ駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14769993A JP3186902B2 (ja) | 1993-06-18 | 1993-06-18 | ステッピングモータ駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14769993A JP3186902B2 (ja) | 1993-06-18 | 1993-06-18 | ステッピングモータ駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0723596A JPH0723596A (ja) | 1995-01-24 |
| JP3186902B2 true JP3186902B2 (ja) | 2001-07-11 |
Family
ID=15436261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14769993A Expired - Fee Related JP3186902B2 (ja) | 1993-06-18 | 1993-06-18 | ステッピングモータ駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3186902B2 (ja) |
-
1993
- 1993-06-18 JP JP14769993A patent/JP3186902B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0723596A (ja) | 1995-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0426391A (ja) | ブラシレスモータ制御装置 | |
| JPH07163177A (ja) | モータ制御装置とモータ制御方法 | |
| JP3186902B2 (ja) | ステッピングモータ駆動装置 | |
| US4629951A (en) | Control system for reversing the rotation of a field wound motor | |
| US5825145A (en) | Quiet commutation circuit for an electric motor | |
| JP3354633B2 (ja) | ステッピングモータ駆動装置 | |
| JP2757631B2 (ja) | パルス駆動回路 | |
| JPH0799796A (ja) | ステッピングモータの駆動装置 | |
| JP4988998B2 (ja) | モータドライブ回路 | |
| JP2676058B2 (ja) | モータ駆動回路 | |
| JP2808930B2 (ja) | 定電流制御回路 | |
| JP3385609B2 (ja) | 車載モータの正逆転制御回路 | |
| JP3186903B2 (ja) | ステッピングモータ駆動装置 | |
| JPH0517395Y2 (ja) | ||
| JPS649837B2 (ja) | ||
| JP3349784B2 (ja) | ステッピングモータの駆動装置 | |
| JP2819878B2 (ja) | パルス出力装置 | |
| JP2903267B2 (ja) | ブラシレスモータの速度制御装置 | |
| JP2739166B2 (ja) | モーター駆動装置の制御方法 | |
| JP3398784B2 (ja) | モータ駆動回路 | |
| JP4392897B2 (ja) | ブラシレスモータの駆動制御装置 | |
| JPH099691A (ja) | ステッピングモータ駆動制御装置 | |
| JP2844081B2 (ja) | 直流モータ駆動回路 | |
| JP2924347B2 (ja) | 直流電動機の起動・停止装置 | |
| JPH05236796A (ja) | ステッピングモータの駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010327 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |