JP4988998B2 - モータドライブ回路 - Google Patents
モータドライブ回路 Download PDFInfo
- Publication number
- JP4988998B2 JP4988998B2 JP2001242220A JP2001242220A JP4988998B2 JP 4988998 B2 JP4988998 B2 JP 4988998B2 JP 2001242220 A JP2001242220 A JP 2001242220A JP 2001242220 A JP2001242220 A JP 2001242220A JP 4988998 B2 JP4988998 B2 JP 4988998B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- channel transistor
- sink
- gate
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Direct Current Motors (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、モータコイルへの駆動電流を制御するモータドライブ回路、特に回路を構成するトランジスタのオンオフ制御に関する。
【0002】
【従来の技術】
従来より、カメラにおいて各種の動作に電動モータが利用されている。例えば、通常のカメラでは、シャッター、オートフォーカス(AF)、フィルム、絞りの駆動の他、フィルムの巻き取りにもモータが利用されている。また、手ぶれ防止のためのレンズに移動にアクチュエータを利用する場合もある。このように、デジタルカメラには複数のモータが利用されているが、その用途に応じて、ボイスコイルモータ、ステッピングモータ、超音波モータなどが利用される。
【0003】
また、これらのモータは、モータへの供給電流を制御してその動作を制御するが、この制御には、トランジスタが利用され、特にPWM(パルス幅変調)制御が利用される。
【0004】
このPWM制御では、そのキャリア周波数を上昇することで、その精度を向上することができ、また周波数を可聴域以上にすることで騒音の発生を防止できる。一方、バイポーラトランジスタでは、高速なオンオフが不可能であるが、トランジスタとして、MOSトランジスタを用いることでトランジスタのオンオフ動作を高速にすることができる。
【0005】
従って、MOSトランジスタをモータドライバに用いて、このMOSトランジスタをPWM制御することで、高精度かつ高速のモータ駆動制御を達成することができる。
【0006】
【発明が解決しようとする課題】
しかし、モータはモータコイルに通電することで駆動され、MOSトランジスタを高速でオンオフすると、その先にあるコイルの通電電流を高速でオンオフすることになる。コイルのようなL成分についての電流を高速に変化させるとそれに応じたキックバックが生じ、これによってICの出力端子に高電圧が発生するという問題がある。
【0007】
このためには、MOSトランジスタのスイッチングをなまらせればよい。しかし、スイッチングをなまらせると制御周波数を高くできなくなるだけでなく、それだけ貫通電流が流れる可能性が高くなる。すなわち、モータコイルへは、ソース側トランジスタから電流を供給し、シンク側トランジスタから電流を引き抜く、トランジスタのオンオフをなまらせると、ソース側およびシンク側トランジスタの両方がオンする確率が高くなる。特に、キャリア周波数が高い場合には、キックバックによる高電圧をさけようとすると、貫通電流の発生をさけることができなくなる。
【0008】
本発明は、上記課題に鑑みなされたものであり、貫通電流の発生を防止しつつ、キックバックの影響を効果的に減少することができるモータドライブ回路を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明は、電源とグランドの間に配置されたソース側出力トランジスタとシンク側出力トランジスタの直列接続を2つ有し、この2つの直列接続におけるソース側出力トランジスタとシンク側出力トランジスタの接続点同士の間にモータコイルを接続して前記モータコイルに流れるモータ駆動電流を制御するモータドライブ回路であって、前記シンク側出力トランジスタのゲートに他端がグランドに接続された制御トランジスタを接続し、この制御トランジスタを前記シンク側出力トランジスタをオフする信号によってオンする。
【0010】
このように、本発明によれば、シンク側出力トランジスタをオフする際にそのゲートとグランドを接続する制御トランジスタがオンされる。そこで、この制御トランジスタにより、シンク側出力トランジスタにゲートとグランド間の寄生容量に蓄積されている電荷が放電される。
【0011】
本発明は、電源とグランドの間に直列配置されたソース側とシンク側の2つのnチャンネルトランジスタを有し、この2つのnチャンネルトランジスタの接続点をモータコイルの一端に接続してモータ駆動電流を制御するモータドライブ回路であって、前記シンク側nチャンネルトランジスタのゲートに他端がグランドに接続されたpチャンネルトランジスタを接続し、このpチャンネルトランジスタを前記シンク側nチャンネルトランジスタをオフする信号によってオンすることを特徴とする。
【0012】
このように、本発明によれば、シンク側nチャンネルトランジスタをオフする際にそのゲートとグランドを接続するpチャンネルトランジスタがオンされる。そこで、このpチャンネルトランジスタにより、シンク側nチャンネルトランジスタにゲートとグランド間の寄生容量に蓄積されている電荷が放電される。そして、このpチャンネルトランジスタはシンク側nチャンネルトランジスタゲート電位が低くなると自己のゲートとの電位差がなくなりオフされる。そこで、シンク側nチャンネルトランジスタをオフする動作においては、予め設定されたスピードでのオフが行われる。これによって、シンク側nチャンネルトランジスタのオフに伴うキックバックの発生を防止しつつ、高速のオフが達成できる。また、pチャンネルトランジスタによる電荷の引き抜きは高速であるため、シンク側nチャンネルトランジスタのオフに要する時間が電源電圧の変化に依存せず、貫通電流が生じないように制御することが容易となる。
【0013】
また、前記電源電圧より高電圧の高電圧電源と、グランドの間に直列配置されたPチャンネルトランジスタとnチャンネルトランジスタからなり、前記シンク側nチャンネルトランジスタのゲートへの制御信号によって駆動されるインバータと、前記シンク側nチャンネルトランジスタのゲートと前記インバータの間に配置された電流調整用の抵抗を有することが好適である。
【0014】
また、前記pチャンネルトランジスタは、前記シンク側nチャンネルトランジスタがオフする前にオフすることが好適である。
【0015】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。図1は、実施形態に係るモータドライブ回路の構成を示す図である。
【0016】
電源VM(例えば、6V)と、グランドGNDの間には、ソース側nチャンネルトランジスタ(ソース側トランジスタ)10aと、シンク側nチャンネルトランジスタ(シンク側トランジスタ)10bの直列接続と、ソース側nチャンネルトランジスタ(ソース側トランジスタ)12aと、シンク側nチャンネルトランジスタ(シンク側トランジスタ)12bの直列接続と、が配置されている。そして、ソース側トランジスタ10aと、シンク側トランジスタ10bの中間点と、ソース側トランジスタ12aと、シンク側トランジスタ12bの中間点との間にモータコイル14が接続されている。
【0017】
従って、ソース側トランジスタ10aと、シンク側トランジスタ12bをオンすることでモータコイル14に図における右に向けて電流が流れ、ソース側トランジスタ12aと、シンク側トランジスタ10bをオンすることで、モータコイル14に図における左に向けて電流が流れる。
【0018】
この例では、モータはボイスコイルモータであり、1つモータコイル14への通電の制御で被駆動体(例えばマグネット)の移動を制御することができる。特に、本実施形態では、各トランジスタを所定のデューティー比でオンオフするPWM制御を行う。例えば、キャリア周波数は、64kHz程度とし、デューティー比の精度を8ビット(256分割)とする。そして、このようにして、デューティー比を設定した信号によって各トランジスタをオンオフする。
【0019】
このボイスコイルモータでは、デューティー比を50%とし、ソース側トランジスタ10aおよびシンク側トランジスタ12bのオンと、ソース側トランジスタ12aおよびシンク側トランジスタ10bのオンを交互に行うことで、被駆動体が停止される。そして、デューティー比をずらすことで被駆動体がデューティー比に応じて移動される。
【0020】
ソース側トランジスタ10aのゲートには、インバータ16を介しPWM信号が供給される。なお、ソース側トランジスタ12aのゲートには、ソース側トランジスタ10aのゲートに供給されるPWMドライブ信号と逆相のPWM信号が供給される。
【0021】
なお、インバータ16は、電源側のpチャンネルトランジスタ16aとグランド側のnチャンネルトランジスタ16bの直列接続からなり、pチャンネルトランジスタ16aが接続される電源は上述の電源VMより電圧が高い電源VGになっている。この電源VGは、nチャンネルトランジスタ10aをオンするために電源VMより3.5V程度高い9.5V程度に設定されている。そして、入力信号のゲートに入力され、pチャンネルトランジスタ16a、nチャンネルトランジスタ16bの中間点からの出力がソース側トランジスタ10aのゲートに供給される。
【0022】
シンク側トランジスタ10bのゲートには、抵抗18を介し、インバータ20が接続されている。このインバータ20は、pチャンネルトランジスタ20aとnチャンネルトランジスタ20bとからなり、pチャンネルトランジスタ20は、電源VGに接続されている。そして、中間点とnチャンネルトランジスタ20bとの間には抵抗22が挿入配置されている。
【0023】
そして、このインバータ20のpチャンネルトランジスタ20aとnチャンネルトランジスタ20bのゲートには、インバータ24の出力が接続されている。このインバータ24も電源VGとグランドの間に配置されたpチャンネルトランジスタ24aと、nチャンネルトランジスタ24bの直列接続からなっており、両トランジスタの接続点が出力、両トランジスタのゲートにPWMドライブ信号が供給される。
【0024】
そして、インバータ20の出力には、他端がグランドに接続された引き抜き用pチャンネルトランジスタ(引き抜き用トランジスタ)26が接続されており、この引き抜き用トランジスタ26のゲートには、インバータ24への入力が供給されるPWM信号が供給されている。
【0025】
なお、図示は省略したが、ソース側トランジスタ12aのゲートには、インバータ16と同様の回路が接続され、シンク側トランジスタ12bのゲートには、インバータ20,24およびトランジスタ26と同様の回路が接続されている。
【0026】
次に、本実施形態の回路の動作について説明する。まず、デジタルカメラの全体動作を制御するための制御装置(例えば、CPU)から、ボイスコイルの動作を決定する信号が出力される。CPUがPWMの出力ポートを有していれば、ここからPWM信号(第1および第2PWM信号)が出力される。このPWM信号のデューティー比は、CPUが各種信号に基づいて決定する。
【0027】
第1PWM信号は、インバータ16を介し、トランジスタ10aのゲートに供給されるとともに、インバータ24、20を介し、トランジスタ10bのゲートに供給される。従って、トランジスタ10a、10bは逆相で駆動される。
【0028】
ここで、トランジスタ10bを急激にオフすると、モータコイル14に流れる電流が遮断されることに伴い、いわゆるキックバックが生じ、モータコイル14の端部(トランジスタ10a、10bの中間点)の電圧が上昇する。そして、このトランジスタ10aに並列して形成される寄生ダイオードにより電源VMが上昇し、各種部材へ耐圧以上の電圧が印加される可能性がある。
【0029】
もちろん、VM端子の直近には、回生用コンデンサC1を配しているが、キックバックエネルギーが強い場合には、VMの上昇が発生することがある。
【0030】
そこで、本実施形態では、抵抗22を有しており、これによってトランジスタ10bのゲート電位の変化を調整している。すなわち、トランジスタ10bのゲートには、グランドとの間に寄生容量が形成されている。トランジスタ10bのオン状態ではゲートは電源VGの電圧にまで上昇され、この電圧によって寄生容量が充電されている。そして、インバータ20のトランジスタ20bがオンとなり、トランジスタ10bのゲート電位が下降する場合の程度は、抵抗22の大きさにより調整が可能である。そこで、抵抗22の大きさの調整によって、トランジスタ10bのオンからオフへの切り替わりのスピードを適切なものに設定し、上述のキックバックの悪影響を防止することができる。
【0031】
しかし、上述のように、トランジスタ10bのゲート電位は、電源電圧VGに間で上昇されている。従って、この電源電圧VG(例えば、9.5V)からトランジスタ10bがオフするまでの電圧Ve(しきい値)まで下がるのに、かなりの時間がかかってしまう。すなわち、図2に破線で示すように、電源電圧VGから 10bをオフするまでにかなりに時間がかかる。
【0032】
一方、トランジスタ10bは、ゲート電圧が3V程度以下になった場合に初めてオフ状態になりはじめる。従って、トランジスタ10bをゆっくりオフして、キックバックを減少するためには、3.5Vからゆっくりオフすればよい。
【0033】
本実施形態では、トランジスタ26を有している。そして、このトランジスタ26のゲートには、第1PWM信号がそのまま供給されている。そこで、トランジスタ10bをオンするときには、トランジスタ26はオフであるが、トランジスタ10bをオフするために第1PWM信号がLになったときに、すぐにオンになる。これによって、トランジスタ10bのゲートからトランジスタ26を介し、グランドに電流が流れ、トランジスタ10bのゲートは速やかに低下していく。そして、トランジスタ10bのゲート電位が4V程度以下になると、トランジスタ26のゲートとドレインの電位差が十分でなくなり、トランジスタ26はオフとなる。
【0034】
従って、図2に実線で示すように、トランジスタ10bのオフの際に当初はトランジスタ26のオンにより高速にトランジスタ10bのゲート電位が下がり、実際にトランジスタ10bがオフになる時には、抵抗22の機能によって設定された速度で電流が流れオフされる。
【0035】
また、本実施例の構成では、トランジスタ10bのゲート電位が4Vまで低下する時間は非常に短時間であり、その後のオフ時間は一定である。従って、電源電圧VGが変動してもトランジスタ10bをオフするのに必要な時間は常にほぼ一定に維持できる。
【0036】
トランジスタ26がないと、トランジスタ10bのゲート電圧が4Vになるまでの時間が電源電圧VGの影響を大きく受け、従ってトランジスタ10bのオフ時間が電源電圧VGの変動によって変動してしまい、各種処理にこの変動を考慮しなければならなかった。しかし、本実施形態によれば、このような問題が解消できる。よって、ゆるやかにMOSトランジスタをオフできるため、過剰なキックアップ電圧の発生を抑えて、高速なPWM制御が可能となる。
【0037】
上述の説明では、トランジスタ10a、10bを完全に逆相の信号で駆動すると説明したが、これではトランジスタ10bのオフ時間において貫通電流が発生する。そこで、ソース側トランジスタ10aのゲートへのPWM信号にはオフ時間に対応した遅延を加え、かつトランジスタ10bがオンするときにはトランジスタ10aがオフするような回路を追加することが好適である。遅延回路は、例えば適当数のインバータの直列接続で構成できる。また、インバータ16への入力信号をオアゲートを介し入力するようにし、このオアゲートの他の入力端にトランジスタ10bのゲートを接続することで、トランジスタ10bのゲートがHレベルの時には、トランジスタ10aがオンされないように構成できる。
【0038】
上述の説明では、トランジスタ10a、10bについてのみ記載したが、トランジスタ12a、12bについても同様である。
【0039】
さらに、上述の例では、ボイスコイルモータについて説明したが、ステッピングモータや、ブラシ付きDCモータなどにおいても、同様に適用することができる。この場合には、コイル数が増加し、それに対応してソース側トランジスタおよびシンク側トランジスタの数が増加する。
【0040】
また、上記例では、ソース側トランジスタ10a、12aについては、引き抜き用のトランジスタ26を設けなかったが、シンク側トランジスタ10b、12bと同様のドライブ回路構成として、引き抜き用のトランジスタを設けてもよい。
【0041】
【発明の効果】
以上説明したように、本発明によれば、シンク側nチャンネルトランジスタをオフする際にそのゲートとグランドを接続するpチャンネルトランジスタがオンされる。そこで、このpチャンネルトランジスタにより、シンク側nチャンネルトランジスタにゲートとグランド間の寄生容量に蓄積されている電荷が引き抜かれる。そして、このpチャンネルトランジスタはシンク側nチャンネルトランジスタゲート電位が低くなると自己のゲートとの電位差がなくなりオフされる。そこで、シンク側nチャンネルトランジスタをオフする動作においては、予め設定されたスピードでのオフが行われる。これによって、シンク側nチャンネルトランジスタのオフに伴う過剰なキックバックの発生を防止しつつ、高速のオフが達成できる。また、pチャンネルトランジスタによる電荷の引き抜きは高速であるため、シンク側nチャンネルトランジスタのオフに要する時間が電源電圧の変化に依存せず、貫通電流が生じないように制御することが容易となる。
【図面の簡単な説明】
【図1】 実施形態の構成を示す図である。
【図2】 シンク側nチャンネルトランジスタのオフ時のゲート電位の変化を示す図である。
【符号の説明】
10,12,26 トランジスタ、14 モータコイル、18,22 抵抗、16,20,24 インバータ。
Claims (3)
- 電源とグランドの間に直列配置されたソース側とシンク側の2つのnチャンネルトランジスタを有し、この2つのnチャンネルトランジスタの接続点をモータコイルの一端に接続してモータ駆動電流を制御するモータドライブ回路であって、
前記シンク側nチャンネルトランジスタのゲートに他端がグランドに接続されたpチャンネルトランジスタを接続し、このpチャンネルトランジスタを前記シンク側nチャンネルトランジスタをオフする信号によってオンするモータドライブ回路。 - 請求項1に記載の回路において、前記電源電圧より高電圧の高電圧電源と、グランドの間に直列配置されたPチャンネルトランジスタとnチャンネルトランジスタからなり、前記シンク側nチャンネルトランジスタのゲートへの制御信号によって駆動されるインバータと、前記シンク側nチャンネルトランジスタのゲートと前記インバータの間に配置された電流調整用の抵抗を有するモータドライブ回路。
- 請求項1または2に記載の回路において、前記pチャンネルトランジスタは、前記シンク側nチャンネルトランジスタがオフする前にオフするモータドライブ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001242220A JP4988998B2 (ja) | 2001-08-09 | 2001-08-09 | モータドライブ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001242220A JP4988998B2 (ja) | 2001-08-09 | 2001-08-09 | モータドライブ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003061366A JP2003061366A (ja) | 2003-02-28 |
JP4988998B2 true JP4988998B2 (ja) | 2012-08-01 |
Family
ID=19072533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001242220A Expired - Lifetime JP4988998B2 (ja) | 2001-08-09 | 2001-08-09 | モータドライブ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4988998B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060135810A (ko) | 2004-03-11 | 2006-12-29 | 로무 가부시키가이샤 | 모터 구동 회로 |
CN100533933C (zh) * | 2004-05-11 | 2009-08-26 | 罗姆股份有限公司 | Pwm驱动电路 |
JP5332498B2 (ja) * | 2008-10-23 | 2013-11-06 | ミツミ電機株式会社 | インダクタ駆動回路 |
JP2014068428A (ja) * | 2012-09-25 | 2014-04-17 | Mitsubishi Electric Corp | 電力変換装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3399737B2 (ja) * | 1996-05-01 | 2003-04-21 | 三菱電機株式会社 | ゲート駆動装置およびパワーモジュール |
-
2001
- 2001-08-09 JP JP2001242220A patent/JP4988998B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003061366A (ja) | 2003-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5961042B2 (ja) | ブリッジ出力回路およびそれを用いたモータ駆動装置、電子機器 | |
US7609015B2 (en) | Load driving device and electrical apparatus using the same | |
JP4113436B2 (ja) | ゲートドライブ装置 | |
TWI631821B (zh) | 電感性負載驅動器扭轉率控制器 | |
JP5466690B2 (ja) | マルチステートドライブ回路による半導体スイッチのスイッチング方法および回路 | |
JP5482815B2 (ja) | パワーmosfetの駆動回路およびその素子値決定方法 | |
JP2007306710A (ja) | 電動パワーステアリング装置 | |
WO2005109616A1 (ja) | Pwm駆動回路 | |
WO2008050267A2 (en) | Power amplifier | |
US20080018365A1 (en) | Coil Load Drive Output Circuit | |
JP2017524300A (ja) | ハイサイドスイッチング素子のスルーレートを制御するための回路 | |
JP2005354586A (ja) | プリドライバ回路 | |
JP4988998B2 (ja) | モータドライブ回路 | |
KR101157851B1 (ko) | 승압형 스위칭 레귤레이터 | |
JP6208504B2 (ja) | 出力回路、出力トランジスタの駆動回路、電子機器 | |
US6813169B2 (en) | Inverter device capable of reducing through current | |
US6762576B2 (en) | Motor driving device for supplying driving current to a three-phase motor through output transistors | |
JP6393720B2 (ja) | 発振器のための駆動回路 | |
JP4467297B2 (ja) | ステッピングモータの駆動制御装置、集積回路および駆動制御方法 | |
JP3759499B2 (ja) | 過電流を全く生じることなく電流をターン・オンおよびターン・オフさせるための回路構造 | |
CN111654216B (zh) | 步进马达的控制装置、步进马达的控制方法以及步进马达驱动控制系统 | |
US7330005B2 (en) | Motor driving circuit | |
JP4888199B2 (ja) | 負荷駆動装置 | |
JP2001008494A (ja) | ブリッジ形電力変換回路 | |
US20230039198A1 (en) | Systems and Methods for Regulation of Propagation Delay in DC Motor Drivers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110411 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110527 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120321 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4988998 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |