JP2810568B2 - モータの誤動作防止回路 - Google Patents
モータの誤動作防止回路Info
- Publication number
- JP2810568B2 JP2810568B2 JP3271084A JP27108491A JP2810568B2 JP 2810568 B2 JP2810568 B2 JP 2810568B2 JP 3271084 A JP3271084 A JP 3271084A JP 27108491 A JP27108491 A JP 27108491A JP 2810568 B2 JP2810568 B2 JP 2810568B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- motor
- circuit
- drive
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Protection Of Generators And Motors (AREA)
- Control Of Electric Motors In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、モータの誤動作防止回
路に関し、特にモータを速度制御する時に必要とされる
基準信号が何らかの原因によって途絶えたとしても、モ
ータが誤動作するのを防止できるモータの誤動作防止回
路に関する。
路に関し、特にモータを速度制御する時に必要とされる
基準信号が何らかの原因によって途絶えたとしても、モ
ータが誤動作するのを防止できるモータの誤動作防止回
路に関する。
【０００２】
【従来の技術】一般に、モータを所望の回転数で回転さ
せる為に速度制御を行う場合、モータの回転に応じて発
生するＦＧ信号と所定の基準信号とを比較し、基準信号
に対してＦＧ信号の周波数が高いか或は低いかに応じて
モータの回転数を制御している。つまり、ＦＧ信号と基
準信号との周波数が一致した時にモータの回転数が所望
の回転数であると見なされ、この回転数を持続してモー
タは定速回転する訳であるが、例えばＦＧ信号の周波数
が基準信号の周波数より高い場合、モータが所望の回転
数より速く回転している為、モータの現在の回転数を所
望の回転数まで減速するための減速信号によって該モー
タの回転を減速させ、これよりモータを定速回転させて
おり、また、ＦＧ信号の周波数が基準信号の周波数より
低い場合、モータが所望の回転数より遅く回転している
為、モータの現在の回転数を所望の回転数まで加速する
ための加速信号によって該モータの回転を加速させ、こ
れよりモータを定速回転させていた。ここで、モータを
定速回転させるための源となる基準信号は、マイクロコ
ンピュータから発生するものであり、基準信号の周波数
を任意に設定することにより、モータの定速回転速度を
任意に選択可能としていた。
せる為に速度制御を行う場合、モータの回転に応じて発
生するＦＧ信号と所定の基準信号とを比較し、基準信号
に対してＦＧ信号の周波数が高いか或は低いかに応じて
モータの回転数を制御している。つまり、ＦＧ信号と基
準信号との周波数が一致した時にモータの回転数が所望
の回転数であると見なされ、この回転数を持続してモー
タは定速回転する訳であるが、例えばＦＧ信号の周波数
が基準信号の周波数より高い場合、モータが所望の回転
数より速く回転している為、モータの現在の回転数を所
望の回転数まで減速するための減速信号によって該モー
タの回転を減速させ、これよりモータを定速回転させて
おり、また、ＦＧ信号の周波数が基準信号の周波数より
低い場合、モータが所望の回転数より遅く回転している
為、モータの現在の回転数を所望の回転数まで加速する
ための加速信号によって該モータの回転を加速させ、こ
れよりモータを定速回転させていた。ここで、モータを
定速回転させるための源となる基準信号は、マイクロコ
ンピュータから発生するものであり、基準信号の周波数
を任意に設定することにより、モータの定速回転速度を
任意に選択可能としていた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
モータを駆動するための駆動回路と該駆動回路に基準信
号を印加するためのマイクロコンピュータとは、基板上
において配線によって接続されているが、この配線が何
らかの原因によって断線してしまった場合、前記駆動回
路には基準信号が印加されなくなり、即ち零の基準信号
が印加されているものと判断されてしまう。すると、モ
ータの回転数は常に所望の回転数より高いものと判断さ
れ、即ち常に減速信号が発生し、これよりモータに反対
回転方向の逆転トルクが掛かってモータが逆回転暴走し
てしまう問題点があった。
モータを駆動するための駆動回路と該駆動回路に基準信
号を印加するためのマイクロコンピュータとは、基板上
において配線によって接続されているが、この配線が何
らかの原因によって断線してしまった場合、前記駆動回
路には基準信号が印加されなくなり、即ち零の基準信号
が印加されているものと判断されてしまう。すると、モ
ータの回転数は常に所望の回転数より高いものと判断さ
れ、即ち常に減速信号が発生し、これよりモータに反対
回転方向の逆転トルクが掛かってモータが逆回転暴走し
てしまう問題点があった。
【０００４】そこで、本発明は、モータを定速回転させ
るのに必要とされる基準信号が何らかの原因によって途
絶えたとしても、モータが逆回転暴走して誤動作するの
を防止できるモータの誤動作防止回路を提供することを
目的とする。
るのに必要とされる基準信号が何らかの原因によって途
絶えたとしても、モータが逆回転暴走して誤動作するの
を防止できるモータの誤動作防止回路を提供することを
目的とする。
【０００５】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、モータの回転速度に応じて発生するＦＧ信号と基
準信号との比較結果に基づいて、前記モータの回転速度
を制御するための速度制御信号を出力する速度制御回路
と、前記速度制御信号に基づいて、前記モータを所望の
回転速度で駆動するための駆動信号を出力する駆動回路
と、を備えたモータの誤動作防止回路において、前記Ｆ
Ｇ信号と前記基準信号とが印加されることによって前記
ＦＧ信号の所定周期中に前記基準信号が存在するか否か
を判定し、判定結果に基づいて前記駆動回路を制御する
ための駆動制御信号を出力する基準信号判定回路、を備
え、前記基準信号判定回路は、前記ＦＧ信号の所定周期
中に前記基準信号が存在しないことを判定した時、前記
モータへの駆動信号の供給を停止するための駆動制御信
号を出力する点である。
解決する為に成されたものであり、その特徴とするとこ
ろは、モータの回転速度に応じて発生するＦＧ信号と基
準信号との比較結果に基づいて、前記モータの回転速度
を制御するための速度制御信号を出力する速度制御回路
と、前記速度制御信号に基づいて、前記モータを所望の
回転速度で駆動するための駆動信号を出力する駆動回路
と、を備えたモータの誤動作防止回路において、前記Ｆ
Ｇ信号と前記基準信号とが印加されることによって前記
ＦＧ信号の所定周期中に前記基準信号が存在するか否か
を判定し、判定結果に基づいて前記駆動回路を制御する
ための駆動制御信号を出力する基準信号判定回路、を備
え、前記基準信号判定回路は、前記ＦＧ信号の所定周期
中に前記基準信号が存在しないことを判定した時、前記
モータへの駆動信号の供給を停止するための駆動制御信
号を出力する点である。
【０００６】
【作用】本発明によれば、例え、モータを定速回転させ
るのに必要とされる基準信号が何らかの原因によって途
絶えたとしても、基準信号判定回路によって、ＦＧ信号
の所定周期中に基準信号が存在していない状態を判定で
きる為、基準信号判定回路から出力される駆動制御信号
によって、モータへの駆動信号の供給は停止されること
になる。
るのに必要とされる基準信号が何らかの原因によって途
絶えたとしても、基準信号判定回路によって、ＦＧ信号
の所定周期中に基準信号が存在していない状態を判定で
きる為、基準信号判定回路から出力される駆動制御信号
によって、モータへの駆動信号の供給は停止されること
になる。
【０００７】
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明回路を示すブロック図、図２は図１を
構成する基準信号判定回路を示す回路図、図３は図２の
各部波形を示すタイミングチャートである。図１におい
て、(１)は、例えば３相の駆動コイルを有するモータで
あり、該モータ(１)はその回転に応じたＦＧ信号を発生
する。該ＦＧ信号はレベルが小の為、アンプ(２)によっ
て増幅される。(３)は、所定周波数の基準信号としての
クロックＣＬＫを出力するマイクロコンピュータであ
る。(４)は速度制御回路であり、ＦＧ信号とクロックＣ
ＬＫとの周波数比較を行う。そして、ＦＧ信号の周波数
がクロックＣＬＫの周波数より低い場合、モータ(１)の
回転数が所望の回転数より遅い為、速度制御回路(４)
は、モータ(１)の回転数を所望の回転数まで加速するた
めの加速信号を出力する。反対に、ＦＧ信号の周波数が
クロックＣＬＫの周波数より高い場合、モータの回転数
が所望の回転数より速い為、速度制御回路(４)は、モー
タ(１)の回転数を所望の回転数まで減速するための減速
信号を出力する。(５)は駆動回路であり、速度制御回路
(４)から出力される加速信号又は減速信号を受け、これ
らの信号に応じてモータ(１)を所望の回転数で回転させ
るための駆動信号を出力する。即ち、モータ(１)、アン
プ(２)、速度制御回路(４)、及び駆動回路(５)から成る
フィードバックループによって、モータ(１)は速度制御
される。
る。図１は本発明回路を示すブロック図、図２は図１を
構成する基準信号判定回路を示す回路図、図３は図２の
各部波形を示すタイミングチャートである。図１におい
て、(１)は、例えば３相の駆動コイルを有するモータで
あり、該モータ(１)はその回転に応じたＦＧ信号を発生
する。該ＦＧ信号はレベルが小の為、アンプ(２)によっ
て増幅される。(３)は、所定周波数の基準信号としての
クロックＣＬＫを出力するマイクロコンピュータであ
る。(４)は速度制御回路であり、ＦＧ信号とクロックＣ
ＬＫとの周波数比較を行う。そして、ＦＧ信号の周波数
がクロックＣＬＫの周波数より低い場合、モータ(１)の
回転数が所望の回転数より遅い為、速度制御回路(４)
は、モータ(１)の回転数を所望の回転数まで加速するた
めの加速信号を出力する。反対に、ＦＧ信号の周波数が
クロックＣＬＫの周波数より高い場合、モータの回転数
が所望の回転数より速い為、速度制御回路(４)は、モー
タ(１)の回転数を所望の回転数まで減速するための減速
信号を出力する。(５)は駆動回路であり、速度制御回路
(４)から出力される加速信号又は減速信号を受け、これ
らの信号に応じてモータ(１)を所望の回転数で回転させ
るための駆動信号を出力する。即ち、モータ(１)、アン
プ(２)、速度制御回路(４)、及び駆動回路(５)から成る
フィードバックループによって、モータ(１)は速度制御
される。
【０００８】(６)はクロック判定回路であり、ＦＧ信号
とクロックＣＬＫとが印加され、ＦＧ信号の所定周期中
にクロックＣＬＫが存在するか否か(クロックＣＬＫの
立ち上がり及び立ち下がりの変化が存在するか否か)を
判定するものである。即ち、クロック判定回路(６)は、
クロックＣＬＫの発生に異常があるか否かを検出してク
ロックＣＬＫの存在判定を行うものである。例えば、マ
イクロコンピュータ(３)と速度制御回路(４)とを接続し
た配線が何らかの原因によって断線してしまい、速度制
御回路(４)へのクロックＣＬＫの供給が停止してしまっ
た場合、クロック判定回路(６)からはモータ(１)への駆
動信号の供給を停止するための駆動制御信号ＤＲＶが出
力される。駆動回路(５)はこの駆動制御信号ＤＲＶを受
けてモータ(１)への駆動信号の供給を停止する。これよ
り、モータ(１)の駆動源が断たれた為、モータ(１)は慣
性のみで回転し、所定時間後に停止することになる。
とクロックＣＬＫとが印加され、ＦＧ信号の所定周期中
にクロックＣＬＫが存在するか否か(クロックＣＬＫの
立ち上がり及び立ち下がりの変化が存在するか否か)を
判定するものである。即ち、クロック判定回路(６)は、
クロックＣＬＫの発生に異常があるか否かを検出してク
ロックＣＬＫの存在判定を行うものである。例えば、マ
イクロコンピュータ(３)と速度制御回路(４)とを接続し
た配線が何らかの原因によって断線してしまい、速度制
御回路(４)へのクロックＣＬＫの供給が停止してしまっ
た場合、クロック判定回路(６)からはモータ(１)への駆
動信号の供給を停止するための駆動制御信号ＤＲＶが出
力される。駆動回路(５)はこの駆動制御信号ＤＲＶを受
けてモータ(１)への駆動信号の供給を停止する。これよ
り、モータ(１)の駆動源が断たれた為、モータ(１)は慣
性のみで回転し、所定時間後に停止することになる。
【０００９】次に、クロック判定回路(６)の具体例を示
す図２について説明する。図２はＩＩＬ(Integrated In
jection Logic)によって構成されたものであり、(７)
は、クロックＣＬＫの立ち下がりに同期して後述するＤ
−ＦＦをリセットするためのリセットパルスを発生する
リセットパルス発生回路である。該リセットパルス発生
回路(７)内部は、直列接続されたインバータ(８)(９)(1
0)と、フリップフロップ接続されたインバータ(11)(12)
と、直列接続されたインバータ(13)(14)(15)(16)とを備
えて成る。そして、インバータ(８)にはクロックＣＬＫ
が印加され、該インバータ(８)出力はフリップフロップ
を構成するインバータ(11)に印加される。また、インバ
ータ(９)出力は４段のインバータ(13)(14)(15)(16)を介
してフリップフロップを構成するインバータ(12)に帰還
される。また、インバータ(８)(11)の両出力の論理積が
インバータ(９)に印加される様になっている。ここで、
フリップフロップを構成するインバータ(11)(12)の入力
タイミングについて述べると、インバータ(12)の入力タ
イミングは、インバータ(11)の入力タイミングに比べ
て、インバータ(９)及び４段のインバータ(13)(14)(15)
(16)の入出力間の信号伝達時間だけ遅延することにな
る。即ち、クロックＣＬＫがハイレベル(以下「Ｈ」と
称する)からローレベル(以下「Ｌ」と称する)に立ち下
がった時、インバータ(10)からは、クロックＣＬＫの立
ち下がりからインバータ(９)(13)(14)(15)(16)による伝
達遅延時間だけ「Ｈ」となるリセットパルスａが出力さ
れることになる。
す図２について説明する。図２はＩＩＬ(Integrated In
jection Logic)によって構成されたものであり、(７)
は、クロックＣＬＫの立ち下がりに同期して後述するＤ
−ＦＦをリセットするためのリセットパルスを発生する
リセットパルス発生回路である。該リセットパルス発生
回路(７)内部は、直列接続されたインバータ(８)(９)(1
0)と、フリップフロップ接続されたインバータ(11)(12)
と、直列接続されたインバータ(13)(14)(15)(16)とを備
えて成る。そして、インバータ(８)にはクロックＣＬＫ
が印加され、該インバータ(８)出力はフリップフロップ
を構成するインバータ(11)に印加される。また、インバ
ータ(９)出力は４段のインバータ(13)(14)(15)(16)を介
してフリップフロップを構成するインバータ(12)に帰還
される。また、インバータ(８)(11)の両出力の論理積が
インバータ(９)に印加される様になっている。ここで、
フリップフロップを構成するインバータ(11)(12)の入力
タイミングについて述べると、インバータ(12)の入力タ
イミングは、インバータ(11)の入力タイミングに比べ
て、インバータ(９)及び４段のインバータ(13)(14)(15)
(16)の入出力間の信号伝達時間だけ遅延することにな
る。即ち、クロックＣＬＫがハイレベル(以下「Ｈ」と
称する)からローレベル(以下「Ｌ」と称する)に立ち下
がった時、インバータ(10)からは、クロックＣＬＫの立
ち下がりからインバータ(９)(13)(14)(15)(16)による伝
達遅延時間だけ「Ｈ」となるリセットパルスａが出力さ
れることになる。
【００１０】(17)はＦＧ信号を１／２分周するためのＤ
−ＦＦであり、Ｄ(データ)端子と＊Ｑ(反転出力)端子と
は接続され、Ｃ(クロック)端子にはＦＧ信号が反転印加
され、Ｒ(リセット)端子には前記リセットパルスａが印
加される。つまり、マイクロコンピュータ(３)から出力
されるクロックＣＬＫが正常に速度制御回路(４)及びク
ロック判定回路(６)に伝達されている場合、Ｄ−ＦＦ(1
7)のＱ端子出力は、ＦＧ信号の立ち下がりに同期して
「Ｈ」に立ち上がった後、直後のリセットパルスａに同
期して「Ｌ」に立ち下がり、これよりＦＧ信号の１／２
分周出力は得られない。ところが、クロックＣＬＫが速
度制御回路(４)及びクロック判定回路(６)に伝達されな
くなり、リセットパルスａが発生しなくなった場合、Ｄ
−ＦＦ(17)のＱ端子からは、ＦＧ信号の立ち下がりに同
期して１／２分周された出力ｂが得られることになる。
また、(18)はＤ−ＦＦ(17)のＱ端子出力ｂを１／２分周
するためのＤ−ＦＦであり、Ｄ端子と＊Ｑ端子とが接続
され、Ｃ端子にはＤ−ＦＦ(17)のＱ端子出力ｂが反転印
加され、Ｒ端子にはリセットパルスａが印加される。つ
まり、Ｄ−ＦＦ(17)のＱ端子からＦＧ信号の１／２分周
出力ｂが得られると、Ｄ−ＦＦ(18)のＱ端子からは、１
／２分周出力ｂの立ち下がりに同期して更に１／２分周
された出力ｃ、即ちＦＧ信号の１／４分周出力が得られ
ることになる。ここで、Ｄ−ＦＦ(17)(18)のＱ端子出力
ｂ，ｃは論理積演算されて信号ｄとなり、この信号ｄは
「Ｈ」の時にモータ(１)への駆動信号の供給停止を指示
する停止指示信号となる。尚、Ｄ−ＦＦ(17)(18)及び出
力ｂ，ｃの論理積手段(出力ｂ，ｃの交点)によって停止
指示信号発生回路が構成される。また、(19)は、停止指
示信号ｄに応じて「Ｈ」又は「Ｌ」の駆動制御信号ＤＲ
Ｖを出力するＤ−ＦＦであり、Ｄ端子はオープン状態と
され、Ｃ端子には停止指示信号ｄが反転印加され、Ｒ端
子にはリセットパルスａが印加される。つまり、停止指
示信号ｄが立ち下がると、Ｄ−ＦＦ(19)のＱ端子からは
「Ｈ」の駆動制御信号ＤＲＶが出力され、その後クロッ
クＣＬＫが復旧して立ち下がりリセットパルスａが発生
すると、該リセットパルスａの立ち上がりに同期して駆
動制御信号ＤＲＶは「Ｌ」に立ち下がることになる。
尚、Ｄ−ＦＦ(19)は駆動制御信号発生回路を構成し、駆
動制御信号ＤＲＶが「Ｈ」の期間だけ、モータ(１)への
駆動信号の供給は停止されることになる。
−ＦＦであり、Ｄ(データ)端子と＊Ｑ(反転出力)端子と
は接続され、Ｃ(クロック)端子にはＦＧ信号が反転印加
され、Ｒ(リセット)端子には前記リセットパルスａが印
加される。つまり、マイクロコンピュータ(３)から出力
されるクロックＣＬＫが正常に速度制御回路(４)及びク
ロック判定回路(６)に伝達されている場合、Ｄ−ＦＦ(1
7)のＱ端子出力は、ＦＧ信号の立ち下がりに同期して
「Ｈ」に立ち上がった後、直後のリセットパルスａに同
期して「Ｌ」に立ち下がり、これよりＦＧ信号の１／２
分周出力は得られない。ところが、クロックＣＬＫが速
度制御回路(４)及びクロック判定回路(６)に伝達されな
くなり、リセットパルスａが発生しなくなった場合、Ｄ
−ＦＦ(17)のＱ端子からは、ＦＧ信号の立ち下がりに同
期して１／２分周された出力ｂが得られることになる。
また、(18)はＤ−ＦＦ(17)のＱ端子出力ｂを１／２分周
するためのＤ−ＦＦであり、Ｄ端子と＊Ｑ端子とが接続
され、Ｃ端子にはＤ−ＦＦ(17)のＱ端子出力ｂが反転印
加され、Ｒ端子にはリセットパルスａが印加される。つ
まり、Ｄ−ＦＦ(17)のＱ端子からＦＧ信号の１／２分周
出力ｂが得られると、Ｄ−ＦＦ(18)のＱ端子からは、１
／２分周出力ｂの立ち下がりに同期して更に１／２分周
された出力ｃ、即ちＦＧ信号の１／４分周出力が得られ
ることになる。ここで、Ｄ−ＦＦ(17)(18)のＱ端子出力
ｂ，ｃは論理積演算されて信号ｄとなり、この信号ｄは
「Ｈ」の時にモータ(１)への駆動信号の供給停止を指示
する停止指示信号となる。尚、Ｄ−ＦＦ(17)(18)及び出
力ｂ，ｃの論理積手段(出力ｂ，ｃの交点)によって停止
指示信号発生回路が構成される。また、(19)は、停止指
示信号ｄに応じて「Ｈ」又は「Ｌ」の駆動制御信号ＤＲ
Ｖを出力するＤ−ＦＦであり、Ｄ端子はオープン状態と
され、Ｃ端子には停止指示信号ｄが反転印加され、Ｒ端
子にはリセットパルスａが印加される。つまり、停止指
示信号ｄが立ち下がると、Ｄ−ＦＦ(19)のＱ端子からは
「Ｈ」の駆動制御信号ＤＲＶが出力され、その後クロッ
クＣＬＫが復旧して立ち下がりリセットパルスａが発生
すると、該リセットパルスａの立ち上がりに同期して駆
動制御信号ＤＲＶは「Ｌ」に立ち下がることになる。
尚、Ｄ−ＦＦ(19)は駆動制御信号発生回路を構成し、駆
動制御信号ＤＲＶが「Ｈ」の期間だけ、モータ(１)への
駆動信号の供給は停止されることになる。
【００１１】図３を用いて本発明の動作を説明する。ま
ず、時刻ｔ0以前においては、ＦＧ信号及びクロックＣ
ＬＫは正常な状態で速度制御回路(４)に印加されてお
り、モータ(１)を所望の回転数で駆動するための制御が
行われる。一方、ＦＧ信号及びクロックＣＬＫはクロッ
ク判定回路(６)にも印加されているが、クロックＣＬＫ
の各周期の立ち下がり毎にリセットパルスａが発生する
為、駆動制御信号ＤＲＶは常に「Ｌ」のままであり、こ
れより駆動回路(５)から出力される駆動信号は停止され
ることなくモータ(１)に印加され、モータ(１)は所望の
回転数に速度制御されることになる。その後、時刻ｔ0
において、マイクロコンピュータ(３)と速度制御回路
(４)及びクロック判定回路(６)との間でクロックＣＬＫ
の伝達を行うための配線が接触不良等の理由によって断
線してしまった場合、クロックＣＬＫが常に「Ｌ」とな
る為、速度制御回路(４)は、あたかもモータ(１)が所望
の回転数よりも高速回転しているものと誤判断し、駆動
回路(５)から逆回転を指示する駆動信号をモータ(１)に
印加させる様に動作しようとする。ところが、時刻ｔ1
においてＦＧ信号が１／４分周された時点で駆動制御信
号ＤＲＶが「Ｈ」に立ち上がる為、モータ(１)への駆動
信号の供給は停止され、これよりモータ(１)が逆回転暴
走してしまうのを防止できることになる。即ち、クロッ
クＣＬＫが停止してから予め定められた時間ｔ0〜ｔ1を
経過してもクロックＣＬＫの停止状態に変化がない場
合、クロックＣＬＫの伝達が遮断されたものと判断し
て、モータ(１)への駆動信号の供給を停止するのであ
る。そして、時刻ｔ2においてクロックＣＬＫが復旧し
た場合、時刻ｔ3においてリセットパルスａの発生に伴
って駆動制御信号ＤＲＶが「Ｌ」に立ち下がり、駆動信
号がモータ(１)に供給され、該モータ(１)は再度速度制
御されることになる。
ず、時刻ｔ0以前においては、ＦＧ信号及びクロックＣ
ＬＫは正常な状態で速度制御回路(４)に印加されてお
り、モータ(１)を所望の回転数で駆動するための制御が
行われる。一方、ＦＧ信号及びクロックＣＬＫはクロッ
ク判定回路(６)にも印加されているが、クロックＣＬＫ
の各周期の立ち下がり毎にリセットパルスａが発生する
為、駆動制御信号ＤＲＶは常に「Ｌ」のままであり、こ
れより駆動回路(５)から出力される駆動信号は停止され
ることなくモータ(１)に印加され、モータ(１)は所望の
回転数に速度制御されることになる。その後、時刻ｔ0
において、マイクロコンピュータ(３)と速度制御回路
(４)及びクロック判定回路(６)との間でクロックＣＬＫ
の伝達を行うための配線が接触不良等の理由によって断
線してしまった場合、クロックＣＬＫが常に「Ｌ」とな
る為、速度制御回路(４)は、あたかもモータ(１)が所望
の回転数よりも高速回転しているものと誤判断し、駆動
回路(５)から逆回転を指示する駆動信号をモータ(１)に
印加させる様に動作しようとする。ところが、時刻ｔ1
においてＦＧ信号が１／４分周された時点で駆動制御信
号ＤＲＶが「Ｈ」に立ち上がる為、モータ(１)への駆動
信号の供給は停止され、これよりモータ(１)が逆回転暴
走してしまうのを防止できることになる。即ち、クロッ
クＣＬＫが停止してから予め定められた時間ｔ0〜ｔ1を
経過してもクロックＣＬＫの停止状態に変化がない場
合、クロックＣＬＫの伝達が遮断されたものと判断し
て、モータ(１)への駆動信号の供給を停止するのであ
る。そして、時刻ｔ2においてクロックＣＬＫが復旧し
た場合、時刻ｔ3においてリセットパルスａの発生に伴
って駆動制御信号ＤＲＶが「Ｌ」に立ち下がり、駆動信
号がモータ(１)に供給され、該モータ(１)は再度速度制
御されることになる。
【００１２】尚、クロック判定回路(６)内部の停止指示
信号発生回路を構成するＤ−ＦＦの段数は２段に限定さ
れることなく、それ以上として、クロックＣＬＫの有無
の判定期間ｔ0〜ｔ1をより長くしてもよく、この点に関
してはモータ(１)の特性を考慮してＤ−ＦＦの段数の設
定を行えばよい。以上より、例え、モータ(１)を定速回
転させるのに必要とされるクロックＣＬＫが何らかの原
因によって途絶えたとしても、クロック判定回路(６)に
よってＦＧ信号の所定周期中にクロックＣＬＫが存在し
ていないことを検出してクロックＣＬＫが伝達されなく
なったものと判定する為、これよりモータ(１)への駆動
信号の供給は停止され、モータ(１)に逆回転方向のトル
クが掛かって該モータ(１)が逆回転暴走するのが防止さ
れる。
信号発生回路を構成するＤ−ＦＦの段数は２段に限定さ
れることなく、それ以上として、クロックＣＬＫの有無
の判定期間ｔ0〜ｔ1をより長くしてもよく、この点に関
してはモータ(１)の特性を考慮してＤ−ＦＦの段数の設
定を行えばよい。以上より、例え、モータ(１)を定速回
転させるのに必要とされるクロックＣＬＫが何らかの原
因によって途絶えたとしても、クロック判定回路(６)に
よってＦＧ信号の所定周期中にクロックＣＬＫが存在し
ていないことを検出してクロックＣＬＫが伝達されなく
なったものと判定する為、これよりモータ(１)への駆動
信号の供給は停止され、モータ(１)に逆回転方向のトル
クが掛かって該モータ(１)が逆回転暴走するのが防止さ
れる。
【００１３】
【発明の効果】本発明によれば、例え、モータを定速回
転させるのに必要とされる基準信号が何らかの原因によ
って途絶えたとしても、クロック判定回路によってＦＧ
信号の所定周期中に基準信号が存在していないことを検
出して基準信号が伝達されなくなったものと判定する
為、これよりモータへの駆動信号の供給は停止され、モ
ータに逆回転方向のトルクが掛かって該モータが逆回転
暴走するのを防止できる利点が得られる。
転させるのに必要とされる基準信号が何らかの原因によ
って途絶えたとしても、クロック判定回路によってＦＧ
信号の所定周期中に基準信号が存在していないことを検
出して基準信号が伝達されなくなったものと判定する
為、これよりモータへの駆動信号の供給は停止され、モ
ータに逆回転方向のトルクが掛かって該モータが逆回転
暴走するのを防止できる利点が得られる。
【図１】本発明回路を示す図である。
【図２】図１のクロック判定回路を示す回路図である。
【図３】図２の各部波形を示すタイミングチャートであ
る。
る。
(１) モータ (４) 速度制御回路 (５) 駆動回路 (６) クロック判定回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−213284（ＪＰ，Ａ) 特開 昭63−87187（ＪＰ，Ａ) 特開 平１−303083（ＪＰ，Ａ) 特開 平３−159588（ＪＰ，Ａ) 特開 平３−235685（ＪＰ，Ａ) 実開 昭63−156596（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H02P 5/00 - 5/52 H02P 7/00 - 7/80 H02H 7/08 - 7/097
Claims (3)
- 【請求項１】 モータの回転速度に応じて発生するＦＧ
信号と基準信号との比較結果に基づいて、前記モータの
回転速度を制御するための速度制御信号を出力する速度
制御回路と、前記速度制御信号に基づいて、前記モータ
を所望の回転速度で駆動するための駆動信号を出力する
駆動回路と、を備えたモータの誤動作防止回路におい
て、 前記ＦＧ信号と前記基準信号とが印加されることによっ
て前記ＦＧ信号の所定周期中に前記基準信号が存在する
か否かを判定し、判定結果に基づいて前記駆動回路を制
御するための駆動制御信号を出力する基準信号判定回
路、を備え、 前記基準信号判定回路は、前記ＦＧ信号の所定周期中に
前記基準信号が存在しないことを判定した時、前記モー
タへの駆動信号の供給を停止するための駆動制御信号を
出力することを特徴とするモータの誤動作防止回路。 - 【請求項２】 前記基準信号判定回路は、前記基準信号
の各周期毎にリセットパルスを発生するリセットパルス
発生回路と、前記基準信号が存在する時に前記リセット
パルスにてリセットされ、且つ、前記基準信号が存在し
ない時に前記ＦＧ信号の所定分周結果に基づいて前記モ
ータへの駆動信号の供給停止を指示する停止指示信号を
発生する停止指示信号発生回路と、前記停止指示信号に
基づいて前記モータへの駆動信号の供給を停止するため
の駆動制御信号を発生する駆動制御信号発生回路と、を
備えて成ることを特徴とする請求項１記載のモータの誤
動作防止回路。 - 【請求項３】 前記基準信号の周波数を任意に設定でき
る周波数可変回路を備えたことを特徴とする請求項２記
載のモータの誤動作防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3271084A JP2810568B2 (ja) | 1991-10-18 | 1991-10-18 | モータの誤動作防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3271084A JP2810568B2 (ja) | 1991-10-18 | 1991-10-18 | モータの誤動作防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05111277A JPH05111277A (ja) | 1993-04-30 |
| JP2810568B2 true JP2810568B2 (ja) | 1998-10-15 |
Family
ID=17495149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3271084A Expired - Fee Related JP2810568B2 (ja) | 1991-10-18 | 1991-10-18 | モータの誤動作防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2810568B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014206940A (ja) * | 2013-04-15 | 2014-10-30 | 株式会社安川電機 | 機器制御システム及びコントローラ |
-
1991
- 1991-10-18 JP JP3271084A patent/JP2810568B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05111277A (ja) | 1993-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2810568B2 (ja) | モータの誤動作防止回路 | |
| US3983468A (en) | Motor drive system including a feedback loop | |
| US5463293A (en) | Motor control device | |
| JP2925813B2 (ja) | モータ駆動装置 | |
| US3612974A (en) | Digital motor speed control | |
| JP2810556B2 (ja) | モータの誤動作防止回路 | |
| JPS6111554B2 (ja) | ||
| JP2786799B2 (ja) | モータの制御装置 | |
| JP3072461B2 (ja) | シールド掘進機 | |
| JP2002223584A (ja) | 直流モータ用制御装置 | |
| JP3126372B2 (ja) | モータ制御回路 | |
| JPS6412198B2 (ja) | ||
| JPS58107094A (ja) | パルスモ−タ制御装置 | |
| JP2923970B2 (ja) | モータ制御回路 | |
| JP3263556B2 (ja) | 駆動回路 | |
| JP3459530B2 (ja) | ステッピングモータの駆動回路 | |
| JPS58170387A (ja) | モ−タの速度制御方法 | |
| JPH05215231A (ja) | 機械式無段変速機の速度制御装置 | |
| JPS63110998A (ja) | パルスモ−タ駆動方法 | |
| JP3277728B2 (ja) | 電動機用速度制御装置 | |
| JPH033476B2 (ja) | ||
| JPS59172988A (ja) | サ−ボモ−タ制御回路 | |
| JPH10290521A (ja) | モータの暴走検出方法および速度制御装置 | |
| JP3364954B2 (ja) | 駆動制御装置 | |
| JPS5996887A (ja) | サ−ボモ−タの回転数制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |