JP2643526B2 - 周辺装置の試験装置 - Google Patents
周辺装置の試験装置Info
- Publication number
- JP2643526B2 JP2643526B2 JP2066534A JP6653490A JP2643526B2 JP 2643526 B2 JP2643526 B2 JP 2643526B2 JP 2066534 A JP2066534 A JP 2066534A JP 6653490 A JP6653490 A JP 6653490A JP 2643526 B2 JP2643526 B2 JP 2643526B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- peripheral
- output
- test
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、試験プログラムと、周辺処理装置およびチ
ャネルを介して入出力処理装置と接続された周辺装置へ
の前記試験プログラムからの入出力動作を前記入出力処
理装置に指示する入出力動作指示手段とを含むCPUにお
ける、前記周辺装置の試験方式に関する。
ャネルを介して入出力処理装置と接続された周辺装置へ
の前記試験プログラムからの入出力動作を前記入出力処
理装置に指示する入出力動作指示手段とを含むCPUにお
ける、前記周辺装置の試験方式に関する。
従来、周辺装置の試験は、試験対象の周辺装置に複数
のチャネルが接続されている場合でもその中から１つの
チャネルを使用して実行しており、試験が異常を検出し
た場合、周辺装置に異常の要因があるものとして同一チ
ャネルを使用して再試行を行なっていた。
のチャネルが接続されている場合でもその中から１つの
チャネルを使用して実行しており、試験が異常を検出し
た場合、周辺装置に異常の要因があるものとして同一チ
ャネルを使用して再試行を行なっていた。
上述した従来の試験方式では、試験診断にて試験の異
常を検出した場合、異常の要因が周辺装置、入出力処理
装置、チャネルまたは周辺処理装置のいずれにあるのか
判別が容易でなく、また、入出力処理装置やチャネルや
周辺処理装置に障害が発生した時に周辺装置の試験が異
常終了してしまうという欠点がある。
常を検出した場合、異常の要因が周辺装置、入出力処理
装置、チャネルまたは周辺処理装置のいずれにあるのか
判別が容易でなく、また、入出力処理装置やチャネルや
周辺処理装置に障害が発生した時に周辺装置の試験が異
常終了してしまうという欠点がある。
本発明の目的は、周辺装置の試験中に異常を検出した
とき、異常の要因が周辺装置、入出力処理装置、チャネ
ルまたは周辺処理装置のいずれにあるかの判別が容易
で、かつ、入出力処理装置やチャネルや周辺処理装置に
障害が発生した時に周辺装置の試験が異常終了してしま
うことのない周辺装置の試験方式を提供することであ
る。
とき、異常の要因が周辺装置、入出力処理装置、チャネ
ルまたは周辺処理装置のいずれにあるかの判別が容易
で、かつ、入出力処理装置やチャネルや周辺処理装置に
障害が発生した時に周辺装置の試験が異常終了してしま
うことのない周辺装置の試験方式を提供することであ
る。
本発明の周辺装置の試験装置は、試験プログラムと、
周辺処理装置およびチャネルを介して入出力処理装置と
接続された周辺装置への前記試験プログラムからの入出
力動作を前記入出力処理装置に指示する入出力動作指示
手段と、前記試験プログラムからの前記周辺装置に対す
る入出力動作が正常終了したか異常終了したかを識別す
る入出力終了状態識別手段と、前記周辺装置にいたる前
記入出力処理装置、チャネルおよび周辺処理装置を含む
すべてのパスに対して、各パスが有効であるか否かを示
す情報を含む構成情報が格納される構成情報格納手段
と、前記入出力終了状態識別手段が前記周辺装置に対す
る入出力動作が異常終了したことを識別したとき、前記
構成情報格納手段に格納された構成情報を参照して異常
終了となったパスを無効とし、他の有効なパスを検索す
る上記構成情報検索手段と、該構成情報検索手段により
検索された有効なパスを用いて前記入出力動作指示手段
により前記試験プログラムからの前記周辺装置に対する
入出力動作の再試行を前記入出力処理装置に指示させる
入出力再試行手段とを有する。
周辺処理装置およびチャネルを介して入出力処理装置と
接続された周辺装置への前記試験プログラムからの入出
力動作を前記入出力処理装置に指示する入出力動作指示
手段と、前記試験プログラムからの前記周辺装置に対す
る入出力動作が正常終了したか異常終了したかを識別す
る入出力終了状態識別手段と、前記周辺装置にいたる前
記入出力処理装置、チャネルおよび周辺処理装置を含む
すべてのパスに対して、各パスが有効であるか否かを示
す情報を含む構成情報が格納される構成情報格納手段
と、前記入出力終了状態識別手段が前記周辺装置に対す
る入出力動作が異常終了したことを識別したとき、前記
構成情報格納手段に格納された構成情報を参照して異常
終了となったパスを無効とし、他の有効なパスを検索す
る上記構成情報検索手段と、該構成情報検索手段により
検索された有効なパスを用いて前記入出力動作指示手段
により前記試験プログラムからの前記周辺装置に対する
入出力動作の再試行を前記入出力処理装置に指示させる
入出力再試行手段とを有する。
周辺装置の試験中に入出力動作が異常終了すると、構
成情報テーブルが参照されて異常終了となったパスが無
効となり他の有効なパスが検索され、該有効なパスを用
いて入出力再試行手段が入出力動作指示手段により前記
周辺装置に対する入出力動作の再試行を入出力処理装置
に指示させるので、入出力処理装置やチャネルや周辺処
理装置に障害が発生していても試験が異常終了してしま
うことがなく、また、有効なパスの使用を試みることに
よって異常の要因が周辺装置、入出力処理装置、チャネ
ルまたは周辺処理装置のいずれであるかが容易に判断で
きる。
成情報テーブルが参照されて異常終了となったパスが無
効となり他の有効なパスが検索され、該有効なパスを用
いて入出力再試行手段が入出力動作指示手段により前記
周辺装置に対する入出力動作の再試行を入出力処理装置
に指示させるので、入出力処理装置やチャネルや周辺処
理装置に障害が発生していても試験が異常終了してしま
うことがなく、また、有効なパスの使用を試みることに
よって異常の要因が周辺装置、入出力処理装置、チャネ
ルまたは周辺処理装置のいずれであるかが容易に判断で
きる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の周辺装置の試験方式の一実施例を示
す情報処理装置のブロック図、第２図は第１図の構成情
報テーブル７の構成を示す図、第３図は第２図の構成情
報テーブル７の内容を示す図、第４図は第１図のCPU1の
処理の流れ図である。
す情報処理装置のブロック図、第２図は第１図の構成情
報テーブル７の構成を示す図、第３図は第２図の構成情
報テーブル７の内容を示す図、第４図は第１図のCPU1の
処理の流れ図である。
この情報処理装置はCPU1と入出力処理装置8,9とチャ
ネル81,82,…,8n、91,92,…,9nと周辺処理装置10,11と
周辺装置12とから構成され、周辺装置12はパス25,26を
介してそれぞれ周辺処理装置10,11に接続され、周辺処
理装置10はパス21とチャネル82およびパス23とチャネル
92を介してそれぞれ入出力処理装置8,9に、周辺処理装
置11はパス22とチャネル8nおよびパス24とチャネル9nを
介してそれぞれ入出力処理装置8,9にそれぞれ接続さ
れ、入出力処理装置8,9はそれぞれCPU1に接続されてい
る。
ネル81,82,…,8n、91,92,…,9nと周辺処理装置10,11と
周辺装置12とから構成され、周辺装置12はパス25,26を
介してそれぞれ周辺処理装置10,11に接続され、周辺処
理装置10はパス21とチャネル82およびパス23とチャネル
92を介してそれぞれ入出力処理装置8,9に、周辺処理装
置11はパス22とチャネル8nおよびパス24とチャネル9nを
介してそれぞれ入出力処理装置8,9にそれぞれ接続さ
れ、入出力処理装置8,9はそれぞれCPU1に接続されてい
る。
CPU1は試験プログラム２と入出力動作指示手段３と入
出力再試行手段４と構成情報検索手段５と入出力終了状
態識別手段６と構成情報テーブル７を含んでいる。
出力再試行手段４と構成情報検索手段５と入出力終了状
態識別手段６と構成情報テーブル７を含んでいる。
試験プログラム２は周辺装置12の試験を行なう。入出
力動作指示手段３は入出力処理装置8,9に対して試験プ
ログラム２から周辺装置12への入出力動作の指示を行な
う。
力動作指示手段３は入出力処理装置8,9に対して試験プ
ログラム２から周辺装置12への入出力動作の指示を行な
う。
構成情報テーブル７は、第２図に示すように、試験パ
スを構成する装置である周辺装置番号101と、周辺装置
番号101に対応する入出力処理装置番号102とチャネル番
号103と周辺処理装置番号104と、試験バスの状態が有効
であるか無効であるかを示す試験パス状態識別フラグ10
5とから構成され、この場合、第３図に示すように、試
験パス71を入出力処理装置８、チャネル82および周辺処
理装置10として有効な状態であり、試験パス72を入出力
処理装置８、チャネル8nおよび周辺処理装置11として有
効な状態であり、試験パス73を入出力処理装置９、チャ
ネル92および周辺処理装置10として有効な状態であり、
試験パス74を入出力処理装置９、チャネル9nおよび周辺
処理装置11として無効な状態になっている。
スを構成する装置である周辺装置番号101と、周辺装置
番号101に対応する入出力処理装置番号102とチャネル番
号103と周辺処理装置番号104と、試験バスの状態が有効
であるか無効であるかを示す試験パス状態識別フラグ10
5とから構成され、この場合、第３図に示すように、試
験パス71を入出力処理装置８、チャネル82および周辺処
理装置10として有効な状態であり、試験パス72を入出力
処理装置８、チャネル8nおよび周辺処理装置11として有
効な状態であり、試験パス73を入出力処理装置９、チャ
ネル92および周辺処理装置10として有効な状態であり、
試験パス74を入出力処理装置９、チャネル9nおよび周辺
処理装置11として無効な状態になっている。
入出力終了状態識別手段６は入出力処理装置8,9が行
なった試験プログラム２から周辺装置12への入出力動作
の終了状態を識別し、正常終了であるか異常終了である
かを識別する。
なった試験プログラム２から周辺装置12への入出力動作
の終了状態を識別し、正常終了であるか異常終了である
かを識別する。
構成情報検索手段５は、第４図に示すように、試験パ
ス71,72,73,74を使用した周辺装置12の試験中に、入出
力終了状態識別手段６が周辺装置12への入出力動作が異
常終了であることを検出すると（ステップ31）、構成情
報テーブル７の中の周辺装置番号101を参照して周辺装
置12と同じ装置番号を検索し、入出力処理装置番号10
2、チャネル番号103および周辺処理番号104の３つの内
１つでも現使用中のものと違う試験パス71,72,73,74を
捜し出し、試験パス状態識別フラグ105を参照する。試
験パス状態識別フラグ105が無効であったならば、更に
検索を続ける（ステップ32）。構成情報検索手段５は現
使用中の試験パスとは別の試験パスで有効なものが存在
するか判断し（ステップ33）、有効なものが存在するな
らば、現使用中の試験パス71,72,73,74を構成情報テー
ブル７の中の周辺装置番号101を参照して周辺装置12と
同じ装置番号101を検査し、その装置番号に対応する入
出力処理装置番号102、チャネル番号103および周辺処理
装置番号104の３つがすべて同じ試験パス71,72,73,74を
捜し出し、対応する試験パス状態識別フラグ105を無効
にする（ステップ34）。
ス71,72,73,74を使用した周辺装置12の試験中に、入出
力終了状態識別手段６が周辺装置12への入出力動作が異
常終了であることを検出すると（ステップ31）、構成情
報テーブル７の中の周辺装置番号101を参照して周辺装
置12と同じ装置番号を検索し、入出力処理装置番号10
2、チャネル番号103および周辺処理番号104の３つの内
１つでも現使用中のものと違う試験パス71,72,73,74を
捜し出し、試験パス状態識別フラグ105を参照する。試
験パス状態識別フラグ105が無効であったならば、更に
検索を続ける（ステップ32）。構成情報検索手段５は現
使用中の試験パスとは別の試験パスで有効なものが存在
するか判断し（ステップ33）、有効なものが存在するな
らば、現使用中の試験パス71,72,73,74を構成情報テー
ブル７の中の周辺装置番号101を参照して周辺装置12と
同じ装置番号101を検査し、その装置番号に対応する入
出力処理装置番号102、チャネル番号103および周辺処理
装置番号104の３つがすべて同じ試験パス71,72,73,74を
捜し出し、対応する試験パス状態識別フラグ105を無効
にする（ステップ34）。
入出力再試行手段４は、第４図に示すように、構成情
報検索手段５がステップ32で捜し出した有効な試験パス
71,72,73,74を使って入出力動作指示手段３に指示して
入出力処理装置8,9に周辺装置12への入出力動作をさせ
て周辺装置12の試験を再試行させる（ステップ35）。
報検索手段５がステップ32で捜し出した有効な試験パス
71,72,73,74を使って入出力動作指示手段３に指示して
入出力処理装置8,9に周辺装置12への入出力動作をさせ
て周辺装置12の試験を再試行させる（ステップ35）。
第４図のステップ33において使用可能な代替試験パス
が存在しなければ試験は異常終了となり、ステップ35で
再試行されれば試験続行となる。
が存在しなければ試験は異常終了となり、ステップ35で
再試行されれば試験続行となる。
次に、本実施例の試験方式における動作を説明する。
周辺装置12に第３図に示す試験パス71すなわち入出力
処理装置８、チャネル82および周辺処理装置10を使用し
ての試験が実行されている場合について説明する。
処理装置８、チャネル82および周辺処理装置10を使用し
ての試験が実行されている場合について説明する。
試験中に入出力終了状態識別手段６が異常終了を検出
すると、構成情報検索手段５は構成情報テーブル７を参
照して３つの試験パス72,73,74から試験状態識別フラグ
105により有効な代替試験パス72,73を捜し出し、構成情
報テーブル７中の現使用中の試験パス71を検索して試験
状態識別フラグ105を無効とする。そして、入出力再試
行手段４により代替試験パス72により周辺装置12への入
出力動作が再試行され、試験が続行される。ここで、代
替試験パス72による入出力動作が正常終了すれば、障害
の要因はチャネル82または周辺処理装置10のいずれかで
あったことが判る。また、代替試験パス72による入出力
動作が異常終了し、代替試験パス73により再々試行を行
なって正常終了したときは、障害の要因は、少なくとも
入出力処理装置８であったことが判る。
すると、構成情報検索手段５は構成情報テーブル７を参
照して３つの試験パス72,73,74から試験状態識別フラグ
105により有効な代替試験パス72,73を捜し出し、構成情
報テーブル７中の現使用中の試験パス71を検索して試験
状態識別フラグ105を無効とする。そして、入出力再試
行手段４により代替試験パス72により周辺装置12への入
出力動作が再試行され、試験が続行される。ここで、代
替試験パス72による入出力動作が正常終了すれば、障害
の要因はチャネル82または周辺処理装置10のいずれかで
あったことが判る。また、代替試験パス72による入出力
動作が異常終了し、代替試験パス73により再々試行を行
なって正常終了したときは、障害の要因は、少なくとも
入出力処理装置８であったことが判る。
〔発明の効果〕 以上説明したように本発明は、周辺装置にいたる入出
力処理装置、チャネルおよび周辺処理装置を含むすべて
のパスと、各パスが有効であるか否かを示す情報とから
なる構成情報が可能されている構成情報テーブルを設
け、前記周辺装置に対する入出力動作が異常終了したと
き、前記構成情報テーブルを参照して異常終了となった
パスを無効とし、他の有効なパスを検索して該有効なパ
スを用いて入出力動作指示手段により入出力動作の再試
行を入出力処理装置に指示させることにより、再試行が
正常終了した場合、異常となったパスと代替パスとの違
いから、異常の原因が試験対象装置である周辺装置であ
るか、入出力処理装置やチャネルや周辺処理装置のいず
れであるかを容易に判断することができ、また、代替パ
スを使用して再試行することで周辺装置の試験を続行す
ることができるという効果がある。
力処理装置、チャネルおよび周辺処理装置を含むすべて
のパスと、各パスが有効であるか否かを示す情報とから
なる構成情報が可能されている構成情報テーブルを設
け、前記周辺装置に対する入出力動作が異常終了したと
き、前記構成情報テーブルを参照して異常終了となった
パスを無効とし、他の有効なパスを検索して該有効なパ
スを用いて入出力動作指示手段により入出力動作の再試
行を入出力処理装置に指示させることにより、再試行が
正常終了した場合、異常となったパスと代替パスとの違
いから、異常の原因が試験対象装置である周辺装置であ
るか、入出力処理装置やチャネルや周辺処理装置のいず
れであるかを容易に判断することができ、また、代替パ
スを使用して再試行することで周辺装置の試験を続行す
ることができるという効果がある。
第１図は本発明の周辺装置の試験方式の一実施例を示す
情報処理システムのブロック図、第２図は第１図の構成
情報テーブル７の構成を示す図、第３図は第２図の構成
情報テーブル７の内容を示す図、第４図は第１図のCPU1
の処理の流れ図である。 １……CPU、 ２……試験プログラム、 ３……入出力動作指示手段、 ４……入出力再試行手段、 ５……構成情報検索手段、 ６……入出力終了状態識別手段、 ７……構成情報テーブル、 8,9……入出力処理装置、 10,11……周辺処理装置、 12……周辺装置、 21,22,…,26……パス、 31,32,…,35……ステップ、 71,72,73,74……試験パス、 81,82,…,8n、91,92,…,9n……チャネル、 101……周辺装置番号、 102……入出力処理装置番号、 103……チャネル番号、 104……周辺処理装置番号、 105……試験パス状態識別フラグ。
情報処理システムのブロック図、第２図は第１図の構成
情報テーブル７の構成を示す図、第３図は第２図の構成
情報テーブル７の内容を示す図、第４図は第１図のCPU1
の処理の流れ図である。 １……CPU、 ２……試験プログラム、 ３……入出力動作指示手段、 ４……入出力再試行手段、 ５……構成情報検索手段、 ６……入出力終了状態識別手段、 ７……構成情報テーブル、 8,9……入出力処理装置、 10,11……周辺処理装置、 12……周辺装置、 21,22,…,26……パス、 31,32,…,35……ステップ、 71,72,73,74……試験パス、 81,82,…,8n、91,92,…,9n……チャネル、 101……周辺装置番号、 102……入出力処理装置番号、 103……チャネル番号、 104……周辺処理装置番号、 105……試験パス状態識別フラグ。
Claims (1)
- 【請求項１】試験プログラムと、 周辺処理装置およびチャネルを介して入出力処理装置と
接続された周辺装置への前記試験プログラムからの入出
力動作を前記入出力処理装置に指示する入出力動作指示
手段と、 前記試験プログラムからの前記周辺装置に対する入出力
動作が正常終了したか異常終了したかを識別する入出力
終了状態識別手段と、 前記周辺装置にいたる前記入出力処理装置、チャネルお
よび周辺処理装置を含むすべてのパスに対して、各パス
が有効であるか否かを示す情報を含む構成情報が格納さ
れる構成情報格納手段と、 前記入出力終了状態識別手段が前記周辺装置に対する入
出力動作が異常終了したことを識別したとき、前記構成
情報格納手段に格納された構成情報を参照して異常終了
となったパスを無効とし、他の有効なパスを検索する上
記構成情報検索手段と、 該構成情報検索手段により検索された有効なパスを用い
て前記入出力動作指示手段により前記試験プログラムか
らの前記周辺装置に対する入出力動作の再試行を前記入
出力処理装置に指示させる入出力再試行手段とを有す
る、周辺装置の試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2066534A JP2643526B2 (ja) | 1990-03-16 | 1990-03-16 | 周辺装置の試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2066534A JP2643526B2 (ja) | 1990-03-16 | 1990-03-16 | 周辺装置の試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03266155A JPH03266155A (ja) | 1991-11-27 |
| JP2643526B2 true JP2643526B2 (ja) | 1997-08-20 |
Family
ID=13318656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2066534A Expired - Lifetime JP2643526B2 (ja) | 1990-03-16 | 1990-03-16 | 周辺装置の試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2643526B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5982909B2 (ja) * | 2012-03-19 | 2016-08-31 | 富士通株式会社 | 制御装置、ストレージ装置、ストレージ装置の試験方法及びストレージ装置の試験プログラム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398041A (ja) * | 1986-10-14 | 1988-04-28 | Nec Corp | 周辺装置の入出力再試行制御方式 |
-
1990
- 1990-03-16 JP JP2066534A patent/JP2643526B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03266155A (ja) | 1991-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01269151A (ja) | 多重プロセツサシステム試験方法 | |
| JP2643526B2 (ja) | 周辺装置の試験装置 | |
| JP3162102B2 (ja) | 仮想計算機間データ転送処理装置 | |
| JPH0147818B2 (ja) | ||
| JPS60173654A (ja) | マルチプロセツサシステム | |
| JPS63213039A (ja) | 診断装置の障害解析方式 | |
| JPS57109058A (en) | Step system of microcomputer | |
| JPH03225536A (ja) | ログデータ採取方法とその装置 | |
| JPS59183443A (ja) | デバツグ装置 | |
| JPS6398764A (ja) | マルチ計算機システムにおけるフアイルリカバリ方式 | |
| JPS62175838A (ja) | シフトアウト・デ−タの収集方式 | |
| JP2947571B2 (ja) | 障害診断装置 | |
| JP2936170B2 (ja) | 障害処理方式 | |
| JPS63111554A (ja) | 共有メモリ試験方式 | |
| JPS60150143A (ja) | 計算機におけるメモリアクセスのトレ−ス装置 | |
| JPH07170265A (ja) | 複数ノードシステム | |
| JPH0233219B2 (ja) | ||
| JPH0227691B2 (ja) | ||
| JPS62125448A (ja) | フロントアドレスアレイ制御方式 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPS60189542A (ja) | プロセツサ暴走検出方式 | |
| JPS62208136A (ja) | シ−ケンシヤル・コントロ−ル回路試験方式 | |
| JPS61170847A (ja) | 周辺装置自動試験装置 | |
| JPS59226955A (ja) | プログラム・デバツク装置 | |
| JPH04174033A (ja) | 情報処理装置試験診断プログラムデバグ方式 |