JP2598479B2 - 集積回路の製造方法 - Google Patents
集積回路の製造方法Info
- Publication number
- JP2598479B2 JP2598479B2 JP63204546A JP20454688A JP2598479B2 JP 2598479 B2 JP2598479 B2 JP 2598479B2 JP 63204546 A JP63204546 A JP 63204546A JP 20454688 A JP20454688 A JP 20454688A JP 2598479 B2 JP2598479 B2 JP 2598479B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium
- contact
- region
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title description 3
- 239000010936 titanium Substances 0.000 claims description 40
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 39
- 229910052719 titanium Inorganic materials 0.000 claims description 38
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 37
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 230000004888 barrier function Effects 0.000 claims description 30
- 239000012298 atmosphere Substances 0.000 claims description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 23
- 239000001301 oxygen Substances 0.000 claims description 23
- 229910052760 oxygen Inorganic materials 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 17
- 229910052757 nitrogen Inorganic materials 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 12
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 description 18
- 229910021341 titanium silicide Inorganic materials 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000000203 mixture Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910001873 dinitrogen Inorganic materials 0.000 description 5
- 238000005121 nitriding Methods 0.000 description 5
- 238000005382 thermal cycling Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005272 metallurgy Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/112—Nitridation, direct, of silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/118—Oxide films
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/147—Silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は集積回路製造技術に関するものであり、とく
に接点領域と、その接点領域の上部の冶金学的障壁の形
成に関するものである。
に接点領域と、その接点領域の上部の冶金学的障壁の形
成に関するものである。
（従来の技術および発明が解決しようとする課題） 集積回路の製造においては、シリコンが単結晶状態で
基板として、および多結晶状態でゲート電極および相互
接続のために一般に用いられている。アルミニウムが導
体として一般的に用いられ、とくに接点または相互接続
を形成するために用いられる。問題の１つは、シリコン
がアルミニウムのようなある種の金属に溶解し、または
それらの金属中に拡散することである。したがって、た
とえば、シリコン基板中に形成されているソース領域ま
たはドレイン領域に接点窓をあけることにより接点が形
成され、その接点開口部をふさぐためにアルミニウムが
用いられる時に、シリコンがいくらか溶融して、接点か
ら下方へ延びる一般に「スパイク」と呼ばれているもの
が形成される結果となる。スパイクがソース／ドレイン
領域あるいはその他の下側の領域全体に広がったとする
と、トランジスタは「くぎを打たれた接合」により壊さ
れることになる。
基板として、および多結晶状態でゲート電極および相互
接続のために一般に用いられている。アルミニウムが導
体として一般的に用いられ、とくに接点または相互接続
を形成するために用いられる。問題の１つは、シリコン
がアルミニウムのようなある種の金属に溶解し、または
それらの金属中に拡散することである。したがって、た
とえば、シリコン基板中に形成されているソース領域ま
たはドレイン領域に接点窓をあけることにより接点が形
成され、その接点開口部をふさぐためにアルミニウムが
用いられる時に、シリコンがいくらか溶融して、接点か
ら下方へ延びる一般に「スパイク」と呼ばれているもの
が形成される結果となる。スパイクがソース／ドレイン
領域あるいはその他の下側の領域全体に広がったとする
と、トランジスタは「くぎを打たれた接合」により壊さ
れることになる。
このようなことが起ることを避けるために、シリコン
基板アルミニウムの接点物質の間の反応に対する治金学
的障壁として窒化チタンを使用できる。したがって、ア
ルミニウムが窒化チタン層によりシリコンから分離され
ると、スパイクの発生が減少させられ、または完全に無
くされる。純チタンと窒素を反応させることにより窒化
チタンを得ることができるが、障壁の質を高くすること
は困難である。第１に、薄すぎない障壁層が望ましい。
第２に、窒化チタンで形成された障壁層は不純物を痕跡
量だけ必ず含むことである。障壁中に含まれている酸素
のような不純物は窒化チタンの粒界に沿ってシリコン原
子が障壁中を拡散することを禁止することにより障壁の
質を改善するものであると信ぜられている。また、応力
を受けている層はシリコンの拡散を阻止するのにあまり
効果がないと信ぜられるから、障壁層は引張り応力を受
けた状態においてはならない。したがって低い引張り応
力または圧縮応力が好ましい。
基板アルミニウムの接点物質の間の反応に対する治金学
的障壁として窒化チタンを使用できる。したがって、ア
ルミニウムが窒化チタン層によりシリコンから分離され
ると、スパイクの発生が減少させられ、または完全に無
くされる。純チタンと窒素を反応させることにより窒化
チタンを得ることができるが、障壁の質を高くすること
は困難である。第１に、薄すぎない障壁層が望ましい。
第２に、窒化チタンで形成された障壁層は不純物を痕跡
量だけ必ず含むことである。障壁中に含まれている酸素
のような不純物は窒化チタンの粒界に沿ってシリコン原
子が障壁中を拡散することを禁止することにより障壁の
質を改善するものであると信ぜられている。また、応力
を受けている層はシリコンの拡散を阻止するのにあまり
効果がないと信ぜられるから、障壁層は引張り応力を受
けた状態においてはならない。したがって低い引張り応
力または圧縮応力が好ましい。
通常は、接点開口部の上にシリコン基板中の領域また
はチタンが付着された後で、窒素雰囲気中での反応によ
り窒化チタンが形成されると、接点領域中のチタンのい
くらかがシリコンと反応してチタンのケイ化物を生成す
る。チタンのケイ化物は基板中の領域へ低抵抗値の接点
を形成する。しかし、チタンのケイ化物は障壁物質では
なく、チタンのケイ化物の量が多すぎると接合に洩れを
ひき起すことがある。
はチタンが付着された後で、窒素雰囲気中での反応によ
り窒化チタンが形成されると、接点領域中のチタンのい
くらかがシリコンと反応してチタンのケイ化物を生成す
る。チタンのケイ化物は基板中の領域へ低抵抗値の接点
を形成する。しかし、チタンのケイ化物は障壁物質では
なく、チタンのケイ化物の量が多すぎると接合に洩れを
ひき起すことがある。
更に、チタンのケイ化物は窒化チタンと比較して比較
的迅速に生成し、その結果として、接点開口部にチタン
が置かれ、そのチタンが窒素雰囲気中で反応したとする
と、窒化チタンの量より比較的多量のチタンケイ化物が
生成される。チタン−シリコンの反応速度とチタン−窒
素の反応速度はそれら２つの層の厚さを決定する。それ
ら２つの物質の反応速度は独立に制御することはできな
いから、それら２つの層が同時に形成される時には、そ
れら２つの層の相対的な厚さを制御することは可能でな
かった。実際に、チタンのケイ化物の厚い層は接点中に
高い引張り応力を生ずるから、チタンのケイ化物の非常
に薄い層を形成したい。
的迅速に生成し、その結果として、接点開口部にチタン
が置かれ、そのチタンが窒素雰囲気中で反応したとする
と、窒化チタンの量より比較的多量のチタンケイ化物が
生成される。チタン−シリコンの反応速度とチタン−窒
素の反応速度はそれら２つの層の厚さを決定する。それ
ら２つの物質の反応速度は独立に制御することはできな
いから、それら２つの層が同時に形成される時には、そ
れら２つの層の相対的な厚さを制御することは可能でな
かった。実際に、チタンのケイ化物の厚い層は接点中に
高い引張り応力を生ずるから、チタンのケイ化物の非常
に薄い層を形成したい。
従来の技術の別の問題は、直接熱反応によりチタンの
ケイ化物を生成する場合に、制御された量の酸素または
その他の元素を窒化チタン膜中に加えられないことであ
る酸素またはその他の元素は窒化チタン中の粒界を充す
ものと信ぜられている。
ケイ化物を生成する場合に、制御された量の酸素または
その他の元素を窒化チタン膜中に加えられないことであ
る酸素またはその他の元素は窒化チタン中の粒界を充す
ものと信ぜられている。
したがって、本発明の目的は従来の方法のそれらの問
題を解決することである。
題を解決することである。
（課題を解決するための手段） 上記目的を達成するために本発明によれば、集積回路
の下地シリコン領域への電気的コンタクトを絶縁材層の
コンタクト開口においてつくり、そのコンタクトの上に
冶金学的障壁を形成する方法であって、ａ）シリコン基
板に少なくとも１個のドーピングされたトランジスタ領
域を設ける段階と、ｂ）そのシリコン基板上に絶縁材層
を形成し、絶縁材層にトランジスタ領域までの少なくと
も１個のコンタクト開口を限定してトランジスタ領域の
コンタクト部分でシリコン基板を露出する段階と、ｃ）
絶縁材および露出されたコンタクト部分の上に第１チタ
ン層をつくる段階と、ｄ）段階ａ）、ｂ）およびｃ）に
よりつくられた構造物を窒素またはアンモニアを含む第
１の雰囲気中で加熱して、チタン層を絶縁材上の冶金学
的障壁としての窒化チタン層に変換するとともに、コン
タクト部分における窒化チタン層の下に低抵抗シリサイ
ドコンタクトに変換する段階、を含む方法において、段
階ｂ）の後であって段階ｃ）の前に、段階ａ）および
ｂ）の結果として得られた構造物を、酸素および窒素の
内の少なくとも一方を含む第２の雰囲気内で700℃から1
000℃の範囲の温度で加熱してシリコン基板の露出部分
を反応させ、コンタクト開口内にシリコンと酸素および
窒素の内の少なくとも一方とを含む化合物としての制限
領域を、絶縁材層より実質的に薄く形成する段階ｅ）を
含み、段階ｄ）は段階ａ）、ｂ）、ｃ）およびｅ）によ
り形成される構造について行われ、それにより段階ｄ）
において制御領域がシリサイドコンタクトの形成速度を
低下させて冶金学的障壁に対するシリサイドコンタクト
の厚さを制御することを特徴とする。
の下地シリコン領域への電気的コンタクトを絶縁材層の
コンタクト開口においてつくり、そのコンタクトの上に
冶金学的障壁を形成する方法であって、ａ）シリコン基
板に少なくとも１個のドーピングされたトランジスタ領
域を設ける段階と、ｂ）そのシリコン基板上に絶縁材層
を形成し、絶縁材層にトランジスタ領域までの少なくと
も１個のコンタクト開口を限定してトランジスタ領域の
コンタクト部分でシリコン基板を露出する段階と、ｃ）
絶縁材および露出されたコンタクト部分の上に第１チタ
ン層をつくる段階と、ｄ）段階ａ）、ｂ）およびｃ）に
よりつくられた構造物を窒素またはアンモニアを含む第
１の雰囲気中で加熱して、チタン層を絶縁材上の冶金学
的障壁としての窒化チタン層に変換するとともに、コン
タクト部分における窒化チタン層の下に低抵抗シリサイ
ドコンタクトに変換する段階、を含む方法において、段
階ｂ）の後であって段階ｃ）の前に、段階ａ）および
ｂ）の結果として得られた構造物を、酸素および窒素の
内の少なくとも一方を含む第２の雰囲気内で700℃から1
000℃の範囲の温度で加熱してシリコン基板の露出部分
を反応させ、コンタクト開口内にシリコンと酸素および
窒素の内の少なくとも一方とを含む化合物としての制限
領域を、絶縁材層より実質的に薄く形成する段階ｅ）を
含み、段階ｄ）は段階ａ）、ｂ）、ｃ）およびｅ）によ
り形成される構造について行われ、それにより段階ｄ）
において制御領域がシリサイドコンタクトの形成速度を
低下させて冶金学的障壁に対するシリサイドコンタクト
の厚さを制御することを特徴とする。
（実施例） 以下図面を参照して本発明を詳しく説明する。
まず半導体集積回路の種々の部分の代表的な横断面図
が示されている第１図を参照する。たとえばシリコンで
構成されている基板10の上にソース領域12とドレイン領
域12が形成されている。それらの領域12の典型的な厚さ
（深さ）は0.1〜0.5μｍで、イオン注入または拡散によ
り一般に形成される。ゲート電極14がソース領域とドレ
イン領域の間の全体として中心部に形成され、ゲート誘
導体16により基板10の上面から分離されるゲート誘導体
16は典型的にはシリコン酸化物、シリコン窒化物、また
はシリコンのオキシニトライド（oxynjtride）であっ
て、厚さが100〜400オングストロームである。図からわ
かるように、厚さが典型的には200〜1000オングストロ
ームであるシリコン酸化物の層18がゲート電極の上壁と
側壁および基板10の上面を覆う。後で説明するように、
接点開口部をあける前にソース領域とドレイン領域はシ
リコン酸化物層18を通じて直接イオン注入することによ
り形成される。イオン注入の後で、熱処理を行って注入
イオンを活性化し、それらのイオンを横方向と下の方向
へ移動させる。
が示されている第１図を参照する。たとえばシリコンで
構成されている基板10の上にソース領域12とドレイン領
域12が形成されている。それらの領域12の典型的な厚さ
（深さ）は0.1〜0.5μｍで、イオン注入または拡散によ
り一般に形成される。ゲート電極14がソース領域とドレ
イン領域の間の全体として中心部に形成され、ゲート誘
導体16により基板10の上面から分離されるゲート誘導体
16は典型的にはシリコン酸化物、シリコン窒化物、また
はシリコンのオキシニトライド（oxynjtride）であっ
て、厚さが100〜400オングストロームである。図からわ
かるように、厚さが典型的には200〜1000オングストロ
ームであるシリコン酸化物の層18がゲート電極の上壁と
側壁および基板10の上面を覆う。後で説明するように、
接点開口部をあける前にソース領域とドレイン領域はシ
リコン酸化物層18を通じて直接イオン注入することによ
り形成される。イオン注入の後で、熱処理を行って注入
イオンを活性化し、それらのイオンを横方向と下の方向
へ移動させる。
その後で、比較的厚い誘電体層20を形成する。この誘
電体層の形成は典型的には化学蒸着（CVD）法により行
う。誘電体層20はシリコン酸化物、シリコンオキシニト
ライドまたは窒化シリコンで構成できる。誘電体層20の
典型的な厚さは0.5〜1.0μｍである。この構造に接点開
口部21をエッチングによりあける。ソース領域およびド
レイン領域12へ電気接点を取付けられるように、接点開
口部21は誘電体層20と、それの下側のシリコン酸化物領
域18を貫通してソース領域およびドレイン領域12の一部
を露出させている様子が図に示されている。多結晶シリ
コンゲート電極14が二酸化シリコンすなわちシリコン酸
化物18の層とCVD誘電体層20により覆われたままである
ことに気がつくであろう。このように、第１図は本発明
に従って処理する用意ができている。しかし、本発明は
ソース領域とドレイン領域だけに接点を設けることに限
定されるものではなく、集積回路の別の部分へも接点を
設けることができることにも注意されたい。
電体層の形成は典型的には化学蒸着（CVD）法により行
う。誘電体層20はシリコン酸化物、シリコンオキシニト
ライドまたは窒化シリコンで構成できる。誘電体層20の
典型的な厚さは0.5〜1.0μｍである。この構造に接点開
口部21をエッチングによりあける。ソース領域およびド
レイン領域12へ電気接点を取付けられるように、接点開
口部21は誘電体層20と、それの下側のシリコン酸化物領
域18を貫通してソース領域およびドレイン領域12の一部
を露出させている様子が図に示されている。多結晶シリ
コンゲート電極14が二酸化シリコンすなわちシリコン酸
化物18の層とCVD誘電体層20により覆われたままである
ことに気がつくであろう。このように、第１図は本発明
に従って処理する用意ができている。しかし、本発明は
ソース領域とドレイン領域だけに接点を設けることに限
定されるものではなく、集積回路の別の部分へも接点を
設けることができることにも注意されたい。
本発明の方法の好適な実施例に従って、次の工程は反
応熱サイクル工程である。この工程は従来の炉管内で、
または熱を発生させるために高輝度赤外線灯を用いる急
速熱処理装置のいずれかを行うことができるこのサイク
ル中の温度は700〜1100℃の範囲であるが、800℃が好ま
しい。この熱サイクル中の雰囲気は、形成される制御層
の希望の組成に応じて、酸素または水素またはそのいず
れかを含む化合物で構成される。
応熱サイクル工程である。この工程は従来の炉管内で、
または熱を発生させるために高輝度赤外線灯を用いる急
速熱処理装置のいずれかを行うことができるこのサイク
ル中の温度は700〜1100℃の範囲であるが、800℃が好ま
しい。この熱サイクル中の雰囲気は、形成される制御層
の希望の組成に応じて、酸素または水素またはそのいず
れかを含む化合物で構成される。
この反応サイクル中に領域22を形成する（第２図）。
この好適な実施例において領域22は制御層を構成し、一
般式SiOaObNcの化合物で構成される。この化学式におい
ては、a,b,cは、領域22の化学組成を反応熱サイクル工
程中に混合気体の選択によりある範囲で制御できること
を示す。たとえば、窒素ガスまたはアンモニアガスが存
在しないと、シリコン酸化物（SiO2）が生成され、その
シリコン酸化物が制御層として用いられる。しかし、領
域22がそれの化学組成の一部として窒素を含むように、
この第１の熱サイクル中に窒素がある態様で雰囲気中に
存在することが通常意図される。領域22の典型的な厚さ
は20〜50オングストロームであるが、20オングストロー
ムが好ましい。
この好適な実施例において領域22は制御層を構成し、一
般式SiOaObNcの化合物で構成される。この化学式におい
ては、a,b,cは、領域22の化学組成を反応熱サイクル工
程中に混合気体の選択によりある範囲で制御できること
を示す。たとえば、窒素ガスまたはアンモニアガスが存
在しないと、シリコン酸化物（SiO2）が生成され、その
シリコン酸化物が制御層として用いられる。しかし、領
域22がそれの化学組成の一部として窒素を含むように、
この第１の熱サイクル中に窒素がある態様で雰囲気中に
存在することが通常意図される。領域22の典型的な厚さ
は20〜50オングストロームであるが、20オングストロー
ムが好ましい。
反応サイクルに続いて、たとえば高真空中でのスパッ
タリングまたは電子ビーム蒸着によりチタン層24を形成
する。チタン層24の典型的な厚さは200〜2000オングス
トロームであるが、700オングストロームが好ましい。
タリングまたは電子ビーム蒸着によりチタン層24を形成
する。チタン層24の典型的な厚さは200〜2000オングス
トロームであるが、700オングストロームが好ましい。
第３図は第２の反応熱サイクル後の第２図に示されて
いる構造の一部を拡大図で示すものである。この第２の
熱サイクルは従来の炉または急速熱処理装置で行うこと
ができる。このサイクル中の温度は550〜800℃であり、
それの持続時間は５秒〜５分（急速熱処理による場合）
または10分〜１時間（炉管を用いる場合）である。好適
な方法においては、従来の炉管を650℃で15分間用い
る。この第２の熱サイクル中の雰囲気は窒素ガス（N2）
またはアンモニア（NH3）の態様の窒素を含むが、窒素
ガスとアンモニアガスの組合わせを使用することもでき
る。その組合わせにアルゴンを混合することもできる。
また、反応ガス混合物中に酸素または水蒸気を低い割合
で加えることもできる。
いる構造の一部を拡大図で示すものである。この第２の
熱サイクルは従来の炉または急速熱処理装置で行うこと
ができる。このサイクル中の温度は550〜800℃であり、
それの持続時間は５秒〜５分（急速熱処理による場合）
または10分〜１時間（炉管を用いる場合）である。好適
な方法においては、従来の炉管を650℃で15分間用い
る。この第２の熱サイクル中の雰囲気は窒素ガス（N2）
またはアンモニア（NH3）の態様の窒素を含むが、窒素
ガスとアンモニアガスの組合わせを使用することもでき
る。その組合わせにアルゴンを混合することもできる。
また、反応ガス混合物中に酸素または水蒸気を低い割合
で加えることもできる。
反応性雰囲気中での集積回路（すなわち、製造中のウ
ェハー）のこの熱サイクルにより種々の領域が形成され
る。したがって、第３図を参照して、第２図のソース／
ドレイン領域12の上部の制御層12はもはや示されていな
いが、その代りに、ソース／ドレイン領域12の上面から
下方へ延びる領域30が形成されている。領域30は主とし
てチタンのケイ化物で構成されるが、領域30には少量の
酸素と窒素が含まれることがある。一般に、領域30の組
成は一般式TixOyNzSirにより記述される。領域30はトラ
ンジスタのソース／ドレイン領域12への低抵抗値の電気
接点を形成する。
ェハー）のこの熱サイクルにより種々の領域が形成され
る。したがって、第３図を参照して、第２図のソース／
ドレイン領域12の上部の制御層12はもはや示されていな
いが、その代りに、ソース／ドレイン領域12の上面から
下方へ延びる領域30が形成されている。領域30は主とし
てチタンのケイ化物で構成されるが、領域30には少量の
酸素と窒素が含まれることがある。一般に、領域30の組
成は一般式TixOyNzSirにより記述される。領域30はトラ
ンジスタのソース／ドレイン領域12への低抵抗値の電気
接点を形成する。
この好適な実施例においては領域30は接点領域内にの
み設けられることがわかる。その領域の厚さはたとえば
600オングストロームである。
み設けられることがわかる。その領域の厚さはたとえば
600オングストロームである。
層32が第３図において最も上の層として示されてい
る。その層32は、第２の熱サイクル中にチタン層24と雰
囲気中に含まれている窒素との反応により生成された窒
化チタンで主として構成される。しかし、治金学的障壁
としての領域32の機能を促進するために、領域32には酸
素を含むことが好ましい。窒化チタン層内の粒界に沿う
物質の急速な拡散を阻止するために、酸素をその粒界に
沿って含まさなければならないと現在考えられている。
層32の一般式はTiuOrNwである。
る。その層32は、第２の熱サイクル中にチタン層24と雰
囲気中に含まれている窒素との反応により生成された窒
化チタンで主として構成される。しかし、治金学的障壁
としての領域32の機能を促進するために、領域32には酸
素を含むことが好ましい。窒化チタン層内の粒界に沿う
物質の急速な拡散を阻止するために、酸素をその粒界に
沿って含まさなければならないと現在考えられている。
層32の一般式はTiuOrNwである。
第３図には層32と誘電体層20の間に層34も示されてい
る。領域34は僅かな酸素とシリコンを含む窒化チタンで
主として構成される。この化合物は第２の反応熱サイク
ル中に生成され、その反応熱サイクル中にチタン層24の
チタンが誘電体層20の誘電体（ガラス）と反応する。誘
電体層20は典型的にはシリコンを含む。
る。領域34は僅かな酸素とシリコンを含む窒化チタンで
主として構成される。この化合物は第２の反応熱サイク
ル中に生成され、その反応熱サイクル中にチタン層24の
チタンが誘電体層20の誘電体（ガラス）と反応する。誘
電体層20は典型的にはシリコンを含む。
この第２の反応熱サイクル中に領域30と32を形成する
には、ソース／ドレイン領域12と基板10の間に形成され
るダイオードの諸特性が劣化しないように、ソース領域
12またはドレイン領域12の厚さより領域30の厚さを薄く
保たなければならない。また、先に述べたように、領域
32には酸素を含ませるべきである。第２の反応熱サイク
ルの前に制御層22を形成することによりそれらの要求を
共に満すことができる。主としてケイ化物で構成されて
いる領域30が、制御層22が存在しなかった場合の大きさ
より小さいように、制御層22は領域30に含まれている反
応物質の輸送を妨げる。制御層22はケイ化物の生成速度
を低くするが、その制御層は領域32の形成速度にはほと
んど影響を及ぼさない。制御層22は領域32に含ませる酸
素の供給源としても機能する。制御層22からの酸素はチ
タン中に入る。制御層22の厚さと組成を適切に選択する
ことにより、領域30と32の厚さを希望の値に制御でき
る。先に述べたように制御層22はこのサイクル中に消費
されるから、この制御層のことを「犠牲」層と呼ぶこと
ができる。したがって、第１の熱サイクルの後に接点開
口部の露出されている部分に制御層22を形成することに
より、低抵抗値の電気接点（領域30）と、その電気接点
の上側の良い治金学的障壁（層32）とを同時に形成でき
る。次に、第３図に示されているこの構造を接点開口部
を埋めることを含めて、標準的な方法に従って処理でき
る。
には、ソース／ドレイン領域12と基板10の間に形成され
るダイオードの諸特性が劣化しないように、ソース領域
12またはドレイン領域12の厚さより領域30の厚さを薄く
保たなければならない。また、先に述べたように、領域
32には酸素を含ませるべきである。第２の反応熱サイク
ルの前に制御層22を形成することによりそれらの要求を
共に満すことができる。主としてケイ化物で構成されて
いる領域30が、制御層22が存在しなかった場合の大きさ
より小さいように、制御層22は領域30に含まれている反
応物質の輸送を妨げる。制御層22はケイ化物の生成速度
を低くするが、その制御層は領域32の形成速度にはほと
んど影響を及ぼさない。制御層22は領域32に含ませる酸
素の供給源としても機能する。制御層22からの酸素はチ
タン中に入る。制御層22の厚さと組成を適切に選択する
ことにより、領域30と32の厚さを希望の値に制御でき
る。先に述べたように制御層22はこのサイクル中に消費
されるから、この制御層のことを「犠牲」層と呼ぶこと
ができる。したがって、第１の熱サイクルの後に接点開
口部の露出されている部分に制御層22を形成することに
より、低抵抗値の電気接点（領域30）と、その電気接点
の上側の良い治金学的障壁（層32）とを同時に形成でき
る。次に、第３図に示されているこの構造を接点開口部
を埋めることを含めて、標準的な方法に従って処理でき
る。
しかし、本発明の別の実施例に従って、別の障壁層が
形成される。第４図を参照して、この別の処理に従っ
て、別のチタン層40を、たとえば400〜2000オングスト
ロームの厚さで層32の上面に次に形成し、集積回路（ウ
ェハー）に対して窒素ガスまたはアンモニアガスの窒化
雰囲気中で第３の熱サイクルを行う。その結果として、
厚さが400〜2000オングストローム、好ましくは700オン
グストローム、の窒化チタンの層42が形成されることに
なる。この熱サイクルは650℃の温度で30分間行う。こ
の第３の熱サイクル中に、チタン層40が窒化チタン層42
へ完全に変るように、既に形成されている障壁層32がソ
ース／ドレイン領域12または基板10からチタン層40への
シリコンの拡散を阻止する。（この理由から、第４図に
おいて上側の層には参照符号40と42がつけられている。
層40と42は異なる時に生ずる）このような結果のため
に、窒化チタン層の最終的な全体の厚さを正確に制御で
きることがわかるであろう。
形成される。第４図を参照して、この別の処理に従っ
て、別のチタン層40を、たとえば400〜2000オングスト
ロームの厚さで層32の上面に次に形成し、集積回路（ウ
ェハー）に対して窒素ガスまたはアンモニアガスの窒化
雰囲気中で第３の熱サイクルを行う。その結果として、
厚さが400〜2000オングストローム、好ましくは700オン
グストローム、の窒化チタンの層42が形成されることに
なる。この熱サイクルは650℃の温度で30分間行う。こ
の第３の熱サイクル中に、チタン層40が窒化チタン層42
へ完全に変るように、既に形成されている障壁層32がソ
ース／ドレイン領域12または基板10からチタン層40への
シリコンの拡散を阻止する。（この理由から、第４図に
おいて上側の層には参照符号40と42がつけられている。
層40と42は異なる時に生ずる）このような結果のため
に、窒化チタン層の最終的な全体の厚さを正確に制御で
きることがわかるであろう。
先に説明したように、本発明の二重障壁層の面は制御
層の面とは独立に実施できるが、最良の結果を得るため
に、それら２つの面を組合わせて実施することが好まし
い。第５図、第６図および第７図は制御層を含むこと無
しに本発明の二重障壁層を適用することを示すものであ
る。
層の面とは独立に実施できるが、最良の結果を得るため
に、それら２つの面を組合わせて実施することが好まし
い。第５図、第６図および第７図は制御層を含むこと無
しに本発明の二重障壁層を適用することを示すものであ
る。
まず第５図を参照して、基板10はたとえば単結晶シリ
コンで形成され、電気接点を形成すべきソース領域また
はドレイン領域のような代表的な領域12を含む。領域12
の次にゲート電極14が形成される。そのゲート電極はた
とえば多結晶で構成され、ゲート酸化物層16により下側
の基板10が分離される。シリコン酸化物、ケイ酸ガスラ
ス（PSG）またはホウケイ酸ガスラス（BPSG）のような
比較的厚い誘電体層20が基板10の表面と、ゲート電極14
の上側および側壁を覆う。第１〜３図に層18として示さ
れているゲート電極14の上側と側壁を覆う薄い酸化物層
は省くことができ、したがって第５〜７図には示されて
いない。
コンで形成され、電気接点を形成すべきソース領域また
はドレイン領域のような代表的な領域12を含む。領域12
の次にゲート電極14が形成される。そのゲート電極はた
とえば多結晶で構成され、ゲート酸化物層16により下側
の基板10が分離される。シリコン酸化物、ケイ酸ガスラ
ス（PSG）またはホウケイ酸ガスラス（BPSG）のような
比較的厚い誘電体層20が基板10の表面と、ゲート電極14
の上側および側壁を覆う。第１〜３図に層18として示さ
れているゲート電極14の上側と側壁を覆う薄い酸化物層
は省くことができ、したがって第５〜７図には示されて
いない。
領域12のうち接点を形成すべき部分を少なくとも露出
させるために接点開口部がエッチングされる。拡散され
るようになり、または治金学的障壁となる、遷移金属の
ような物質、とくにチタンの層24が第５図に示されてい
る。その層24は接点開口部をあけた後で付着する。層24
の厚さは典型的には400〜2000オングストロームである
が、700オングストロームが好ましい。
させるために接点開口部がエッチングされる。拡散され
るようになり、または治金学的障壁となる、遷移金属の
ような物質、とくにチタンの層24が第５図に示されてい
る。その層24は接点開口部をあけた後で付着する。層24
の厚さは典型的には400〜2000オングストロームである
が、700オングストロームが好ましい。
層24を形成した後で、集積回路（または集積回路を含
んでいるウェハー）を窒化性雰囲気中で熱サイクルし
て、チタン（または他の物質）がその雰囲気と反応でき
るようにする。この熱サイクルは従来の炉管内で行うこ
とができ、または先に述べたように500〜800℃の温度で
急速熱処理装置内で行うことができる。炉管処理の場合
には、サイクル時間は典型的には10〜240分間である650
℃の温度を15分間用いることが好ましい。たとえば加熱
用電球を用いる急速熱処理の場合には、熱処理の時間は
典型的には15秒〜10分間である。熱サイクル中の雰囲気
は窒素ガスまたはアンモニアガスあるいはそれらの混合
ガスであり、形成する層の希望の組成に応じて少量の水
素、酸素または水蒸気を含むことがある。この反応のサ
イクル中に、チタン層24が、主として窒化チタンを含む
層50に変えられる。しかし、窒化チタンの粒界に沿って
含まれる水素または酸素により、それ以上の量の水素、
酸素または水蒸気が層50の性能を改良する。これによ
り、接点開口部を埋める接点プラグまたは相互接続中へ
の領域10または12からのシリコンの移動または拡散に対
する接点治金学的障壁としての窒化チタン層50の性能を
向上させる。また、この第１の熱サイクル中に、チタン
のケイ化物の領域が、接点開口部内のチタン層24の下側
部分とソース／ドレイン領域12の間の反応により接点開
口部中にチタンのケイ化物の領域52が形成される。
んでいるウェハー）を窒化性雰囲気中で熱サイクルし
て、チタン（または他の物質）がその雰囲気と反応でき
るようにする。この熱サイクルは従来の炉管内で行うこ
とができ、または先に述べたように500〜800℃の温度で
急速熱処理装置内で行うことができる。炉管処理の場合
には、サイクル時間は典型的には10〜240分間である650
℃の温度を15分間用いることが好ましい。たとえば加熱
用電球を用いる急速熱処理の場合には、熱処理の時間は
典型的には15秒〜10分間である。熱サイクル中の雰囲気
は窒素ガスまたはアンモニアガスあるいはそれらの混合
ガスであり、形成する層の希望の組成に応じて少量の水
素、酸素または水蒸気を含むことがある。この反応のサ
イクル中に、チタン層24が、主として窒化チタンを含む
層50に変えられる。しかし、窒化チタンの粒界に沿って
含まれる水素または酸素により、それ以上の量の水素、
酸素または水蒸気が層50の性能を改良する。これによ
り、接点開口部を埋める接点プラグまたは相互接続中へ
の領域10または12からのシリコンの移動または拡散に対
する接点治金学的障壁としての窒化チタン層50の性能を
向上させる。また、この第１の熱サイクル中に、チタン
のケイ化物の領域が、接点開口部内のチタン層24の下側
部分とソース／ドレイン領域12の間の反応により接点開
口部中にチタンのケイ化物の領域52が形成される。
この第１の熱サイクルの後で、チタンで形成すること
が好ましい別の層40を窒化チタン層50の上面に付着す
る。層40の厚さは400〜2000オングストロームである。
次に第２の熱サイクルを行って層40を雰囲気と反応させ
る。その雰囲気は第１の熱サイクル中の雰囲気と同じで
あるが、この第２の熱サイクルは650℃で30分間行うこ
とが好ましい。その結果、チタン層40が雰囲気と反応し
て層40とほぼ同じ厚さの窒化チタン層42を形成する。し
たがって、第７図には、同じ層に同じ参照符号を付ける
のではなく、参照符号40（チタンを示す）から参照符号
42（窒化チタンを示す）へ変化する、２つの参照符号40
と42を付けて示している。
が好ましい別の層40を窒化チタン層50の上面に付着す
る。層40の厚さは400〜2000オングストロームである。
次に第２の熱サイクルを行って層40を雰囲気と反応させ
る。その雰囲気は第１の熱サイクル中の雰囲気と同じで
あるが、この第２の熱サイクルは650℃で30分間行うこ
とが好ましい。その結果、チタン層40が雰囲気と反応し
て層40とほぼ同じ厚さの窒化チタン層42を形成する。し
たがって、第７図には、同じ層に同じ参照符号を付ける
のではなく、参照符号40（チタンを示す）から参照符号
42（窒化チタンを示す）へ変化する、２つの参照符号40
と42を付けて示している。
第２の熱サイクル中に領域10または12から、あるいは
チタンのケイ化物領域52からのシリコンが層42中へ移動
すなわち拡散することが、窒化チタン層50の存在のため
に阻止される。第１の熱サイクル中に形成されたチタン
のケイ化物領域52（第６図）は層50の下側の領域に限ら
れる。したがって、第２の熱サイクル中に、第４図を参
照して先に説明したように、最初に形成された窒化チタ
ン層、この場合には層50（第４図では層32と34）が、第
２のチタン層40の全てが窒化チタン層42へ完全に変えら
れるように、治金学的障壁として機能する。これによ
り、得られた構造における窒化チタンの最終的な全体の
厚さを制御できる。
チタンのケイ化物領域52からのシリコンが層42中へ移動
すなわち拡散することが、窒化チタン層50の存在のため
に阻止される。第１の熱サイクル中に形成されたチタン
のケイ化物領域52（第６図）は層50の下側の領域に限ら
れる。したがって、第２の熱サイクル中に、第４図を参
照して先に説明したように、最初に形成された窒化チタ
ン層、この場合には層50（第４図では層32と34）が、第
２のチタン層40の全てが窒化チタン層42へ完全に変えら
れるように、治金学的障壁として機能する。これによ
り、得られた構造における窒化チタンの最終的な全体の
厚さを制御できる。
チタンのケイ化物層52の最終的な厚さは最初に形成さ
れたチタン層24の厚さにより主として決定される。窒化
チタン（領域50と42を含む）の最終的な厚さは、両方の
付着されたチタン層の厚さにより決定される。２つのチ
タン層の厚さを制御し、最初に形成された窒化チタン層
の拡散障壁特性を利用することにより、窒化チタン層と
チタンのケイ化物層の相対的な厚さを制御できる。
れたチタン層24の厚さにより主として決定される。窒化
チタン（領域50と42を含む）の最終的な厚さは、両方の
付着されたチタン層の厚さにより決定される。２つのチ
タン層の厚さを制御し、最初に形成された窒化チタン層
の拡散障壁特性を利用することにより、窒化チタン層と
チタンのケイ化物層の相対的な厚さを制御できる。
したがって、この二重障壁層法を用いることにより、
接点開口部内の熱処理により形成された窒化物とケイ化
物の厚さを独立に制御することが可能である。形成され
たチタンのケイ化物層は低抵抗値の電気接点として、ま
たは低シート抵抗値の導体あるいは両方として使用でき
る。窒化チタンは治金学的障壁として、または局部的相
互接続物質として、あるいは両方として使用される。
接点開口部内の熱処理により形成された窒化物とケイ化
物の厚さを独立に制御することが可能である。形成され
たチタンのケイ化物層は低抵抗値の電気接点として、ま
たは低シート抵抗値の導体あるいは両方として使用でき
る。窒化チタンは治金学的障壁として、または局部的相
互接続物質として、あるいは両方として使用される。
第１図は比較的厚い誘電体物質を貫通してソース領域と
ドレイン領域まで形成された接点開口部を有する集積回
路中のトランジスタの種々の領域の横断面図、第２図は
本発明に従って制御層とチタン層を形成した後の第１図
に示されている構造を示す横断面図、第３図は反応サイ
クルの後の第２図に示されている接点部の拡大横断面
図、第４図は上側に第２のチタン層が付加された第３図
の構造と、窒化性雰囲気中の熱反応後の同じ構造を示す
横断面図、第５図は制御層を用いることなしに本発明に
従って処理されたトランジスタの一部を示す横断面図、
第６図は窒化性雰囲気中での熱サイクルの後の第５図に
示されている構造を示す横断面図、第７図は第２のチタ
ン層の形成と熱サイクルにおいて窒化性雰囲気中でのそ
の第２のチタン層の反応後の第６図に示されている構造
を示す横断面図である。 10……基板、12……シース／ドレイン領域、14……ゲー
ト電極、16……ゲート誘電体層、18……シリコン酸化物
層、20……誘電体層、21……接点開口部、22……制御
層、24,40……チタン層、30,52……チタンのケイ化物
層、32,34,42,50……窒化チタン層。
ドレイン領域まで形成された接点開口部を有する集積回
路中のトランジスタの種々の領域の横断面図、第２図は
本発明に従って制御層とチタン層を形成した後の第１図
に示されている構造を示す横断面図、第３図は反応サイ
クルの後の第２図に示されている接点部の拡大横断面
図、第４図は上側に第２のチタン層が付加された第３図
の構造と、窒化性雰囲気中の熱反応後の同じ構造を示す
横断面図、第５図は制御層を用いることなしに本発明に
従って処理されたトランジスタの一部を示す横断面図、
第６図は窒化性雰囲気中での熱サイクルの後の第５図に
示されている構造を示す横断面図、第７図は第２のチタ
ン層の形成と熱サイクルにおいて窒化性雰囲気中でのそ
の第２のチタン層の反応後の第６図に示されている構造
を示す横断面図である。 10……基板、12……シース／ドレイン領域、14……ゲー
ト電極、16……ゲート誘電体層、18……シリコン酸化物
層、20……誘電体層、21……接点開口部、22……制御
層、24,40……チタン層、30,52……チタンのケイ化物
層、32,34,42,50……窒化チタン層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリストファー、ウォレン、ヒル アメリカ合衆国コロラド州、コロラド、 スプリングス、クリークサイド、レー ン、138、アパートメント、ビー (56)参考文献 特公 昭62−42385（ＪＰ，Ｂ２) 米国特許3983264（ＵＳ，Ａ) 米国特許4675073（ＵＳ，Ａ)
Claims (7)
- 【請求項１】集積回路の下地シリコン領域（12）への電
気的コンタクトを絶縁材層（20）のコンタクト開口（2
1）においてつくり、そのコンタクトの上に冶金学的障
壁（32）を形成する方法であって、 ａ）シリコン基板に少なくとも１個のドーピングされた
トランジスタ領域（12）を設ける段階と、 ｂ）そのシリコン基板上に絶縁材層（20）を形成し、上
記絶縁材層に上記トランジスタ領域までの少なくとも１
個のコンタクト開口（21）を限定して上記トランジスタ
領域のコンタクト部分で上記シリコン基板を露出する段
階と、 ｃ）上記絶縁材および上記露出されたコンタクト部分の
上に第１チタン層（24）をつくる段階と、 ｄ）上記段階ａ）、ｂ）およびｃ）によりつくられた構
造物を窒素またはアンモニアを含む第１の雰囲気中で加
熱して、上記チタン層を上記絶縁材上の冶金学的障壁
（32）としての窒化チタン層に変換するとともに、上記
コンタクト部分における窒化チタン層の下に低抵抗シリ
サイドコンタクト（30）に変換する段階、 を含む方法において、 上記段階ｂ）の後であって上記段階ｃ）の前に、上記段
階ａ）およびｂ）の結果として得られた構造物を、酸素
および窒素の内の少なくとも一方を含む第２の雰囲気内
で700℃から1000℃の範囲の温度で加熱して上記シリコ
ン基板の上記露出部分を反応させ、上記コンタクト開口
内にシリコンと酸素および窒素の内の少なくとも一方と
を含む化合物としての制御領域（22）を、上記絶縁材層
より実質的に薄く形成する段階ｅ）を含み、上記段階
ｄ）は上記段階ａ）、ｂ）、ｃ）およびｅ）により形成
される構造について行われ、それにより上記段階ｄ）に
おいて上記制御領域が上記シリサイドコンタクト（30）
の形成速度を低下させて上記冶金学的障壁（32）に対す
るシリサイドコンタクト（30）の厚さを制御することを
特徴とする方法。 - 【請求項２】前記制御領域は酸素および窒素の両方を含
む前記第２の雰囲気内で前記露出された下地層を反応さ
せることによってつくられ、それにより上記制御領域
（22）がシリコン、酸素および窒素を含む化合物から成
っていることを特徴とする請求項１記載の方法。 - 【請求項３】前記第１チタン層（24）を冶金学的な第１
の障壁（32）に変換する前記段階中、前記第１の雰囲気
に酸素または水素またはそのいずれか一方を含む化合物
を導入する段階をさらに含むことを特徴とする請求項１
または２に記載の方法。 - 【請求項４】前記第２の雰囲気が窒素を含んでいること
を特徴とする請求項１記載の方法。 - 【請求項５】前記制御層が前記冶金学的障壁（32）内の
粒界に窒素を供給することを特徴とする請求項４記載の
方法。 - 【請求項６】前記絶縁材層がシリコンを含んでいること
を特徴とする請求項１記載の方法。 - 【請求項７】前記第２の雰囲気が酸素を含み、それによ
り前記制御領域（22）が前記冶金学的障壁（32）内の粒
界に酸素を供給することを特徴とする請求項１記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US88681 | 1987-08-24 | ||
| US07/088,681 US4784973A (en) | 1987-08-24 | 1987-08-24 | Semiconductor contact silicide/nitride process with control for silicide thickness |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01144625A JPH01144625A (ja) | 1989-06-06 |
| JP2598479B2 true JP2598479B2 (ja) | 1997-04-09 |
Family
ID=22212799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63204546A Expired - Fee Related JP2598479B2 (ja) | 1987-08-24 | 1988-08-17 | 集積回路の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4784973A (ja) |
| EP (1) | EP0305147B1 (ja) |
| JP (1) | JP2598479B2 (ja) |
| DE (1) | DE3850624T2 (ja) |
Families Citing this family (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4931411A (en) * | 1985-05-01 | 1990-06-05 | Texas Instruments Incorporated | Integrated circuit process with TiN-gate transistor |
| US4962414A (en) * | 1988-02-11 | 1990-10-09 | Sgs-Thomson Microelectronics, Inc. | Method for forming a contact VIA |
| US4957590A (en) * | 1988-02-22 | 1990-09-18 | Texas Instruments Incorporated | Method for forming local interconnects using selective anisotropy |
| US4793896C1 (en) * | 1988-02-22 | 2001-10-23 | Texas Instruments Inc | Method for forming local interconnects using chlorine bearing agents |
| US4994410A (en) * | 1988-04-04 | 1991-02-19 | Motorola, Inc. | Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process |
| JP2776826B2 (ja) * | 1988-04-15 | 1998-07-16 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| US4998157A (en) * | 1988-08-06 | 1991-03-05 | Seiko Epson Corporation | Ohmic contact to silicon substrate |
| US5874766A (en) * | 1988-12-20 | 1999-02-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an oxynitride film |
| KR930004295B1 (ko) * | 1988-12-24 | 1993-05-22 | 삼성전자 주식회사 | Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법 |
| US4977440A (en) * | 1989-01-04 | 1990-12-11 | Stevens E Henry | Structure and process for contacting and interconnecting semiconductor devices within an integrated circuit |
| US5070036A (en) * | 1989-01-04 | 1991-12-03 | Quality Microcircuits Corporation | Process for contacting and interconnecting semiconductor devices within an integrated circuit |
| US5162262A (en) * | 1989-03-14 | 1992-11-10 | Mitsubishi Denki Kabushiki Kaisha | Multi-layered interconnection structure for a semiconductor device and manufactured method thereof |
| US5229311A (en) * | 1989-03-22 | 1993-07-20 | Intel Corporation | Method of reducing hot-electron degradation in semiconductor devices |
| JP3011941B2 (ja) | 1989-03-31 | 2000-02-21 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH02262371A (ja) * | 1989-04-03 | 1990-10-25 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5102827A (en) * | 1989-05-31 | 1992-04-07 | At&T Bell Laboratories | Contact metallization of semiconductor integrated-circuit devices |
| GB8913540D0 (en) * | 1989-06-13 | 1989-08-02 | Inmos Ltd | Fabricating electrical contacts in semiconductor devices |
| US5194405A (en) * | 1989-07-06 | 1993-03-16 | Sony Corporation | Method of manufacturing a semiconductor device having a silicide layer |
| JP2910064B2 (ja) * | 1989-07-06 | 1999-06-23 | ソニー株式会社 | 半導体装置の製造方法 |
| US5230878A (en) * | 1989-10-02 | 1993-07-27 | Tokai Carbon Co., Ltd. | Carbon black for tire tread rubber |
| DE4035991C2 (de) * | 1989-11-14 | 1994-06-23 | Mitsubishi Electric Corp | Kontaktstruktur für die Verdrahtung in Halbleitereinrichtungen und Herstellungsverfahren hierfür |
| US5170242A (en) * | 1989-12-04 | 1992-12-08 | Ramtron Corporation | Reaction barrier for a multilayer structure in an integrated circuit |
| US5288666A (en) * | 1990-03-21 | 1994-02-22 | Ncr Corporation | Process for forming self-aligned titanium silicide by heating in an oxygen rich environment |
| US5216281A (en) * | 1990-04-05 | 1993-06-01 | Ramtron Corporation | Self sealed aligned contact incorporating a dopant source |
| US5043790A (en) * | 1990-04-05 | 1991-08-27 | Ramtron Corporation | Sealed self aligned contacts using two nitrides process |
| US5443996A (en) * | 1990-05-14 | 1995-08-22 | At&T Global Information Solutions Company | Process for forming titanium silicide local interconnect |
| US5268329A (en) * | 1990-05-31 | 1993-12-07 | At&T Bell Laboratories | Method of fabricating an integrated circuit interconnection |
| DE69116058T2 (de) * | 1990-09-27 | 1996-08-22 | At & T Corp | Verfahren zur Herstellung integrierter Schaltungen |
| GB2252667A (en) * | 1990-10-08 | 1992-08-12 | Gold Star Electronics | Contact in DRAM device |
| US5238872A (en) * | 1990-12-11 | 1993-08-24 | Samsung Semiconductor, Inc. | Barrier metal contact architecture |
| KR100214036B1 (ko) * | 1991-02-19 | 1999-08-02 | 이데이 노부유끼 | 알루미늄계 배선형성방법 |
| JPH04280425A (ja) * | 1991-03-07 | 1992-10-06 | Sony Corp | 配線形成方法 |
| US5380678A (en) * | 1991-03-12 | 1995-01-10 | Yu; Chang | Bilayer barrier metal method for obtaining 100% step-coverage in contact vias without junction degradation |
| US5250467A (en) * | 1991-03-29 | 1993-10-05 | Applied Materials, Inc. | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer |
| US5243222A (en) * | 1991-04-05 | 1993-09-07 | International Business Machines Corporation | Copper alloy metallurgies for VLSI interconnection structures |
| US5130274A (en) * | 1991-04-05 | 1992-07-14 | International Business Machines Corporation | Copper alloy metallurgies for VLSI interconnection structures |
| EP0517368B1 (en) * | 1991-05-03 | 1998-09-16 | STMicroelectronics, Inc. | Local interconnect for integrated circuits |
| US5188979A (en) * | 1991-08-26 | 1993-02-23 | Motorola Inc. | Method for forming a nitride layer using preheated ammonia |
| JPH05243178A (ja) * | 1991-10-03 | 1993-09-21 | Hewlett Packard Co <Hp> | 半導体集積回路用相互接続体形成方法 |
| US5395798A (en) * | 1991-12-19 | 1995-03-07 | Texas Instruments Incorporated | Refractory metal silicide deposition process |
| US5229324A (en) * | 1991-12-23 | 1993-07-20 | Texas Instruments Incorporated | Method for forming contacts to p-type HgCdTe semiconductor material using lead and tin |
| US6197686B1 (en) * | 1992-03-03 | 2001-03-06 | Sony Corporation | Aluminum metallization by a barrier metal process |
| US5252518A (en) * | 1992-03-03 | 1993-10-12 | Micron Technology, Inc. | Method for forming a mixed phase TiN/TiSi film for semiconductor manufacture using metal organometallic precursors and organic silane |
| US5227325A (en) * | 1992-04-02 | 1993-07-13 | Micron Technology, Incl | Method of forming a capacitor |
| US5858868A (en) * | 1992-05-08 | 1999-01-12 | Yamaha Corporation | Method of manufacturing a laminated wiring structure preventing impurity diffusion therein from N+ and P+ regions in CMOS device with ohmic contact |
| KR970001883B1 (ko) * | 1992-12-30 | 1997-02-18 | 삼성전자 주식회사 | 반도체장치 및 그 제조방법 |
| US5378660A (en) * | 1993-02-12 | 1995-01-03 | Applied Materials, Inc. | Barrier layers and aluminum contacts |
| US6690044B1 (en) * | 1993-03-19 | 2004-02-10 | Micron Technology, Inc. | Approach to avoid buckling BPSG by using an intermediate barrier layer |
| US5322809A (en) * | 1993-05-11 | 1994-06-21 | Texas Instruments Incorporated | Self-aligned silicide process |
| US5652180A (en) * | 1993-06-28 | 1997-07-29 | Kawasaki Steel Corporation | Method of manufacturing semiconductor device with contact structure |
| JP2596331B2 (ja) * | 1993-09-08 | 1997-04-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5652181A (en) * | 1993-11-10 | 1997-07-29 | Micron Display Technology, Inc. | Thermal process for forming high value resistors |
| JP3326267B2 (ja) * | 1994-03-01 | 2002-09-17 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5610099A (en) * | 1994-06-28 | 1997-03-11 | Ramtron International Corporation | Process for fabricating transistors using composite nitride structure |
| JP2586345B2 (ja) * | 1994-10-14 | 1997-02-26 | 日本電気株式会社 | コバルトシリサイド膜より成る半導体装置及び該装置の製造方法 |
| US6001729A (en) * | 1995-01-10 | 1999-12-14 | Kawasaki Steel Corporation | Method of forming wiring structure for semiconductor device |
| JPH08191054A (ja) * | 1995-01-10 | 1996-07-23 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
| US5612253A (en) * | 1995-01-31 | 1997-03-18 | Advanced Micro Devices, Inc. | Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three-step anneal process |
| JP2630296B2 (ja) * | 1995-03-08 | 1997-07-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| EP0732731A3 (en) * | 1995-03-13 | 1997-10-08 | Applied Materials Inc | Treatment of a layer of titanium nitride to improve resistance to high temperatures |
| US5545574A (en) * | 1995-05-19 | 1996-08-13 | Motorola, Inc. | Process for forming a semiconductor device having a metal-semiconductor compound |
| US6726776B1 (en) | 1995-11-21 | 2004-04-27 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| US6077781A (en) | 1995-11-21 | 2000-06-20 | Applied Materials, Inc. | Single step process for blanket-selective CVD aluminum deposition |
| US5877087A (en) | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| KR0175030B1 (ko) * | 1995-12-07 | 1999-04-01 | 김광호 | 반도체 소자의 고내열 금속 배선 구조 및 그 형성 방법 |
| US6049133A (en) * | 1996-06-27 | 2000-04-11 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing concurrent diffusion barrier and salicide formation |
| WO1998012741A1 (en) * | 1996-09-18 | 1998-03-26 | Advanced Micro Devices, Inc. | Short channel non-self aligned vmos field effect transistor |
| US6080645A (en) | 1996-10-29 | 2000-06-27 | Micron Technology, Inc. | Method of making a doped silicon diffusion barrier region |
| US6139697A (en) * | 1997-01-31 | 2000-10-31 | Applied Materials, Inc. | Low temperature integrated via and trench fill process and apparatus |
| US5926730A (en) * | 1997-02-19 | 1999-07-20 | Micron Technology, Inc. | Conductor layer nitridation |
| US6262458B1 (en) | 1997-02-19 | 2001-07-17 | Micron Technology, Inc. | Low resistivity titanium silicide structures |
| US6015997A (en) * | 1997-02-19 | 2000-01-18 | Micron Technology, Inc. | Semiconductor structure having a doped conductive layer |
| US6139905A (en) * | 1997-04-11 | 2000-10-31 | Applied Materials, Inc. | Integrated CVD/PVD Al planarization using ultra-thin nucleation layers |
| US6057220A (en) * | 1997-09-23 | 2000-05-02 | International Business Machines Corporation | Titanium polycide stabilization with a porous barrier |
| US6605531B1 (en) | 1997-11-26 | 2003-08-12 | Applied Materials, Inc. | Hole-filling technique using CVD aluminum and PVD aluminum integration |
| US6048791A (en) * | 1998-03-31 | 2000-04-11 | Kabushiki Kaisha Toshiba | Semiconductor device with electrode formed of conductive layer consisting of polysilicon layer and metal-silicide layer and its manufacturing method |
| US6080285A (en) * | 1998-09-14 | 2000-06-27 | Applied Materials, Inc. | Multiple step ionized metal plasma deposition process for conformal step coverage |
| US6146983A (en) * | 1998-11-17 | 2000-11-14 | Advanced Micro Devices, Inc. | Method of making semiconductor device having sacrificial salicidation layer |
| US6271122B1 (en) | 1999-07-12 | 2001-08-07 | Advanced Micro Devices, Inc. | Method of compensating for material loss in a metal silicone layer in contacts of integrated circuit devices |
| US6337151B1 (en) | 1999-08-18 | 2002-01-08 | International Business Machines Corporation | Graded composition diffusion barriers for chip wiring applications |
| US6281543B1 (en) | 1999-08-31 | 2001-08-28 | Micron Technology, Inc. | Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same |
| US6265297B1 (en) | 1999-09-01 | 2001-07-24 | Micron Technology, Inc. | Ammonia passivation of metal gate electrodes to inhibit oxidation of metal |
| US6207558B1 (en) | 1999-10-21 | 2001-03-27 | Applied Materials, Inc. | Barrier applications for aluminum planarization |
| US6365496B1 (en) * | 2000-11-16 | 2002-04-02 | Stmicroelectronics, Inc. | Elimination of junction spiking using soft sputter etch and two step tin film during the contact barrier deposition process |
| US6458714B1 (en) | 2000-11-22 | 2002-10-01 | Micron Technology, Inc. | Method of selective oxidation in semiconductor manufacture |
| US6544888B2 (en) * | 2001-06-28 | 2003-04-08 | Promos Technologies, Inc. | Advanced contact integration scheme for deep-sub-150 nm devices |
| FR2860780B1 (fr) * | 2003-10-13 | 2006-05-19 | Centre Nat Rech Scient | Procede de synthese de structures filamentaires nanometriques et composants pour l'electronique comprenant de telles structures |
| US7164200B2 (en) * | 2004-02-27 | 2007-01-16 | Agere Systems Inc. | Techniques for reducing bowing in power transistor devices |
| CN113223951B (zh) * | 2020-01-21 | 2022-12-02 | 夏泰鑫半导体(青岛)有限公司 | 半导体处理工艺及半导体元器件 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2040180B2 (de) * | 1970-01-22 | 1977-08-25 | Intel Corp, Mountain View, Calif. (V.St.A.) | Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht |
| US3983264A (en) * | 1972-07-20 | 1976-09-28 | Texas Instruments Incorporated | Metal-semiconductor ohmic contacts and methods of fabrication |
| JPS57126147A (en) * | 1981-01-28 | 1982-08-05 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5994454A (ja) * | 1982-11-19 | 1984-05-31 | Nec Kyushu Ltd | 半導体装置とその製造方法 |
| US4545116A (en) * | 1983-05-06 | 1985-10-08 | Texas Instruments Incorporated | Method of forming a titanium disilicide |
| US4717449A (en) * | 1984-04-25 | 1988-01-05 | Honeywell Inc. | Dielectric barrier material |
| JPS61137367A (ja) * | 1984-12-10 | 1986-06-25 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US4676866A (en) * | 1985-05-01 | 1987-06-30 | Texas Instruments Incorporated | Process to increase tin thickness |
| US4657628A (en) * | 1985-05-01 | 1987-04-14 | Texas Instruments Incorporated | Process for patterning local interconnects |
| US4675073A (en) * | 1986-03-07 | 1987-06-23 | Texas Instruments Incorporated | Tin etch process |
| US4722910A (en) * | 1986-05-27 | 1988-02-02 | Analog Devices, Inc. | Partially self-aligned metal contact process |
-
1987
- 1987-08-24 US US07/088,681 patent/US4784973A/en not_active Expired - Lifetime
-
1988
- 1988-08-17 JP JP63204546A patent/JP2598479B2/ja not_active Expired - Fee Related
- 1988-08-23 DE DE3850624T patent/DE3850624T2/de not_active Expired - Fee Related
- 1988-08-23 EP EP88307797A patent/EP0305147B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0305147B1 (en) | 1994-07-13 |
| DE3850624T2 (de) | 1994-12-22 |
| US4784973A (en) | 1988-11-15 |
| EP0305147A1 (en) | 1989-03-01 |
| DE3850624D1 (de) | 1994-08-18 |
| JPH01144625A (ja) | 1989-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2598479B2 (ja) | 集積回路の製造方法 | |
| US5591672A (en) | Annealing of titanium - titanium nitride in contact hole | |
| US4558507A (en) | Method of manufacturing semiconductor device | |
| US4701349A (en) | Semiconductor integrated circuit device and method of producing the same | |
| KR0140379B1 (ko) | 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법 | |
| KR960013135B1 (ko) | 캡 산화물을 배치한 티탄 규화물 형성 방법 | |
| US7947610B2 (en) | Semiconductor device having a gate insulating film structure including an insulating film containing metal, silicon and oxygen and manufacturing method thereof | |
| US5512516A (en) | Contact structure for connecting an electrode to a semiconductor device and a method of forming the same | |
| US4791074A (en) | Method of manufacturing a semiconductor apparatus | |
| US4743564A (en) | Method for manufacturing a complementary MOS type semiconductor device | |
| US5552340A (en) | Nitridation of titanium, for use with tungsten filled contact holes | |
| US5449640A (en) | Fabricating electrical contacts in semiconductor devices | |
| JPH10256256A (ja) | 半導体装置の銅金属配線形成方法 | |
| US5216281A (en) | Self sealed aligned contact incorporating a dopant source | |
| US6403458B2 (en) | Method for fabricating local interconnect structure for integrated circuit devices, source structures | |
| JP2746099B2 (ja) | 半導体装置の製造方法 | |
| US6599820B1 (en) | Method of producing a semiconductor device | |
| JP3204007B2 (ja) | 半導体装置の製造方法 | |
| JP2647842B2 (ja) | 半導体装置の製造方法 | |
| EP0849806A2 (en) | Improvements in or relating to semiconductor devices having tungsten nitride sidewalls | |
| US20010019159A1 (en) | Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same | |
| KR960004469B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH06196498A (ja) | 半導体装置およびその製造方法 | |
| JPH07263373A (ja) | 半導体装置の製造方法 | |
| KR20030081525A (ko) | 반도체 디바이스 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |