JP2597064B2 - ラテラル絶縁ゲート電界効果半導体装置 - Google Patents

ラテラル絶縁ゲート電界効果半導体装置

Info

Publication number
JP2597064B2
JP2597064B2 JP4063736A JP6373692A JP2597064B2 JP 2597064 B2 JP2597064 B2 JP 2597064B2 JP 4063736 A JP4063736 A JP 4063736A JP 6373692 A JP6373692 A JP 6373692A JP 2597064 B2 JP2597064 B2 JP 2597064B2
Authority
JP
Japan
Prior art keywords
region
semiconductor device
insulated gate
field effect
effect semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4063736A
Other languages
English (en)
Other versions
JPH0582783A (ja
Inventor
ウォーカー フィリップ
ヘンリー パクスマン ダビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JPH0582783A publication Critical patent/JPH0582783A/ja
Application granted granted Critical
Publication of JP2597064B2 publication Critical patent/JP2597064B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ラテラル絶縁ゲート電
界効果半導体装置に関するものである。
【０００２】
【従来の技術】米国特許第ＵＳ−Ａ−４３４４０８０号
明細書には、一主表面に隣接する一導電型の第１領域
と、この第１領域内に前記の一主表面に隣接して設けた
反対導電型の第２及び第３領域とを有する半導体本体
と、第２及び第３領域間の導電チャネル領域上にあり、
この導電チャネル領域の長さに沿って第２及び第３領域
間をゲート制御接続する絶縁ゲート構造体とを具え、こ
の絶縁ゲート構造体がゲート絶縁領域と、このゲート絶
縁領域上を延在し且つこのゲート絶縁領域に隣接する比
較的厚肉の絶縁領域上に登るゲート導電領域とを有して
いるラテラル絶縁ゲート電界効果半導体装置が開示され
ている。ここに、“ラテラル絶縁ゲート電界効果半導体
装置”とは、半導体本体の一主表面に沿って且つこれに
ほぼ平行に主電流が流れる絶縁ゲート電界効果半導体装
置を意味するものとする。
【０００３】米国特許第ＵＳ−Ａ−４３４４０８０号明
細書に記載された装置は、第２及び第３領域が装置のソ
ース及びドレイン領域をそれぞれ構成している電界効果
トランジスタである。この例では、第３領域の部分が比
較的わずかにドーピングされたドレインドリフト領域で
あり、この領域は、段付の絶縁層構造及び補助電極にた
よることなくドレインとゲート電極すなわち制御電極と
の間の逆降服電圧を増大させる目的でゲート電極からド
レイン領域の比較的多量にドーピングされた部分に向け
てドーパント原子の数が増大するように設計されてい
る。
【０００４】米国特許第ＵＳ−Ａ−４３４４０８０号明
細書に記載された装置では、比較的厚肉の絶縁領域とそ
の下側のチャネルストッパ領域とが窓を画成し、この窓
内にソース領域、ドレイン領域及びドレインドリフト領
域と、絶縁ゲート構造体とが設けられている。従って、
ドレインドリフト領域は少なくとも比較的厚肉の絶縁領
域にあけた窓の縁部まで延在し、一般にはドレインドリ
フト領域を形成する不純物の横方向拡散のおかげでこの
窓の縁部と重なっている。従って、米国特許第ＵＳ−Ａ
−４３４４０８０号明細書に記載された装置では、ドレ
インドリフト領域は、窓を被覆するゲート絶縁領域が比
較的厚肉の絶縁領域に隣接する個所で絶縁材料中に存在
する段部の下側に延在する。
【０００５】本発明者は、既知のラテラル絶縁ゲート電
界効果装置においては、ゲート導電領域が比較的厚肉の
絶縁領域上に登っている（ステップアップしている）急
峻な縁部又は隅部において特に大きな強度の電界が存在
するおそれがあり、この特に大きな強度の電界により、
特に高温度での連続使用又は検査後にこの領域で装置を
破壊（ブレークダウン）しやすくするということを確か
めた。
【０００６】
【発明が解決しようとする課題】本発明の目的は、装置
領域間、例えば電界効果トランジスタの場合にはソース
及びドレイン領域間の高い（例えば60ボルトの）逆電圧
に耐えうるラテラル絶縁ゲート電界効果半導体装置を提
供することにある。
【０００７】
【課題を解決するための手段】本発明は、一主表面に隣
接する一導電型の第１領域と、この第１領域内に前記の
一主表面に隣接して設けた反対導電型の第２及び第３領
域とを有する半導体本体と、第２及び第３領域間の導電
チャネル領域上にあり、この導電チャネル領域の長さの
方向に沿って第２及び第３領域間をゲート制御接続する
絶縁ゲート構造体とを具え、この絶縁ゲート構造体がゲ
ート絶縁領域上のゲート導電領域を有し、前記のゲート
絶縁領域は前記の一主表面にある比較的厚肉の絶縁層に
あけた窓内に存在するとともにこの窓の辺でこの比較的
厚肉の絶縁層に隣接しており、前記のゲート導電領域は
前記のゲート絶縁領域から、このゲート絶縁領域に隣接
する窓の前記の辺で前記の比較的厚肉の絶縁層の上に登
るように延在しているラテラル絶縁ゲート電界効果半導
体装置において、前記の絶縁ゲート構造体に隣接する前
記の第３領域の部分が、前記の導電チャネル領域の前記
の長さの方向に対し直交する方向で前記の窓よりも小さ
い寸法となっており、従って前記の直交する方向で、前
記の第３領域が前記の一主表面に隣接する第１領域の一
部分により前記の窓の前記の辺から離間されているとと
もに前記のゲート導電領域が前記のゲート絶縁領域から
前記の第１領域の前記の一部分を越えて前記の比較的厚
肉の絶縁層上に登るように延在していることを特徴とす
る。
【０００８】本発明による装置では、絶縁ゲート構造体
に隣接して、ゲート絶縁領域とその上のゲート導電領域
とが第３領域の前記の部分の周縁部を越えて延在する
為、ゲート導電領域が比較的厚肉の絶縁領域上に登る位
置が、少なくとも半導体装置の一動作モードで絶縁ゲー
ト構造体の電圧と同じ電圧又はこれに極めて近い電圧に
ある半導体装置の領域上に位置する。ゲート絶縁領域及
びその上のゲート導電領域の延長部は第３領域の前記の
部分の周縁部を越えて電界を横方向に広げ、従って第３
領域と第１領域との間のｐｎ接合における電界強度を減
少させる作用をする。更に、ゲート絶縁領域が比較的厚
肉の絶縁領域に隣接している急峻縁部又は隅部は第１領
域上に位置し、第３領域上には位置しない。このことに
より特に前記の少なくとも一動作モードで急峻縁部又は
隅部における電界強度を減少させる。その理由は、絶縁
ゲート構造体と第１領域との間の垂直電界が前記の少な
くとも一動作モードで無視できないまでも小さくなる為
である。
【０００９】半導体装置が例えばラテラル絶縁ゲート電
界効果トランジスタであり、第２及び第３領域がこのト
ランジスタのソース及びドレイン領域をそれぞれ構成す
る場合には、少なくとも一動作モードでドレイン領域
が、０ボルトとしうる第１領域に比べて比較的高い電
圧、例えば60ボルトとなりうる。このトランジスタをエ
ンハンスメントすなわちノーマルオフ型とする場合に
は、絶縁ゲート構造体に電圧が印加されないことにより
装置が非導通となり、第１領域とドレイン領域との間に
比較的高い逆バイアス電圧が存在し、ドレイン領域と絶
縁ゲート構造体との間に同様に高い電圧が存在する。し
かし、本発明による装置では、ゲート絶縁領域が比較的
厚肉の絶縁領域に隣接する急峻な縁部又は隅部がドレイ
ン領域の前記の部分上に位置せずに第１領域上に位置す
る為、比較的厚肉の絶縁領域上に登る個所でのゲート導
電領域とその下側の半導体領域との間の電圧差が無視で
きないまでも極めて小さくなる。従って、本発明による
装置におけるこの急峻な隅部又は縁部が受ける電界強度
は既知の装置で受ける電界強度に比べて著しく減少さ
れ、従って絶縁材料がこのような隅部又は縁部における
電界強度により半導体装置を破壊せしめやすくする程度
は問題とならなくなる。その理由は、急峻な隅部又は縁
部が受ける電界強度が減少される為である。
【００１０】好適例では、前記の窓を導電チャネル領域
の長さ方向に沿って位置する互いに平行な第１及び第２
縁部を有するほぼ方形とすることができ、第３領域の前
記の部分は前記の直交する方向でこれら第１及び第２縁
部を越えて延在しないように形成しうる。この場合半導
体装置は、ソース、絶縁ゲート及びドレインが一列に並
んだ線形装置とすることができ、窓に対しては窓の急峻
な縁部の下側に第３領域が延在する場合に生じる過大な
電界強度を回避しうる、方形に匹敵しうる形状を用いる
ことができる。
【００１１】第３領域の前記の部分は比較的わずかにド
ーピングされた部分であり、この部分が残りの第３領域
の比較的多量にドーピングされた部分から第２領域に向
って延在しているようにすることができる。比較的多量
にドーピングされた部分は、比較的わずかにドーピング
された部分内に設けることができる。比較的わずかにド
ーピングされた部分は電界を横方向に広げ、これにより
装置の破壊電圧を高める作用をする。上述したように、
第２及び第３領域は絶縁ゲート電界効果トランジスタの
ソース及びドレイン領域を形成でき、第３領域の前記の
部分が比較的わずかにドーピングされている場合にはこ
の部分がドレインドリフト領域を構成する。
【００１２】
【実施例】図１〜３は線図的なもので実際のもに正比例
して描いているものではないことを理解すべきである。
特に、層又は領域の厚さのようなある寸法は誇張してお
り、他の寸法は減少させてある。これらの図では、同一
の又は類似の部分を示す為に同じ符号を用いている。図
面、特に図１〜３を参照するに、図示のラテラル絶縁ゲ
ート電界効果半導体装置100 は半導体本体１を具えてお
り、この半導体本体は、一主表面３に隣接する一導電型
の第１領域２と、一主表面３に隣接するこの第１領域２
内に設けた第２領域５及び第３領域６と、第２領域５及
び第３領域６間の導電チャネル領域９を覆いこれら第２
及び第３領域間を導電チャネル領域９の長さＬに沿って
ゲート制御接続する絶縁ゲート構造体80とを有してお
り、この絶縁ゲート構造体80はゲート絶縁領域81と、こ
のゲート絶縁領域81上を且つこのゲート絶縁領域81に隣
接する比較的厚肉の絶縁領域４上まで延在するゲート導
電領域82とを有している。本発明によれば、ゲート絶縁
領域81は絶縁ゲート構造体80に隣接する第３領域６の部
分62の周縁部６ａと重なっており、従って導電チャネル
領域９の長さＬに対し直交する方向Ｄ（図３参照）にお
いて、ゲート導電領域82がゲート絶縁領域81から第１領
域２上の比較的厚肉の絶縁領域４上まで延在する。
【００１３】ゲート絶縁領域81及びこの上に位置するゲ
ート導電領域82は第３領域６の部分62の周縁部６ａを越
えて延在し、ゲート導電領域82が比較的厚肉の絶縁領域
４上に上昇する個所は、半導体装置の少なくとも１つの
動作モードで絶縁ゲート構造体80の電圧と同じ又は極め
て近い電圧にある半導体装置の領域２上に位置する。ゲ
ート絶縁領域81及びこの上のゲート導電領域82は電界を
第３領域６の部分62の周縁部６ａを越えて横方向に広
げ、これにより第３領域６と第１領域２との間のｐｎ接
合６ａにおける電界強度を減少させる。更に、ゲート絶
縁領域81が比較的厚肉の絶縁領域４に隣接する急峻な縁
部すなわち隅部10ｂは第３領域６上ではなく第１領域２
上に位置する。このことにより特に前記の少なくとも１
つの動作モードで急峻な縁部すなわち隅部10ｂにおける
電界強度を減少させる。その理由は、絶縁ゲート構造体
80と第１領域２との間の垂直電界が前記の少なくとも１
つの動作モードで無視できないまでも小さくなる為であ
る。
【００１４】図１〜３は本発明によるラテラル絶縁ゲー
ト電界効果トランジスタ（ＩＧＦＥＴ）100 を示す。図
２は、図面を明瞭とするために他の絶縁層12と電極13,
14及び15とを省略して図１に示すＩＧＦＥＴの部分的な
断面斜視図である。図３は図２に示す構造を表面３上か
ら見た平面図である。図１〜３に示す例では、半導体本
体１が比較的多量にドーピングされた単結晶珪素基板１
ａ、本例ではｎ導電型基板を有し、この基板上にわずか
にドーピングされたｎ導電型の単結晶珪素エピタキシア
ル層が設けられ、このエピタキシアル層が第１領域２を
構成し、その固有抵抗は所望の降服電圧に依存して代表
的に0.5 〜100 Ω-cm とする。
【００１５】ＩＧＦＥＴのソース領域及びドレイン領域
をそれぞれ構成する第２領域５及び第３領域６の比較的
多量にドーピングされた部分61は半導体本体１の一主表
面３に隣接し互いに離間したｐ導電型領域として設け
る。絶縁ゲート構造体80に隣接する第３領域６の部分62
は第３領域６の部分61よりも低くドーピングされてお
り、ドレイン領域61からソース領域５の方向に向って延
在するドレインドリフト領域を構成する。本例では、ド
レインドリフト領域62はドレイン領域61を囲んでおり、
このドレインドリフト領域は、当該ドレインドリフト領
域62と第１領域２との間のｐｎ接合６ａにまたがる逆バ
イアス電圧がこのｐｎ接合６ａのブレークダウン電圧に
達する前に自由電荷キャリアの空乏が完全に達成される
程度に充分に低くドーピングされており且つ充分に薄肉
とする。従って、ドレインドリフト領域62は、逆バイア
スされたｐｎ接合の空乏領域を一主表面３に沿って横方
向に広げ従って表面３における電界を減少させ、これに
より装置のブレークダウン電圧を増大させる。このよう
な領域はＲＥＳＵＲＦ（REduced SURfacs Field ）領域
として知られており、例えばPhilips Journal of Resea
rch, Vol.35, No.１（1980年）の第１〜13頁に記載され
た論文“high voltage thin layer devices (RESURF de
vices)”(J. A. Appels 氏等著）で詳細に説明されてい
る。この論文に記載されているように、ＲＥＳＵＲＦ領
域として機能させる為には、この領域の厚さ（又は深
さ）ｄ（cm）とドーピング濃度Ｎ（原子・cm-3）との積
Ｎｄを２×1012原子cm-2のオーダーとする必要がある。
【００１６】ソース領域５とドレインドリフト領域62と
の間で第１領域２の導電チャネル領域９上にある絶縁ゲ
ート構造体80は薄肉の熱成長ゲート酸化物領域81とその
上の導電層82とを以って構成され、導電層82は金属層と
することができるが本例ではドーピングされた多結晶珪
素層として設ける。
【００１７】半導体装置はフィールド酸化物領域を構成
する比較的厚肉の絶縁領域４により画成されている。ソ
ース領域５は比較的厚肉の絶縁領域４にあけた第１窓10
内に絶縁ゲート構造体80と一緒に設けられており、ゲー
ト絶縁領域81は第１窓10の周縁部10ａの部分10′aに隣
接し、ゲート導電領域82はゲート絶縁領域81を越え且つ
比較的厚肉の絶縁領域４上に登って延在して後に詳細に
説明するようにドレイン領域61の方向に且つこのドレイ
ン領域を囲んで延在するフィールドプレート83を構成す
る。ドレイン領域61は比較的厚肉の絶縁領域４に第１窓
10から離間させて形成した第２窓11内に設けられてい
る。図２及び３に最も明瞭に示してあるように、第１窓
10及び第２窓11はほぼ方形であるがその隅部は丸くなっ
ている。
【００１８】図１に示すように、絶縁ゲート構造体80を
他の絶縁層12で覆い、この絶縁層12には接点孔を形成
し、後にソース領域５、絶縁ゲート構造体80及びドレイ
ン領域６にそれぞれ接触する電極13, 14及び15を形成す
る金属化を行ないうるようにする。
【００１９】図２及び３から最も明瞭に分るように、ド
レインドリフト62は導電チャネル領域９の長さＬに沿う
方向（すなわち電荷キャリアが導電チャネル領域９に沿
って流れる方向）で絶縁ゲート構造体80の下側に部分的
に延在し、従って第１窓10の周縁部10ａの部分10′a を
交差して第１窓10内に部分的に延在する。しかし、チャ
ネル長Ｌに対し交差する方向、すなわち図３に矢印Ｄで
示す方向でドレインドリフト領域62は第１窓10よりも幅
狭となっており、従って第１窓10内で終っている。従っ
て、ドレインドリフト領域62はほぼ方形の窓10の２つの
平行な縁部10″a を越えて延在せず、それゆえ第１窓10
の隅部10ｂの下側に延在しない。
【００２０】ゲート絶縁領域81は横方向で（すなわち方
向Ｄで）ドレインドリフト領域62の周縁６ａを越えて延
在し、比較的厚肉の絶縁領域４にあけた窓10の周縁10ａ
に到達する。ゲート導電領域82はゲート絶縁領域81を越
え且つ窓10の縁部10ａで比較的厚肉の絶縁領域４上に登
って延在し、フィールドプレート83を形成する。従っ
て、ゲート絶縁領域82は比較的厚肉の絶縁領域４上に登
り、特に第１領域２上にあるもドレインドリフト領域62
上や第３領域の他のいかなる部分上にもない第１窓10の
縁部10″a 及び隅部10ｂを越えて延在する。第２窓11よ
りも大きな窓83ａをフィールドプレート83内に形成し、
フィールドプレート83をドレイン窓11の直前で停止させ
る。
【００２１】絶縁ゲート構造体80に隣接する第３領域６
の部分62、図示の例ではドレインドリフト領域が比較的
厚肉の絶縁領域４中の窓10内で側部に位置し、又、ゲー
ト絶縁領域81とその上のゲート導電領域82とが窓10の周
縁10ａを横方向で（すなわち方向Ｄで）越えて延在する
ように半導体装置構造を設計することにより、ソース及
びドレイン領域間の高い逆電圧に耐える半導体装置の能
力、特に半導体装置の信頼性、すなわち連続使用又は連
続検査でのこのような高電圧に耐える能力が改善され
る。
【００２２】本発明者は、通常のラテラル絶縁ゲート電
界効果トランジスタにおいては内曲した隅部、特に比較
的厚肉の絶縁領域中の窓の内曲した隅部が特に大きな強
度の電界を受けるということを確かめた。この問題を説
明する為に、通常のラテラル絶縁ゲート電界効果トラン
ジスタを簡単化したものの三次元コンピュータ模型シュ
ミレーションの結果を図４ａに示す。この図４ａは特
に、絶縁ゲート電界効果トランジスタのドレイン端部を
通る断面図である。図面を明瞭とするために、図４ａで
は種々の領域に斜線を付していない。図４ａに示す通常
のトランジスタのドレインドリフト領域を符号620 で示
した以外は、比較のために図４ａにおいて図１〜３と同
じ符号を付した。図４ａには示していないが、図４ａの
通常のトランジスタのドレインドリフト領域620 は比較
的厚肉の絶縁領域４中の第１窓の周縁を越えて横方向
（すなわち導電チャネル領域９の長さに対し直交する方
向であり図３における方向Ｄと等価な方向）に延在し、
特に第１窓の内曲した隅部の下側に延在する。図４ａに
おける破線Ｅは半導体装置構造中の等電位線を示す。図
４ａから明らかなように、ゲート絶縁領域81が比較的厚
肉の絶縁層４に隣接する段部において等電位線が著しく
密集している。このことは、半導体装置構造のこの特定
の領域が大きな強度の電界を受け、この領域が半導体装
置を破壊するおそれのある弱点となるということを表わ
している。
【００２３】このような通常の半導体装置と相違して本
発明による半導体装置では、第３領域６の部分62、上述
した例ではドレインドリフト領域が窓10の内曲した隅部
10ｂの下側に延在せず、ゲート導電領域82が窓10の縁部
10″a 及び隅部10ｂ上に登って延在する絶縁材料中の段
部は第１領域２上にあり第３領域６上にない。本発明者
は、このような構造にすることにより、内曲した隅部10
ｂにおける上述した大きな強度の電界はもはやなくな
り、半導体装置はソース領域５及びドレイン領域６間の
大きな逆電圧に信頼的に耐えうるようになるということ
を確かめた。
【００２４】図１〜３に示すトランジスタの少なくとも
１つの動作モードでは、ドレイン領域６は、０ボルトと
しうる第１領域２及びソース領域５に比べて高い電圧、
例えば60ボルトにある。トランジスタをエンハンスメン
ト型すなわちノーマルオフ型とするこの例では、絶縁ゲ
ート構造体80に電圧を印加せずにトランジスタを非導通
とした場合、第１領域２とドレイン領域６との間に比較
的大きな逆バイアス電圧が生じ、ドレイン領域６と絶縁
ゲート構造体80との間に同様に高い電圧が生じる。しか
し、本発明による装置では、ゲート絶縁領域81が比較的
厚肉の絶縁領域４に隣接する急峻な隅部又は縁部10ｂが
ドレイン領域６の部分62、本例ではドレインドリフト領
域上に位置せず第１領域２上に位置する為、比較的厚肉
の絶縁領域４上に登るゲート導電領域82とその下側の半
導体領域との間の電圧差は無視できないまでも極めて小
さくなる。従って、本発明による装置においてこの急峻
な隅部又は縁部10ｂによって生ぜしめられる電界強度は
既知の装置で生ぜしめられる電界強度に比べて著しく減
少され、それ故急峻な隅部又は縁部10ｂにおける電界強
度により装置を破壊せしめる絶縁材料の影響は問題とな
らなくなる。
【００２５】図４ｂ及び４ｃはフィールド酸化物４中の
窓10の内曲した隅部10ｂの付近における電界分布を示す
ための三次元コンピュータ模型シュミレーションの結果
を表わす線図である。実線Ｅは等電位線を示し、電界強
度が大きい領域Ｅ1 ，Ｅ2 及びＥ3 に斜線を付してあ
り、電界の力が大きくなるにつれて斜線の密度を多くし
ており、従って領域Ｅ3 が最大電界強度の領域である。
図示の２例では、ドレイン領域が60ボルトの電圧ＶD に
あり、ソース領域５及び絶縁ゲート構造体80を０ボルト
とした。図４ｂはドレインドリフト領域62が内曲した隅
部10ｂから離れてフィールドプレート83の下側で終了し
ている図１〜３に示すような本発明による装置に対する
構造を示し、一方図４ｃはドレインドリフト領域が比較
的厚肉の絶縁層４の内曲した隅部10ｂの下側に延在する
もその他では図１〜３に示す装置に類似する装置に対す
る状態を示す。図４ｂの場合には最大電界強度Ｅmax が
1.03×106 Ｖ／cmであり、一方図４ｃの場合最大電界強
度Ｅmax が1.44×106 Ｖ／cmであった。従って、図１〜
３に示す構造を有する本発明による装置に対して内曲し
た隅部10ｂの付近に生じる最大電界は図４ｃに示す装置
の最大電界の約70％であった。従って、本発明による装
置は、高い逆ソース・ドレイン動作電圧に耐えることが
でき、従来のものよりも信頼的となる。
【００２６】図１〜３に示す半導体装置は、まず最初
に、ｐ導電型の不純物を導入することにより、例えば硼
素イオンを適切なマスクを介して注入することによりド
レインドリフト領域62を形成することにより製造しう
る。不純物を導入してドレインドリフト62を形成した
後、比較的厚肉の絶縁領域４を設ける。この比較的厚肉
の絶縁領域４は、通常のＣＶＤ（化学蒸着）技術を用い
て絶縁材料、例えば酸化珪素を堆積し、通常のフォトリ
ソグラフ腐食技術を用いて窓10及び11をあけることによ
り設けることができる。しかし、この比較的厚肉の絶縁
領域は珪素の局部酸化（ＬＯＣＯＳ）技術により設ける
ことができ、この場合、窓10及び11の領域を耐酸化層
（例えば窒化珪素層）によりマスクし、半導体本体に熱
酸化処理して比較的厚肉の絶縁領域４を成長させる。
【００２７】比較的厚肉の絶縁領域４を形成した後、ゲ
ート絶縁領域81を形成する為の薄肉の熱酸化物層を窓10
及び11内に成長させ、次にゲート導電領域82を形成する
為の多結晶珪素を堆積する。この多結晶珪素層にはその
堆積中又は堆積後にドーピングを行なってこれを導電性
とするか、又はソース領域５及びドレイン領域６を形成
する不純物の導入中にドーピングを行なうことができ
る。
【００２８】次に、通常のフォトリソグフラ腐食技術を
用いて多結晶珪素層をパターン化し、ゲート導電領域82
と、フィールドプレート83を形成するこのゲート導電領
域の延長部とを画成する。次に、ソース領域５とドレイ
ン領域６の比較的多量にドーピングする部分61とを形成
する不純物を、例えば比較的厚肉の絶縁領域４とゲート
導電領域82とをマスクとして用いて燐イオンを注入する
ことにより導入し、従ってソース領域５と第３領域の比
較的多量にドーピングされた部分61とが窓10及び11に対
しそれぞれ整列され、ソース領域５は絶縁ゲート構造体
80に対しても整列される。
【００２９】次に、他の絶縁層12を通常の堆積技術によ
り設け、これに接点窓をあけ、ソース領域５と、ドレイ
ン領域６の比較的多量にドーピングされた部分61と、絶
縁ゲート構造体80とに対する接続を可能にする。次に金
属を堆積し、これをパターン化して、ソース領域５と、
絶縁ゲート構造体80と、ドレイン領域６の比較的多量に
ドーピングされた部分61とにそれぞれ接触する電極13,
14, 15（図１）を形成する。
【００３０】図１〜３に示す実施例では、平面図（図３
参照）で見て第１窓10及び第２窓11は隅部が丸まったほ
ぼ方形となっている。しかし、本発明は窓10及び11を他
の形状とした場合にも適用しうる。図１〜３に示す装置
は線形装置であるが、この半導体装置はドレイン領域の
中心を中心とした回転対称にすることができる。しか
し、このようにすると半導体装置が占める面積が増大す
る。更に、本発明はＩＧＦＥＴ以外のラテラル絶縁ゲー
ト電界効果装置に適用することができる。従って、例え
ば、第３領域６を反対導電型（本例の場合ｎ導電型）の
領域と置き換えてラテラル絶縁ゲートバイポーラトラン
ジスタ（ＬＩＧＴ）の陽極領域を形成することができ
る。このような陽極領域はｐ導電型のドレイン領域に短
絡させることができる。
【００３１】図１及び２は半導体本体１を比較的多量に
ドーピングした基板１ａを有するものとして示した。し
かし、この基板は省略することができる。比較的多量に
ドーピングされた基板１ａを設ける場合には、オーム接
点（図示せず）を半導体本体１の主表面16上に設け、基
板バイアス用の接続を行ないうるようにしうる。図１〜
３に示す半導体装置は、電力ＭＯＳＦＥＴのような電力
装置とこの電力装置を制御する高及び低電圧論理回路と
を同じ半導体本体中に含む高性能電力スイッチの高電圧
ラテラル絶縁ゲート電界効果装置を構成することができ
る。このような例では、基板１ａを以って電力装置の接
点領域を構成することができ、例えば基板１ａを以っ
て、電力装置がバーティカル電力ＭＯＳＦＥＴである電
力ＭＯＳＦＥＴのドレイン接点領域を構成することがで
きる。
【００３２】上述した導電型は逆にすることができ、又
半導体本体は珪素以外の材料、例えば砒化ガリウムのよ
うな III−Ｖ族半導体材料から形成することができる。
本発明は上述した例に限定されず幾多の変形を加えうる
こと明らかである。このような変形例には、半導体技術
で既知の他の特徴を上述した特徴に代え又はこれらに加
えて含めることができる。
【図面の簡単な説明】
【図１】本発明によるラテラル絶縁ゲート電界効果半導
体装置を示す線図的断面図である。
【図２】図１に示すラテラル絶縁ゲート電界効果半導体
装置を、上側の絶縁層及び金属化層を省略して示す断面
斜視図である。
【図３】図２に示す構造を図２の矢印Ａの方向で見た平
面図である。
【図４】本発明による代表的な半導体装置を通る電界分
布のコンピュータシュミレーションの結果（図４ａ）
と、本発明による絶縁領域中の窓内で他の領域が終端し
ている当該窓の隅部における電界分布のコンピュータシ
ュミレーションの結果（図４ｂ）と、比較の目的の為の
本発明によらない半導体装置の絶縁領域中の窓の隅部の
下側に他の領域が延在している当該隅部における電界分
布のコンピュータシュミレーションの結果（図４ｃ）と
を示す線図である。
【符号の説明】
１ 半導体本体 １ａ 基板 ２ 第１領域 ３ 一主表面 ４ 絶縁領域 ５ 第２領域（ソース領域） ６ 第３領域 ９ 導電チャネル領域 10 第１窓 11 第２窓（ドレイン窓） 12 絶縁層 13, 14, 15 電極 61 ドレイン領域 62 ドレインドリフト領域 80 絶縁ゲート構造体 81 ゲート絶縁領域 82 ゲート導電領域 83 フィールドプレート 83ａ 窓 100 ラテラル絶縁ゲート電界効果トランジスタ

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 一主表面に隣接する一導電型の第１領域
    と、この第１領域内に前記の一主表面に隣接して設けた
    反対導電型の第２及び第３領域とを有する半導体本体
    と、 第２及び第３領域間の導電チャネル領域上にあり、この
    導電チャネル領域の長さ（Ｌ）の方向に沿って第２及び
    第３領域間をゲート制御接続する絶縁ゲート構造体とを
    具え、この絶縁ゲート構造体がゲート絶縁領域上のゲー
    ト導電領域を有し、前記のゲート絶縁領域は前記の一主
    表面にある比較的厚肉の絶縁層にあけた窓内に存在する
    とともにこの窓の辺でこの比較的厚肉の絶縁層に隣接し
    ており、前記のゲート導電領域は前記のゲート絶縁領域
    から、このゲート絶縁領域に隣接する窓の前記の辺で前
    記の比較的厚肉の絶縁層の上に登るように延在している
    ラテラル絶縁ゲート電界効果半導体装置において、 前記の絶縁ゲート構造体に隣接する前記の第３領域の部
    分が、前記の導電チャネル領域の前記の長さ（Ｌ）の方
    向に対し直交する方向（Ｄ）で前記の窓よりも小さい寸
    法となっており、従って前記の直交する方向（Ｄ）で、
    前記の第３領域が前記の一主表面に隣接する第１領域の
    一部分により前記の窓の前記の辺から離間されていると
    ともに前記のゲート導電領域が前記のゲート絶縁領域か
    ら前記の第１領域の前記の一部分を越えて前記の比較的
    厚肉の絶縁層上に登るように延在していることを特徴と
    するラテラル絶縁ゲート電界効果半導体装置。
  2. 【請求項２】 請求項１に記載のラテラル絶縁ゲート電
    界効果半導体装置において、前記の窓は導電チャネル領
    域の長さ（Ｌ）の方向に沿って位置する互いに平行な第
    １及び第２縁部を有するほぼ方形となっており、第３領
    域の前記の部分は前記の直交する方向（Ｄ）でこれら第
    １及び第２縁部を越えて延在していないことを特徴とす
    るラテラル絶縁ゲート電界効果半導体装置。
  3. 【請求項３】 請求項１又は２に記載のラテラル絶縁ゲ
    ート電界効果半導体装置において、第３領域の前記の部
    分は比較的わずかにドーピングされた部分であり、この
    部分が残りの第３領域の比較的多量にドーピングされた
    部分から第２領域に向って延在していることを特徴とす
    るラテラル絶縁ゲート電界効果半導体装置。
  4. 【請求項４】 請求項３に記載のラテラル絶縁ゲート電
    界効果半導体装置において、前記の比較的多量にドーピ
    ングされた部分が第３領域の比較的わずかにドーピング
    された部分内に位置されていることを特徴とするラテラ
    ル絶縁ゲート電界効果半導体装置。
  5. 【請求項５】 請求項３又は４に記載のラテラル絶縁ゲ
    ート電界効果半導体装置において、第３領域の比較的多
    量にドーピングされた部分が前記の比較的厚肉の絶縁層
    にあけた他の窓内に設けられていることを特徴とするラ
    テラル絶縁ゲート電界効果半導体装置。
  6. 【請求項６】 請求項３〜５のいずれか一項に記載のラ
    テラル絶縁ゲート電界効果半導体装置において、ゲート
    導電領域が第３領域の前記の比較的わずかにドーピング
    された部分を越えて延在していることを特徴とするラテ
    ラル絶縁ゲート電界効果半導体装置。
  7. 【請求項７】 請求項６に記載のラテラル絶縁ゲート電
    界効果半導体装置において、前記のゲート導電領域が第
    ３領域の全周辺を横方向に越えて延在し、第３領域の比
    較的わずかにドーピングされた部分を被覆するとともに
    比較的厚肉の絶縁層上でフィールドプレートを構成する
    ようになっていることを特徴とするラテラル絶縁ゲート
    電界効果半導体装置。
  8. 【請求項８】 請求項１〜７のいずれか一項に記載のラ
    テラル絶縁ゲート電界効果半導体装置において、第２及
    び第３領域が絶縁ゲート電界効果トランジスタのソース
    領域及びドレイン領域をそれぞれ構成していることを特
    徴とするラテラル絶縁ゲート電界効果半導体装置。
JP4063736A 1991-03-22 1992-03-19 ラテラル絶縁ゲート電界効果半導体装置 Expired - Fee Related JP2597064B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9106108:5 1991-03-22
GB91061085 1991-03-22
GB919106108A GB9106108D0 (en) 1991-03-22 1991-03-22 A lateral insulated gate field effect semiconductor device

Publications (2)

Publication Number Publication Date
JPH0582783A JPH0582783A (ja) 1993-04-02
JP2597064B2 true JP2597064B2 (ja) 1997-04-02

Family

ID=10692024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4063736A Expired - Fee Related JP2597064B2 (ja) 1991-03-22 1992-03-19 ラテラル絶縁ゲート電界効果半導体装置

Country Status (7)

Country Link
US (1) US5391908A (ja)
EP (1) EP0504992B1 (ja)
JP (1) JP2597064B2 (ja)
KR (1) KR100256387B1 (ja)
DE (1) DE69215935T2 (ja)
GB (1) GB9106108D0 (ja)
ZA (1) ZA922069B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW366543B (en) * 1996-12-23 1999-08-11 Nxp Bv Semiconductor device
US6506648B1 (en) * 1998-09-02 2003-01-14 Cree Microwave, Inc. Method of fabricating a high power RF field effect transistor with reduced hot electron injection and resulting structure
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
FR2785448B1 (fr) * 1998-10-30 2001-01-26 Alstom Technology Procede de fabrication d'une electrode de commande de grille pour transistor igbt
US6563193B1 (en) * 1999-09-28 2003-05-13 Kabushiki Kaisha Toshiba Semiconductor device
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US20030091556A1 (en) * 2000-12-04 2003-05-15 Ruoslahti Erkki I. Methods of inhibiting tumor growth and angiogenesis with anastellin
CN1520616A (zh) * 2001-04-11 2004-08-11 ��˹�������뵼�幫˾ 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法
US7180103B2 (en) * 2004-09-24 2007-02-20 Agere Systems Inc. III-V power field effect transistors
US8598659B2 (en) * 2005-10-26 2013-12-03 Hewlett-Packard Development Company, L.P. Single finger gate transistor
JP5307973B2 (ja) * 2006-02-24 2013-10-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP4989085B2 (ja) * 2006-02-24 2012-08-01 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4611270B2 (ja) * 2006-09-27 2011-01-12 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US20120175679A1 (en) * 2011-01-10 2012-07-12 Fabio Alessio Marino Single structure cascode device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816572A (ja) * 1981-07-06 1983-01-31 エヌ　ベー　フイリップス　フルーイランペンフアブリケン 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2852621C4 (de) * 1978-12-05 1995-11-30 Siemens Ag Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone
CA1186072A (en) * 1983-02-17 1985-04-23 Robert A. Hadaway High voltage metal oxide semiconductor transistors
US4721986A (en) * 1984-02-21 1988-01-26 International Rectifier Corporation Bidirectional output semiconductor field effect transistor and method for its maufacture
US4609929A (en) * 1984-12-21 1986-09-02 North American Philips Corporation Conductivity-enhanced combined lateral MOS/bipolar transistor
JPS6358973A (ja) * 1986-08-29 1988-03-14 Mitsubishi Electric Corp 半導体装置
US4920393A (en) * 1987-01-08 1990-04-24 Texas Instruments Incorporated Insulated-gate field-effect semiconductor device with doped regions in channel to raise breakdown voltage
FR2617642A1 (fr) * 1987-06-30 1989-01-06 Thomson Semiconducteurs Transistor a effet de champ
JP2609619B2 (ja) * 1987-08-25 1997-05-14 三菱電機株式会社 半導体装置
US5055896A (en) * 1988-12-15 1991-10-08 Siliconix Incorporated Self-aligned LDD lateral DMOS transistor with high-voltage interconnect capability
DE4020478C2 (de) * 1989-07-04 2001-03-29 Fuji Electric Co Ltd Mos Halbleitervorrichtung
JP2650456B2 (ja) * 1989-07-04 1997-09-03 富士電機株式会社 Ｍｏｓ半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816572A (ja) * 1981-07-06 1983-01-31 エヌ　ベー　フイリップス　フルーイランペンフアブリケン 半導体装置

Also Published As

Publication number Publication date
DE69215935D1 (de) 1997-01-30
KR920018976A (ko) 1992-10-22
US5391908A (en) 1995-02-21
EP0504992B1 (en) 1996-12-18
DE69215935T2 (de) 1997-05-28
KR100256387B1 (ko) 2000-05-15
JPH0582783A (ja) 1993-04-02
GB9106108D0 (en) 1991-05-08
EP0504992A3 (en) 1993-06-16
EP0504992A2 (en) 1992-09-23
ZA922069B (en) 1993-09-20

Similar Documents

Publication Publication Date Title
US7323386B2 (en) Method of fabricating semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
JP2606404B2 (ja) 半導体装置
US5910669A (en) Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof
US4767722A (en) Method for making planar vertical channel DMOS structures
JP2597064B2 (ja) ラテラル絶縁ゲート電界効果半導体装置
US9419092B2 (en) Termination for SiC trench devices
TW506130B (en) Trench DMOS transistor with embedded trench Schottky rectifier
US5034785A (en) Planar vertical channel DMOS structure
US7795638B2 (en) Semiconductor device with a U-shape drift region
US20040113201A1 (en) Structures of and methods of fabricating trench-gated MIS devices
JPH1093087A (ja) 横ゲート縦ドリフト領域トランジスタ
JP2003523088A (ja) 絶縁ゲート電界効果デバイス
JP3293871B2 (ja) 高耐圧半導体素子
US4929991A (en) Rugged lateral DMOS transistor structure
US4454523A (en) High voltage field effect transistor
JP2002231944A (ja) 電力用半導体装置
US6552363B2 (en) Polysilicon FET built on silicon carbide diode substrate
US20220293787A1 (en) Trench bottom shielding methods and approaches for trenched semiconductor device structures
US5939752A (en) Low voltage MOSFET with low on-resistance and high breakdown voltage
US5780878A (en) Lateral gate, vertical drift region transistor
JPH02154469A (ja) 縦形電界効果トランジスタ
US5923051A (en) Field controlled semiconductor device of SiC and a method for production thereof
US5773849A (en) Field of the invention
US6107127A (en) Method of making shallow well MOSFET structure
JP2000507394A (ja) ＳｉＣの電界制御型半導体デバイスおよびその生産方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees