JP2596196Y2 - デジタルオシロスコ−プのロ−ル表示方式 - Google Patents
デジタルオシロスコ−プのロ−ル表示方式Info
- Publication number
- JP2596196Y2 JP2596196Y2 JP1991086425U JP8642591U JP2596196Y2 JP 2596196 Y2 JP2596196 Y2 JP 2596196Y2 JP 1991086425 U JP1991086425 U JP 1991086425U JP 8642591 U JP8642591 U JP 8642591U JP 2596196 Y2 JP2596196 Y2 JP 2596196Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- roll
- address
- display
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本考案はデジタルオシロスコ−プ
のロ−ル表示方式に関し、さらにに詳言すれば表示が高
速に行えるデジタルオシロスコ−プのロ−ル表示方式に
関する。
のロ−ル表示方式に関し、さらにに詳言すれば表示が高
速に行えるデジタルオシロスコ−プのロ−ル表示方式に
関する。
【０００２】
【従来の技術】従来のデジタルオシロスコ−プのロ−ル
表示方式は図３に示すように、ロ−ルデ−タはＡ／Ｄ変
換され、ＣＰＵデ−タバス１１から３ステ−トバスバッ
ファ１２を経由して、ＣＰＵアドレスバス８からＣＰＵ
／アドレス切り換え器３を介してアドレスデータが供給
されている表示用メモリ２に書き込まれる。
表示方式は図３に示すように、ロ−ルデ−タはＡ／Ｄ変
換され、ＣＰＵデ−タバス１１から３ステ−トバスバッ
ファ１２を経由して、ＣＰＵアドレスバス８からＣＰＵ
／アドレス切り換え器３を介してアドレスデータが供給
されている表示用メモリ２に書き込まれる。
【０００３】このタイミングはＲ／Ｏ期間（波形表示の
されていない期間）にＣＰＵから新しいロ−ル表示デ−
タが用意されて、図４に示すように書き込み指示信号
（ＤＭＥＲＷＲ）を受けてロールデータの書き込みがな
される。
されていない期間）にＣＰＵから新しいロ−ル表示デ−
タが用意されて、図４に示すように書き込み指示信号
（ＤＭＥＲＷＲ）を受けてロールデータの書き込みがな
される。
【０００４】この書き込みの際、新しいロ−ルデ−タ
（１デ−タ分）をＣＲＴ右端に表示させるために旧デ−
タを例えば１バイト毎にディスプレイメモリ２の全アド
レスにわたって１バイトづつ、アドレス零側にＤＭＡに
よって移動させる必要がある。
（１デ−タ分）をＣＲＴ右端に表示させるために旧デ−
タを例えば１バイト毎にディスプレイメモリ２の全アド
レスにわたって１バイトづつ、アドレス零側にＤＭＡに
よって移動させる必要がある。
【０００５】この転送はＤＭＡで行われ、転送のために
図４（ｅ）において（Ｔｍｏｖ）で示すＤＭＡの転送期
間を必要とし、この期間は長時間を必要とする。このよ
うにして１バイト分の最上位アドレスをあけて、この最
上位アドレスに新しいロ−ルデ−タを格納する。
図４（ｅ）において（Ｔｍｏｖ）で示すＤＭＡの転送期
間を必要とし、この期間は長時間を必要とする。このよ
うにして１バイト分の最上位アドレスをあけて、この最
上位アドレスに新しいロ−ルデ−タを格納する。
【０００６】図３において、１はＸ軸カウンタを示し、
４および５はそれぞれＸ軸Ｄ／Ａ変換器およびＹ軸Ｄ／
Ａ変換器を示す。図４（ａ）はサイクリックに出力され
る波形表示指示信号を示し、ＴＤＳＰは１表示期間を、
ＴＲＯはＲ／Ｏ期間を示し、（ＴＤＳＰ−ＴＲＯ）の期
間波形表示がされる。図４（ｂ）はＸ軸Ｄ／Ａ変換器４
の出力、すなわち掃引波形を示し、２チャンネルに場合
を例示している。図４（ｃ）はディスプレイクロックパ
ルスを、（ｄ）はＸ軸カウンタ１の計数出力を示してい
る。
４および５はそれぞれＸ軸Ｄ／Ａ変換器およびＹ軸Ｄ／
Ａ変換器を示す。図４（ａ）はサイクリックに出力され
る波形表示指示信号を示し、ＴＤＳＰは１表示期間を、
ＴＲＯはＲ／Ｏ期間を示し、（ＴＤＳＰ−ＴＲＯ）の期
間波形表示がされる。図４（ｂ）はＸ軸Ｄ／Ａ変換器４
の出力、すなわち掃引波形を示し、２チャンネルに場合
を例示している。図４（ｃ）はディスプレイクロックパ
ルスを、（ｄ）はＸ軸カウンタ１の計数出力を示してい
る。
【０００７】
【考案が解決しようとする課題】しかし、図４に示すよ
うに表示期間ＴＤＳＰ期間中のＲ／Ｏ（ＴＲＯ）期間を
除いた期間が実質的な表示期間となるが、ＤＭＡの転送
期間においてはデ−タが転送されているためこの期間に
おける表示が乱れてしまうという問題点があった。この
ために実際はブランキングせざるをえないという問題点
が生じ、ブランキングすると表示レ−トが低下してしま
うという問題点があった。
うに表示期間ＴＤＳＰ期間中のＲ／Ｏ（ＴＲＯ）期間を
除いた期間が実質的な表示期間となるが、ＤＭＡの転送
期間においてはデ−タが転送されているためこの期間に
おける表示が乱れてしまうという問題点があった。この
ために実際はブランキングせざるをえないという問題点
が生じ、ブランキングすると表示レ−トが低下してしま
うという問題点があった。
【０００８】本考案はＤＭＡ転送によらず読み出し開始
アドレスを制御することよって、ＤＭＡ転送を不要とし
て従来必要とした転送期間を実質的に零として、表示の
乱れをなくし、かつ表示レ−トを向上させたデジタルオ
シロスコ−プのロ−ル表示方式を提供することを目的と
する。
アドレスを制御することよって、ＤＭＡ転送を不要とし
て従来必要とした転送期間を実質的に零として、表示の
乱れをなくし、かつ表示レ−トを向上させたデジタルオ
シロスコ−プのロ−ル表示方式を提供することを目的と
する。
【０００９】
【課題を解決するための手段】本考案のデジタルオシロ
スコ−プのロ−ル表示方式は、一ロールデータの表示用
メモリへの書き込み毎に書き込みアドレスデータをラッ
チするラッチ手段と、前記書き込みアドレスデータを書
き込み毎にインクリメントして置数する置数手段と、波
形表示指示信号による表示終了後に置数手段の置数がプ
リセットされ引き続く次の波形表示開始までの期間ディ
スプレイクロックを計数するプリセットカウンタからな
るロールカウンタと、ロールデータの読み出しのときに
ロールカウンタの計数データを読み出しアドレスデータ
として表示用メモリに供給するアドレス切換手段とを備
えたことを特徴とする。
スコ−プのロ−ル表示方式は、一ロールデータの表示用
メモリへの書き込み毎に書き込みアドレスデータをラッ
チするラッチ手段と、前記書き込みアドレスデータを書
き込み毎にインクリメントして置数する置数手段と、波
形表示指示信号による表示終了後に置数手段の置数がプ
リセットされ引き続く次の波形表示開始までの期間ディ
スプレイクロックを計数するプリセットカウンタからな
るロールカウンタと、ロールデータの読み出しのときに
ロールカウンタの計数データを読み出しアドレスデータ
として表示用メモリに供給するアドレス切換手段とを備
えたことを特徴とする。
【００１０】
【作用】本考案のデジタルオシロスコ−プのロ−ル表示
方式によれば、ロールデータの読み出しのときは、その
前に書き込まれた最新のロールデータが書き込まれたと
き、最新のロールデータが書き込まれたアドレスデータ
がラッチ手段よってラッチされ、そのラッチデータに＋
１されたデータが置数手段に置数されており、さらに波
形表示指示信号による表示終了後に置数手段の置数がロ
ールカウンタにプルセットされている。
方式によれば、ロールデータの読み出しのときは、その
前に書き込まれた最新のロールデータが書き込まれたと
き、最新のロールデータが書き込まれたアドレスデータ
がラッチ手段よってラッチされ、そのラッチデータに＋
１されたデータが置数手段に置数されており、さらに波
形表示指示信号による表示終了後に置数手段の置数がロ
ールカウンタにプルセットされている。
【００１１】。ロールデータの読み出しのときにときロ
ールカウンタはプルセットされたデータが最初の読み出
しアドレスデータとし、続いてディスプレイクロック毎
にインクリメントされたデータがアドレスデータとして
アドレス切換手段によって表示用メモリに供給されて、
ロールデータが読み出される。最新のロールデータが最
右端に表示されることになる。
ールカウンタはプルセットされたデータが最初の読み出
しアドレスデータとし、続いてディスプレイクロック毎
にインクリメントされたデータがアドレスデータとして
アドレス切換手段によって表示用メモリに供給されて、
ロールデータが読み出される。最新のロールデータが最
右端に表示されることになる。
【００１２】
【実施例】以下、本考案を実施例により説明する。図１
は本考案の一実施例の構成を示すブロック図である。Ｘ
軸のアドレスを発生するＸ軸カウンタ１で周期Ｔ0（後
記の期間ｔ１、ｔ２より大きい）のディスプレイクロッ
クを計数し、計数出力をＸ軸Ｄ／Ａ変換器４に供給して
アナログ信号に変換して、増幅器６で増幅のうえＣＲＴ
のＸ軸偏向板に印加する。
は本考案の一実施例の構成を示すブロック図である。Ｘ
軸のアドレスを発生するＸ軸カウンタ１で周期Ｔ0（後
記の期間ｔ１、ｔ２より大きい）のディスプレイクロッ
クを計数し、計数出力をＸ軸Ｄ／Ａ変換器４に供給して
アナログ信号に変換して、増幅器６で増幅のうえＣＲＴ
のＸ軸偏向板に印加する。
【００１３】アドレスポインタラッチ１１は書き込み指
示信号（ＤＭＥＭＷＲ）をストローブ信号として受け
て、ＣＰＵアドレスバス８から供給されるロールアドレ
スデータをラッチする。インクリメントカウンタ１３は
アドレスポインタラッチ１１でラッチされたロールアド
レスデータを入力し、書き込み指示信号（ＤＭＥＭＷ
Ｒ）を遅延する遅延回路１２の出力を受けて、ロールア
ドレスデータを＋１する。
示信号（ＤＭＥＭＷＲ）をストローブ信号として受け
て、ＣＰＵアドレスバス８から供給されるロールアドレ
スデータをラッチする。インクリメントカウンタ１３は
アドレスポインタラッチ１１でラッチされたロールアド
レスデータを入力し、書き込み指示信号（ＤＭＥＭＷ
Ｒ）を遅延する遅延回路１２の出力を受けて、ロールア
ドレスデータを＋１する。
【００１４】ロールカウンタ１５はプリセットカウンタ
であって、サイクリックに出力される波形表示指示信号
を遅延する遅延回路１４の出力をロード信号として受け
てインクリメントカウンタ１３のロールアドレスデータ
がロードされ、ディスプレイクロックを計数し、波形表
示指示信号でリセットされる。
であって、サイクリックに出力される波形表示指示信号
を遅延する遅延回路１４の出力をロード信号として受け
てインクリメントカウンタ１３のロールアドレスデータ
がロードされ、ディスプレイクロックを計数し、波形表
示指示信号でリセットされる。
【００１５】データバス切替器１７は表示用メモリ２に
ＣＰＵデータバス１１を介して供給されたデータを表示
用メモリ２（本実施例では２ｋバイト／１チャンネル×
２＝４ｋバイトの記憶容量とする）に導くか、表示用メ
モリ２から読み出したデータをＹ軸Ｄ／Ａ変換器６に導
くかを書き込み指示信号の基づいて切替るデータバス切
替器である。
ＣＰＵデータバス１１を介して供給されたデータを表示
用メモリ２（本実施例では２ｋバイト／１チャンネル×
２＝４ｋバイトの記憶容量とする）に導くか、表示用メ
モリ２から読み出したデータをＹ軸Ｄ／Ａ変換器６に導
くかを書き込み指示信号の基づいて切替るデータバス切
替器である。
【００１６】表示用メモリ２はデータバス切替器１７を
介して供給されたＣＰＵデータバス１１からのデータを
格納し、表示用メモリ２から読み出されたデータはＹ軸
Ｄ／Ａ変換器５に供給する。Ｙ軸Ｄ／Ａ変換器５に供給
されたデータはＹ軸Ｄ／Ａ変換器５でアナログ信号に変
換し、増幅器７で増幅のうえＣＲＴのＹ軸偏向板に印加
する。
介して供給されたＣＰＵデータバス１１からのデータを
格納し、表示用メモリ２から読み出されたデータはＹ軸
Ｄ／Ａ変換器５に供給する。Ｙ軸Ｄ／Ａ変換器５に供給
されたデータはＹ軸Ｄ／Ａ変換器５でアナログ信号に変
換し、増幅器７で増幅のうえＣＲＴのＹ軸偏向板に印加
する。
【００１７】ノーマル／ロール切替器１６はロールカウ
ンタ１５から出力されるロールアドレスデータとＸ軸カ
ウンタ１から出力されるＸ軸アドレスデータとの一方を
パネル面の設定器における設定によって決められるノー
マル／ロール切替信号に基づいて切替て出力する。
ンタ１５から出力されるロールアドレスデータとＸ軸カ
ウンタ１から出力されるＸ軸アドレスデータとの一方を
パネル面の設定器における設定によって決められるノー
マル／ロール切替信号に基づいて切替て出力する。
【００１８】ＣＰＵ／アドレス切替器３はＣＰＵアドレ
スバス８からのアドレスバスとノーマル／ロール切替器
１６から出力されるアドレスバスとの一方を書き込み指
示信号（ＤＭＥＭＷＲ）によって選択して表示用メモリ
２へアドレスデータとし供給する。
スバス８からのアドレスバスとノーマル／ロール切替器
１６から出力されるアドレスバスとの一方を書き込み指
示信号（ＤＭＥＭＷＲ）によって選択して表示用メモリ
２へアドレスデータとし供給する。
【００１９】上記のように構成した実施例の作用につい
て説明する。ロ−ル情報の入力時はノーマル／ロール切
換信号はロール側に切り換えられる。この切り換えによ
ってノーマル／ロール切換器１６はロールカウンタ１５
の計数出力をアドレスデータとして選択する。
て説明する。ロ−ル情報の入力時はノーマル／ロール切
換信号はロール側に切り換えられる。この切り換えによ
ってノーマル／ロール切換器１６はロールカウンタ１５
の計数出力をアドレスデータとして選択する。
【００２０】入力されたロール情報はオシロスコープの
入力端子のチャンネル１から入力され、Ａ／Ｄ変換され
てロールデータとなり、波形表示指示信号が高電位の期
間中に、すなわちＲ／Ｏ期間を示す図２（ａ）のＴＲＯ
期間中に、ＣＰＵデータバス１１を経由して書き込み指
示信号（ＤＭＥＭＷＲ）を受けた表示用メモリ２に入力
順に１バイトずつ０番地から２０４７番地まで書き込ま
れる。
入力端子のチャンネル１から入力され、Ａ／Ｄ変換され
てロールデータとなり、波形表示指示信号が高電位の期
間中に、すなわちＲ／Ｏ期間を示す図２（ａ）のＴＲＯ
期間中に、ＣＰＵデータバス１１を経由して書き込み指
示信号（ＤＭＥＭＷＲ）を受けた表示用メモリ２に入力
順に１バイトずつ０番地から２０４７番地まで書き込ま
れる。
【００２１】２０４７番地を超えると０番地に戻され
る。以降チャンネル２について繰り返される。このタイ
ミングを図２にしたがって説明すると図２（ａ）に示す
波形表示指示信号の高電位の立ち上がりで図２（ｈ）で
示す書き込み指示信号（ＤＭＥＭＷＲ）が一瞬低電位と
なり、図２（ｉ）で示す如くＣＰＵ／アドレス切換器３
はＣＰＵ側に切り換えられる。
る。以降チャンネル２について繰り返される。このタイ
ミングを図２にしたがって説明すると図２（ａ）に示す
波形表示指示信号の高電位の立ち上がりで図２（ｈ）で
示す書き込み指示信号（ＤＭＥＭＷＲ）が一瞬低電位と
なり、図２（ｉ）で示す如くＣＰＵ／アドレス切換器３
はＣＰＵ側に切り換えられる。
【００２２】したがって入力されたロールデータは上記
のように１バイトづつ０番地から表示用メモリ２に書き
込まれる。ロールデータの入力が２０４７バイトより少
なくても勿論良く、入力ロールデータの終了でロールデ
ータの書き込みは終了する。
のように１バイトづつ０番地から表示用メモリ２に書き
込まれる。ロールデータの入力が２０４７バイトより少
なくても勿論良く、入力ロールデータの終了でロールデ
ータの書き込みは終了する。
【００２３】一方、ロールデータの読み出しのときのた
めに、ロールデータの書き込みのときにおいて、ライト
アドレスデータは書き込み指示信号（ＤＭＥＭＷＲ）に
よってアドレスポインタラッチ１１にラッチされる。
めに、ロールデータの書き込みのときにおいて、ライト
アドレスデータは書き込み指示信号（ＤＭＥＭＷＲ）に
よってアドレスポインタラッチ１１にラッチされる。
【００２４】さらに書き込み指示信号（ＤＭＥＭＷＲ）
は遅延回路１２において期間ｔ１遅延させられて、遅延
された書き込み指示信号（ＤＭＥＭＷＲ）を受けたイン
クリメントカウンタ１３にてラッチされたライトアドレ
スデータに＋１される。このタイミングは図２（ｊ）に
示す如くである。
は遅延回路１２において期間ｔ１遅延させられて、遅延
された書き込み指示信号（ＤＭＥＭＷＲ）を受けたイン
クリメントカウンタ１３にてラッチされたライトアドレ
スデータに＋１される。このタイミングは図２（ｊ）に
示す如くである。
【００２５】＋１されたインクリメントカウンタ１３の
出力がロールカウンタ１５のプリセット入力端子にプリ
セットデータとして与えられる。アドレスポインタラッ
チ１１にてラッチされたライトアドレスは＋１されたこ
とによって、このアドレスを次に続く読み出しのときの
最初のリードアドレスとされることになる。
出力がロールカウンタ１５のプリセット入力端子にプリ
セットデータとして与えられる。アドレスポインタラッ
チ１１にてラッチされたライトアドレスは＋１されたこ
とによって、このアドレスを次に続く読み出しのときの
最初のリードアドレスとされることになる。
【００２６】このために、最新に入力されたロードデー
タのライトアドレスの次のアドレスがリードアドレスの
最初のリードアドレスとなり、最初に読み出されるロー
ドデータの表示位置に対してＣＲＴの左端位置が指定さ
れ、最新に入力されたロードデータの表示位置として最
右端位置が指定されることになる。ロードデータが２０
４７バイトのときは最新に入力されたロードデータの表
示位置としてＣＲＴの最右端が指定されることになる。
タのライトアドレスの次のアドレスがリードアドレスの
最初のリードアドレスとなり、最初に読み出されるロー
ドデータの表示位置に対してＣＲＴの左端位置が指定さ
れ、最新に入力されたロードデータの表示位置として最
右端位置が指定されることになる。ロードデータが２０
４７バイトのときは最新に入力されたロードデータの表
示位置としてＣＲＴの最右端が指定されることになる。
【００２７】これをさらに説明すれば、波形表示指示信
号が低電位となるとＴＲＯの期間は終了し、表示期間と
なる。波形表示指示信号が低電位となったことによって
ロールカウンタ１５はリセットから開放される。
号が低電位となるとＴＲＯの期間は終了し、表示期間と
なる。波形表示指示信号が低電位となったことによって
ロールカウンタ１５はリセットから開放される。
【００２８】波形表示指示信号は遅延回路１４によって
期間ｔ２（Ｔ0≫ｔ２）遅延され、遅延された波形表示
指示信号によってインクリメントカウンタ１３の出力は
ロールカウンタ１５にプリセットされる。プリセットの
タイミングは図２（ｃ）および（ｄ）に示す如くであ
る。図２（ｃ）はロード信号を、（ｄ）のＩＮはプリセ
ット時を示す。
期間ｔ２（Ｔ0≫ｔ２）遅延され、遅延された波形表示
指示信号によってインクリメントカウンタ１３の出力は
ロールカウンタ１５にプリセットされる。プリセットの
タイミングは図２（ｃ）および（ｄ）に示す如くであ
る。図２（ｃ）はロード信号を、（ｄ）のＩＮはプリセ
ット時を示す。
【００２９】プリセットされたロールカウンタ１５はデ
イスプレイクロックのアップカウントを開始する。ロー
ルデータの入力が終了するとＣＰＵ／アドレス切換器３
はノーマル／ロール切換器１６側に切り換えられる。
イスプレイクロックのアップカウントを開始する。ロー
ルデータの入力が終了するとＣＰＵ／アドレス切換器３
はノーマル／ロール切換器１６側に切り換えられる。
【００３０】一方、波形表示指示信号が低電位になると
ロールカウンタ１６はリセット状態を解除される。さら
に、ＣＰＵ／アドレス切換器３はノーマル／ロール切換
器１６からの出力アドレスデータを選択する側に切り換
えられ、表示用メモリ２は読み出し状態に切り換えら
れ、読み出しが開始される。
ロールカウンタ１６はリセット状態を解除される。さら
に、ＣＰＵ／アドレス切換器３はノーマル／ロール切換
器１６からの出力アドレスデータを選択する側に切り換
えられ、表示用メモリ２は読み出し状態に切り換えら
れ、読み出しが開始される。
【００３１】読み出しと同期してＸカウンタ１はチャン
ネル毎に０〜２０４７のアドレスデータを発生し、Ｘ軸
Ｄ／Ａ変換器で４によってアナルグ信号に変換され、増
幅器６で増幅されてＸ軸偏向板に印加される。
ネル毎に０〜２０４７のアドレスデータを発生し、Ｘ軸
Ｄ／Ａ変換器で４によってアナルグ信号に変換され、増
幅器６で増幅されてＸ軸偏向板に印加される。
【００３２】一方、ロールデータのこの読み出しにおけ
る読み出しアドレス指定はロールカウンタ１５の出力に
よってなされる。しかるに読み出しアドレスデータは前
記したように最新のロールデータが書き込まれたアドレ
スに＋１したアドレスである。
る読み出しアドレス指定はロールカウンタ１５の出力に
よってなされる。しかるに読み出しアドレスデータは前
記したように最新のロールデータが書き込まれたアドレ
スに＋１したアドレスである。
【００３３】このアドレス指定によって表示メモリ２か
ら最初に読み出されたロールデータに対応するロール情
報がＣＲＴの左端に表示され、順次読み出しにしたがっ
てＣＲＴの右端側へ表示されていって、読み出しが進み
最新のロールデータは最後に読み出されて、最新のロー
ルデータに対応するロール情報は最右端に表示されるこ
とになる。
ら最初に読み出されたロールデータに対応するロール情
報がＣＲＴの左端に表示され、順次読み出しにしたがっ
てＣＲＴの右端側へ表示されていって、読み出しが進み
最新のロールデータは最後に読み出されて、最新のロー
ルデータに対応するロール情報は最右端に表示されるこ
とになる。
【００３４】これをタイミング的に示せば、波形表示指
示信号が高電位になることによってロールカウンタ１６
はリセットされ、図２（ｃ）に示すように遅延してロー
ド信号は消滅し、図２（ｄ）のＯＵＴに示すようにプリ
セットは終了する。
示信号が高電位になることによってロールカウンタ１６
はリセットされ、図２（ｃ）に示すように遅延してロー
ド信号は消滅し、図２（ｄ）のＯＵＴに示すようにプリ
セットは終了する。
【００３５】ついで、ロールカウンタ１６の出力は図２
（ｅ）に示すディスプレイクロックを計数し、ロールカ
ウンタ１６から出力されるアドレスデータは図２（ｆ）
に示す如くである。
（ｅ）に示すディスプレイクロックを計数し、ロールカ
ウンタ１６から出力されるアドレスデータは図２（ｆ）
に示す如くである。
【００３６】一方、図２（ｇ）に示す如くＸカウンタ１
は計数を進める。また、図２（ｆ）に示したロールカウ
ンタ１６の出力によるアドレス指示によって、表示用メ
モリ２から読み出されたロールデータはＹ軸Ｄ／Ａ変換
器５によってアナログ信号に変換され、増幅器７によっ
て増幅されてＹ軸偏向板に印加されて、上記のようにロ
ールデータに対応したリードアウト表示がなされる。
は計数を進める。また、図２（ｆ）に示したロールカウ
ンタ１６の出力によるアドレス指示によって、表示用メ
モリ２から読み出されたロールデータはＹ軸Ｄ／Ａ変換
器５によってアナログ信号に変換され、増幅器７によっ
て増幅されてＹ軸偏向板に印加されて、上記のようにロ
ールデータに対応したリードアウト表示がなされる。
【００３７】上記した実施例においてはアドレスポイン
タラッチ１１にアドレスデータを与え２０４７番地で０
にリセットを与えたが、このアドレスデータに代わり、
アドレスポインタラッチ１１をカウンタとして、書き込
み指示信号（ＤＭＥＭＷＲ）をカウントすればオーバフ
ローで自動的にリセットされ、ロールカウンタの入力毎
に固定アドレス出力のみを行う用にしても良い。
タラッチ１１にアドレスデータを与え２０４７番地で０
にリセットを与えたが、このアドレスデータに代わり、
アドレスポインタラッチ１１をカウンタとして、書き込
み指示信号（ＤＭＥＭＷＲ）をカウントすればオーバフ
ローで自動的にリセットされ、ロールカウンタの入力毎
に固定アドレス出力のみを行う用にしても良い。
【００３８】
【考案の効果】以上説明した如く本考案によれば、デジ
タルオシロスコ−プのロ−ル表示において最新のロール
データを最右端に表示させるために、ＤＭＡの転送によ
らず１ロールデータのみの入力で既全入力ロールデータ
を実質的にＤＭＡ転送させたのとどうようの作用が行わ
れるために、転送に要する期間を実質的に数千分の１に
短縮したことになる効果がある。
タルオシロスコ−プのロ−ル表示において最新のロール
データを最右端に表示させるために、ＤＭＡの転送によ
らず１ロールデータのみの入力で既全入力ロールデータ
を実質的にＤＭＡ転送させたのとどうようの作用が行わ
れるために、転送に要する期間を実質的に数千分の１に
短縮したことになる効果がある。
【００３９】さらに、転送のための処理中断期間も少な
くてすむ効果がある。またさらに、表示メモリの記憶容
量を増加させたときにおいて益々前記の効果が大きいも
のとなる。
くてすむ効果がある。またさらに、表示メモリの記憶容
量を増加させたときにおいて益々前記の効果が大きいも
のとなる。
【図１】本考案の一実施例の構成を示すブロック図であ
る。
る。
【図２】本考案の一実施例の作用の説明に供するタイミ
ング図である。
ング図である。
【図３】従来例の構成を示すブロック図である。
【図４】従来例の作用の説明に供するタイミング図であ
る。
る。
１ Ｘ軸カウンタ ２ 表示用メモリ ３ ＣＰＵ／アドレス切換器 ４ Ｘ軸Ｄ／Ａ変換器 ５ Ｙ軸Ｄ／Ａ変換器 １１ アドレスポインタラッチ １２および１４ 遅延回路 １３ インクリメントカウンタ １５ ロールカウンタ １６ ノーマル／ロール切換器 １７ データバス切換器
フロントページの続き (56)参考文献 特開 昭63−225127（ＪＰ，Ａ) 特開 昭57−64289（ＪＰ，Ａ) 特開 平４−125689（ＪＰ，Ａ) 特開 昭62−71868（ＪＰ，Ａ) 特開 昭59−187269（ＪＰ，Ａ) 特開 平３−115980（ＪＰ，Ａ) 特開 平２−17457（ＪＰ，Ａ) 実開 平１−148868（ＪＰ，Ｕ) 実開 平２−48868（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 13/00 - 13/48 G09G 5/34
Claims (1)
- 【請求項１】 一ロールデータの表示用メモリへの書き
込み毎に書き込みアドレスデータをラッチするラッチ手
段と、前記書き込みアドレスデータを書き込み毎にイン
クリメントして置数する置数手段と、波形表示指示信号
による表示終了後に置数手段の置数がプリセットされ引
き続く次の波形表示開始までの期間ディスプレイクロッ
クを計数するプリセットカウンタからなるロールカウン
タと、ロールデータの読み出しのときにロールカウンタ
の計数データを読み出しアドレスデータとして表示用メ
モリに供給するアドレス切換手段とを備えたことを特徴
とするデジタルオシロスコ−プのロ−ル表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991086425U JP2596196Y2 (ja) | 1991-09-27 | 1991-09-27 | デジタルオシロスコ−プのロ−ル表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991086425U JP2596196Y2 (ja) | 1991-09-27 | 1991-09-27 | デジタルオシロスコ−プのロ−ル表示方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0536372U JPH0536372U (ja) | 1993-05-18 |
| JP2596196Y2 true JP2596196Y2 (ja) | 1999-06-07 |
Family
ID=13886547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991086425U Expired - Fee Related JP2596196Y2 (ja) | 1991-09-27 | 1991-09-27 | デジタルオシロスコ−プのロ−ル表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596196Y2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5764289A (en) * | 1980-10-07 | 1982-04-19 | Sanyo Electric Co | Raster scan type data display unit |
| JPS6271868A (ja) * | 1985-09-26 | 1987-04-02 | Tokyo Met Gov Shinkei Kagaku Sogo Kenkyusho | オシロスコ−プ用ロ−ルモ−ドアダプタ |
| JPS63225127A (ja) * | 1987-03-14 | 1988-09-20 | Hioki Denki Kk | 実時間波形観測装置 |
| JPH01148868U (ja) * | 1988-04-04 | 1989-10-16 | ||
| JPH04125689A (ja) * | 1990-09-18 | 1992-04-27 | Yokogawa Electric Corp | 波形表示装置 |
-
1991
- 1991-09-27 JP JP1991086425U patent/JP2596196Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0536372U (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311475A (en) | High speed full and empty flag generators for first-in first-out memory | |
| US5274600A (en) | First-in first-out memory | |
| JPS5987569A (ja) | デ−タ自動連続処理回路 | |
| US5438376A (en) | Image processing apparatus and image reception apparatus using the same | |
| US5530458A (en) | Image memory control device | |
| JPS61295723A (ja) | 波形デ−タ圧縮回路 | |
| JPS61264379A (ja) | 記憶回路 | |
| JP2596196Y2 (ja) | デジタルオシロスコ−プのロ−ル表示方式 | |
| US6243108B1 (en) | Method and device for processing image data by transferring the data between memories | |
| US6266746B1 (en) | Control apparatus for random access memories | |
| JP2621361B2 (ja) | 図形処理装置 | |
| KR940001833B1 (ko) | 디지탈 비디오 화상 편집장치 | |
| JPS6067990A (ja) | 密度変換機能を有する画情報処理装置 | |
| JP3066282B2 (ja) | メモリのライト制御回路 | |
| JP2624155B2 (ja) | 表示用メモリ書き込みデータ制御回路 | |
| SU1522225A1 (ru) | Устройство дл сопр жени процессора и видеоконтроллера | |
| KR950014159B1 (ko) | 선입선출(fifo) 레지스터 제어방법 | |
| JP3380564B2 (ja) | 半導体記憶装置 | |
| JP3081492B2 (ja) | メモリのリード／ライト制御回路 | |
| JP3453829B2 (ja) | データ送信装置 | |
| JP2562824Y2 (ja) | 波形記憶装置 | |
| JP3075425B2 (ja) | デジタルオシロスコープ | |
| JP2797836B2 (ja) | ダブルバッファメモリ方式 | |
| JPS6252591A (ja) | 画面メモリのアクセス制御方式 | |
| JPS59176773A (ja) | 画像メモリ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |