JP2574408B2 - チップ抵抗器の製造方法 - Google Patents
チップ抵抗器の製造方法Info
- Publication number
- JP2574408B2 JP2574408B2 JP63168242A JP16824288A JP2574408B2 JP 2574408 B2 JP2574408 B2 JP 2574408B2 JP 63168242 A JP63168242 A JP 63168242A JP 16824288 A JP16824288 A JP 16824288A JP 2574408 B2 JP2574408 B2 JP 2574408B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- firing
- electrodes
- printing
- drying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はチップ抵抗器の製造方法に関するものであ
る。
る。
従来の技術 従来、チップ抵抗器は第３図に示すように分割用スリ
ットの入った焼成済の板状アルミナ基板１上のチップ個
片の両端に第一電極２を形成し、その両端の一部に重ね
るようにして、抵抗体３を印刷，焼成した後、抵抗値修
正を施し、この抵抗体３をガラスの保護膜で被覆焼成
し、アルミナ基板１を分割した後、第一電極２と接し
て、この分割基板４の両側面部に第二電極５を形成した
製法が採られていた。
ットの入った焼成済の板状アルミナ基板１上のチップ個
片の両端に第一電極２を形成し、その両端の一部に重ね
るようにして、抵抗体３を印刷，焼成した後、抵抗値修
正を施し、この抵抗体３をガラスの保護膜で被覆焼成
し、アルミナ基板１を分割した後、第一電極２と接し
て、この分割基板４の両側面部に第二電極５を形成した
製法が採られていた。
発明が解決しようとする課題 上記従来のチップ抵抗器は、既に分割用スリット溝の
入った焼成済セラミック基材を母材としており、セラミ
ック基材の焼成時における収縮のバラツキがあるため、
電極及び抵抗体を印刷するための印刷マスクパターン
は、収縮の度合いに合せて何種類もの準備が必要であ
り、そうでなければ、セラミック基材そのものを印刷マ
スクパターンに合せて選別を行う必要がある。さらに、
収縮のバラツキを抑える方法で、セラミック基材の外形
寸法を小さくして電極及び抵抗体を印刷しているが、い
ずれにしても工数面において改善を計るには限界があ
る。
入った焼成済セラミック基材を母材としており、セラミ
ック基材の焼成時における収縮のバラツキがあるため、
電極及び抵抗体を印刷するための印刷マスクパターン
は、収縮の度合いに合せて何種類もの準備が必要であ
り、そうでなければ、セラミック基材そのものを印刷マ
スクパターンに合せて選別を行う必要がある。さらに、
収縮のバラツキを抑える方法で、セラミック基材の外形
寸法を小さくして電極及び抵抗体を印刷しているが、い
ずれにしても工数面において改善を計るには限界があ
る。
本発明は、上記問題に鑑みなされたもので、セラミッ
ク基材の焼成前、つまり、グリーンシート状態時に、電
極及び抵抗体を印刷し、その後一括同時焼成を行うもの
で、セラミック基材特有の焼成による収縮のバラツキ
を、材料面及び工程面より改善を図り全く無視できるも
のとしたものである。
ク基材の焼成前、つまり、グリーンシート状態時に、電
極及び抵抗体を印刷し、その後一括同時焼成を行うもの
で、セラミック基材特有の焼成による収縮のバラツキ
を、材料面及び工程面より改善を図り全く無視できるも
のとしたものである。
課題を解決するための手段 この課題を解決するために本発明は、低温焼成用セラ
ミック材料を成形，押出したシート状のグリーンシート
基材の片面又は両面の一部に、第一電極及び第二電極を
印刷・乾燥して、前記両電極の一部が重なるように抵抗
体を印刷・乾燥した後、前記グリーンシート基材、電極
及び抵抗体を同時に高温焼成して、セラミック基板、電
極及び抵抗体を構成し、そのあと抵抗値をそろえるため
の抵抗値修正、抵抗体の保護膜および抵抗値表示用捺印
の形成をおこなったのち、前記グリーンシート基材の収
縮の度合いを、基板の外形寸法の測定または印刷のパタ
ーン認識等の手法により分割すべき寸法を割出し、その
寸法に合せてレーザースクライブにて分割用スリット溝
を形成する。従って、セラミック基材の焼成前に、電極
および抵抗体を構成するため、印刷マスクパターンはそ
れぞれ１パターン化でき、しかも焼成後における収縮の
バラツキがあっても、その度合いに合せてスリット溝を
形成するため全く無視できるものである。
ミック材料を成形，押出したシート状のグリーンシート
基材の片面又は両面の一部に、第一電極及び第二電極を
印刷・乾燥して、前記両電極の一部が重なるように抵抗
体を印刷・乾燥した後、前記グリーンシート基材、電極
及び抵抗体を同時に高温焼成して、セラミック基板、電
極及び抵抗体を構成し、そのあと抵抗値をそろえるため
の抵抗値修正、抵抗体の保護膜および抵抗値表示用捺印
の形成をおこなったのち、前記グリーンシート基材の収
縮の度合いを、基板の外形寸法の測定または印刷のパタ
ーン認識等の手法により分割すべき寸法を割出し、その
寸法に合せてレーザースクライブにて分割用スリット溝
を形成する。従って、セラミック基材の焼成前に、電極
および抵抗体を構成するため、印刷マスクパターンはそ
れぞれ１パターン化でき、しかも焼成後における収縮の
バラツキがあっても、その度合いに合せてスリット溝を
形成するため全く無視できるものである。
作用 本発明は、低温焼成用セラミック材料を用い、グリー
ンシート基材の片面又は両面の一部に、第一電極及び第
二電極、さらに抵抗体を同時焼成（850℃〜1000℃）す
ることにより、セラミック基材特有の焼成による収縮の
バラツキを、材料面及び工程面より改善を図り全く無視
できるようにしたものである。つまり、セラミック基材
の焼成前に、電極および抵抗体を構成するため、印刷マ
スクパターンはそれぞれ１パターン化でき、しかも焼成
後における収縮のバラツキがあっても、その度合いに合
せて、基板の外形寸法の測定または印刷のパターン認識
等の手法によって分割すべきスリット溝寸法を決定する
ため、全く無視できるものである。
ンシート基材の片面又は両面の一部に、第一電極及び第
二電極、さらに抵抗体を同時焼成（850℃〜1000℃）す
ることにより、セラミック基材特有の焼成による収縮の
バラツキを、材料面及び工程面より改善を図り全く無視
できるようにしたものである。つまり、セラミック基材
の焼成前に、電極および抵抗体を構成するため、印刷マ
スクパターンはそれぞれ１パターン化でき、しかも焼成
後における収縮のバラツキがあっても、その度合いに合
せて、基板の外形寸法の測定または印刷のパターン認識
等の手法によって分割すべきスリット溝寸法を決定する
ため、全く無視できるものである。
実施例 本発明の実施例を第１図，第２図に示す製造工程順に
説明する。
説明する。
（実施例１） まず、第１図に示すように低温焼成用セラミック材料
（CaO,PbO,B2O3,SiO2系）と有機バインダーと水を混合
し、脱水，真空土練工程を経た後、スリット形状の溝を
もつダイス18を通して成形，押出しを行ってグリーンシ
ート基材６を得、熱風乾燥する。このグリーンシート基
材６を次工程以降、取扱いを容易にするためにプレス等
で所定の大きさに打抜き揃える。
（CaO,PbO,B2O3,SiO2系）と有機バインダーと水を混合
し、脱水，真空土練工程を経た後、スリット形状の溝を
もつダイス18を通して成形，押出しを行ってグリーンシ
ート基材６を得、熱風乾燥する。このグリーンシート基
材６を次工程以降、取扱いを容易にするためにプレス等
で所定の大きさに打抜き揃える。
次にで、グリーンシート基材６の片面部、及び表面部
の一部に高温焼成厚膜電極Pd−AgやAgペーストをスクリ
ーン印刷工法等で塗膜を形成した後、熱風乾燥して、第
一電極7,8及び第二電極9,10を設ける。
の一部に高温焼成厚膜電極Pd−AgやAgペーストをスクリ
ーン印刷工法等で塗膜を形成した後、熱風乾燥して、第
一電極7,8及び第二電極9,10を設ける。
さらに、高温焼成厚膜抵抗（RuO2系）ペーストをスク
リーン印刷工法や描画印刷工法などで印刷した後、乾燥
した抵抗体11を前記電極7,8又は9,10の一部に接続して
形成する。上記の電極、抵抗印刷済グリーンシート基材
６を850℃〜950℃の空気雰囲気炉で同時焼成された抵抗
体にレーザートリミングを施し、所望の抵抗値を得る。
リーン印刷工法や描画印刷工法などで印刷した後、乾燥
した抵抗体11を前記電極7,8又は9,10の一部に接続して
形成する。上記の電極、抵抗印刷済グリーンシート基材
６を850℃〜950℃の空気雰囲気炉で同時焼成された抵抗
体にレーザートリミングを施し、所望の抵抗値を得る。
さらに、防湿および絶縁効果を目的に抵抗体修正部分
をガラスペーストによる保護膜16で被覆し、前記ガラス
ペーストと同質のペーストにて所定の抵抗値表示の捺印
17を行い、抵抗体焼成温度より低い温度（600℃前後）
で焼成する。
をガラスペーストによる保護膜16で被覆し、前記ガラス
ペーストと同質のペーストにて所定の抵抗値表示の捺印
17を行い、抵抗体焼成温度より低い温度（600℃前後）
で焼成する。
次に、分割用スリット溝を形成するのに、焼成後にお
けるセラミック基材特有の収縮のバラツキがあるため、
基材の外形寸法を測定するか、もしくはパターン認識に
より収縮の度合いを調べた上で所定の形状に成るよう
に、レーザースクライブにて溝14,15を形成する。
けるセラミック基材特有の収縮のバラツキがあるため、
基材の外形寸法を測定するか、もしくはパターン認識に
より収縮の度合いを調べた上で所定の形状に成るよう
に、レーザースクライブにて溝14,15を形成する。
上記チップ抵抗基板を分割用スリット溝14に沿って短
冊状に一次分割をおこない、次に、上記第一電極7,8お
よび第二電極9,10と個々に導通をはかるために、分割さ
れた端面に高温焼成厚膜電極Pd−AgやAgペーストによる
端面電極12,13の塗布を行い、抵抗体焼成温度より低い
温度で焼成する。
冊状に一次分割をおこない、次に、上記第一電極7,8お
よび第二電極9,10と個々に導通をはかるために、分割さ
れた端面に高温焼成厚膜電極Pd−AgやAgペーストによる
端面電極12,13の塗布を行い、抵抗体焼成温度より低い
温度で焼成する。
さらに、前記チップ提供連を分割用スリット溝15に沿
って個片に二次分割を行ったのち、分割片の電極部にニ
ッケル下地メッキ後スズまたはハンダの何れかまたは組
合わせた電気メッキを施し、洗浄，乾燥後、抵抗値チェ
ックを実施する。
って個片に二次分割を行ったのち、分割片の電極部にニ
ッケル下地メッキ後スズまたはハンダの何れかまたは組
合わせた電気メッキを施し、洗浄，乾燥後、抵抗値チェ
ックを実施する。
以上の製造工程によりチップ抵抗器が得られる。
（実施例２） 第２図に本発明の第２の実施例を示しており、第２図
において、第１図に示す部分と同一部分については、同
一番号を付して説明を省略する。
において、第１図に示す部分と同一部分については、同
一番号を付して説明を省略する。
この実施例においては、実施例１において所定の大き
さに打抜きした工程を、スリット溝入れ工程の後に入替
えた構成にしたものである。
さに打抜きした工程を、スリット溝入れ工程の後に入替
えた構成にしたものである。
この構成により、電極印刷から打抜きまでの工程は、
ロール状での搬送形態をとり、小品種多量生産型の製造
方法であり、印刷工程および乾燥工程においてオートロ
ーダの簡素化，低コスト化および印刷位置決めの容易さ
等のメリットがある。
ロール状での搬送形態をとり、小品種多量生産型の製造
方法であり、印刷工程および乾燥工程においてオートロ
ーダの簡素化，低コスト化および印刷位置決めの容易さ
等のメリットがある。
発明の効果 以上のように本発明は、同時焼成により電極、抵抗体
とも１回の焼成で可能であり、作業工数の削減が大幅に
図れ、さらに、セラミック基材と電極、抵抗体が同時焼
成のため、従来例に見られるセラミック基板の熱収縮に
伴う寸法バラツキの影響がなく、電極および抵抗印刷マ
スク寸法の分類が不要となり、しかも、印刷における寸
法精度において、マスクの精度およびスリット溝入れの
精度にのみ寸法制約を受けるため、数十ミクロンの寸法
精度で基板の外形寸法に対するパターンの形成が可能で
外観的に製品の品質を向上させることができる。
とも１回の焼成で可能であり、作業工数の削減が大幅に
図れ、さらに、セラミック基材と電極、抵抗体が同時焼
成のため、従来例に見られるセラミック基板の熱収縮に
伴う寸法バラツキの影響がなく、電極および抵抗印刷マ
スク寸法の分類が不要となり、しかも、印刷における寸
法精度において、マスクの精度およびスリット溝入れの
精度にのみ寸法制約を受けるため、数十ミクロンの寸法
精度で基板の外形寸法に対するパターンの形成が可能で
外観的に製品の品質を向上させることができる。
第１図は本発明の第１の実施例によるチップ抵抗器の製
造方法を示す工程説明図、第２図は本発明の第２の実施
例によるチップ抵抗器の製造方法を示す工程説明図、第
３図は従来のチップ抵抗器の製造方法を示す工程説明図
である。 ６……グリーンシート基材、7,9……第一電極、8,10…
…第二電極、11……抵抗体、12,13……端面電極、14,15
……分割用スリット溝、16……保護膜、17……抵抗値表
示用捺印。
造方法を示す工程説明図、第２図は本発明の第２の実施
例によるチップ抵抗器の製造方法を示す工程説明図、第
３図は従来のチップ抵抗器の製造方法を示す工程説明図
である。 ６……グリーンシート基材、7,9……第一電極、8,10…
…第二電極、11……抵抗体、12,13……端面電極、14,15
……分割用スリット溝、16……保護膜、17……抵抗値表
示用捺印。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西田 孝治 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 沢田 誠一 大阪府門真市大字門真1006番地 松下電 器産業株式会社内
Claims (2)
- 【請求項１】低温焼成用セラミック材料を成形したシー
ト状のグリーンシート基材を所定の大きさに打抜きする
工程と、前記打抜かれたグリーンシート基材の片面又は
両面の一部に導体電極を印刷し乾燥して形成する工程
と、前記導体電極に一部が重なるように抵抗体を印刷し
乾燥する工程と、前記グリーンシート基材、導体電極及
び抵抗体を同時に焼成する工程と、前記焼成済抵抗体の
抵抗値をそろえるための抵抗値修正工程と、前記焼成済
抵抗体及び抵抗修正部分を保護膜で被覆する工程と、前
記保護膜の硬化で抵抗体焼成温度より低い温度で焼成す
る工程と、レーザースクライブにて前記焼成済セラミッ
ク基材に分割用スリット溝を形成する工程と、チップ抵
抗器の両端面電極を形成するための準備として短冊状に
分割を行う一次分割工程と、前記分割された短冊状基板
の両端面に導体電極塗布及び乾燥する工程と、前記抵抗
体焼成温度より低い温度で焼成する工程と、前記短冊状
基板を個々のチップ抵抗器に分割する二次分割工程と、
前記焼成済電極上にメッキ膜を形成する工程とを順次行
うことを特徴とするチップ抵抗器の製造方法。 - 【請求項２】所定の大きさに打抜きする工程を、抵抗印
刷、乾燥工程の後に入替えた請求項１記載のチップ抵抗
器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168242A JP2574408B2 (ja) | 1988-07-06 | 1988-07-06 | チップ抵抗器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168242A JP2574408B2 (ja) | 1988-07-06 | 1988-07-06 | チップ抵抗器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0217612A JPH0217612A (ja) | 1990-01-22 |
| JP2574408B2 true JP2574408B2 (ja) | 1997-01-22 |
Family
ID=15864396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63168242A Expired - Lifetime JP2574408B2 (ja) | 1988-07-06 | 1988-07-06 | チップ抵抗器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2574408B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04171902A (ja) * | 1990-11-06 | 1992-06-19 | Matsushita Electric Ind Co Ltd | 角形チップ抵抗器の製造方法 |
| JP2019024037A (ja) * | 2017-07-24 | 2019-02-14 | 國立成功大學Ｎａｔｉｏｎａｌ Ｃｈｅｎｇ Ｋｕｎｇ Ｕｎｉｖｅｒｓｉｔｙ | 高伝導卑金属電極と合金ローオームチップ抵抗の作製方法 |
| JP7023890B2 (ja) * | 2019-05-22 | 2022-02-22 | 成電智慧材料股▲フン▼有限公司 | 高伝導卑金属電極と合金ローオームチップ抵抗の作製方法 |
-
1988
- 1988-07-06 JP JP63168242A patent/JP2574408B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0217612A (ja) | 1990-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1126204A (ja) | 抵抗器およびその製造方法 | |
| JP2574408B2 (ja) | チップ抵抗器の製造方法 | |
| JPH0266916A (ja) | 積層型セラミックコンデンサの製造方法 | |
| JPH0217613A (ja) | チップ抵抗器の製造方法 | |
| JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
| JPH0795483B2 (ja) | 厚膜抵抗素子の製造方法 | |
| JP3358990B2 (ja) | チップ型抵抗器の製造方法 | |
| JP3126131B2 (ja) | 角板型チップ抵抗器 | |
| JPS644325B2 (ja) | ||
| JPH0646602B2 (ja) | チツプ抵抗器の製造方法 | |
| JPS6330771B2 (ja) | ||
| JP3460384B2 (ja) | 複合電子部品およびその製造方法 | |
| JPH0673324B2 (ja) | チツプ抵抗器の製造方法 | |
| JPH0897018A (ja) | チップ型抵抗器の製造方法 | |
| JPH01166414A (ja) | チップ状ジャンパー素子の製造方法 | |
| JPH05167215A (ja) | 電子回路装置及びその製造方法 | |
| JPS6145464Y2 (ja) | ||
| JPH04329615A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH05267813A (ja) | 厚膜回路基板、その製造方法および厚膜回路基板製造用基板 | |
| JPH03256302A (ja) | 角形チップ抵抗器の製造方法 | |
| JPH02137202A (ja) | 高電圧用抵抗器の絶縁被覆方法 | |
| JPH03263301A (ja) | 角板型チップ抵抗器およびその製造方法 | |
| JPH0631101U (ja) | 固定抵抗器 | |
| JPH0191401A (ja) | 抵抗器の製造方法 | |
| JPH0273608A (ja) | チツプ抵抗の製造方法 |