JPH0217612A - チップ抵抗器の製造方法 - Google Patents
チップ抵抗器の製造方法Info
- Publication number
- JPH0217612A JPH0217612A JP63168242A JP16824288A JPH0217612A JP H0217612 A JPH0217612 A JP H0217612A JP 63168242 A JP63168242 A JP 63168242A JP 16824288 A JP16824288 A JP 16824288A JP H0217612 A JPH0217612 A JP H0217612A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- firing
- temperature
- sheet base
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000463 material Substances 0.000 claims abstract description 31
- 238000010304 firing Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000007639 printing Methods 0.000 claims abstract description 17
- 238000001035 drying Methods 0.000 claims abstract description 11
- 229910010293 ceramic material Inorganic materials 0.000 claims abstract description 6
- 239000000919 ceramic Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 8
- 238000004080 punching Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims 1
- 238000000465 moulding Methods 0.000 abstract description 3
- 238000007650 screen-printing Methods 0.000 abstract description 3
- 239000011230 binding agent Substances 0.000 abstract description 2
- 230000018044 dehydration Effects 0.000 abstract description 2
- 238000006297 dehydration reaction Methods 0.000 abstract description 2
- 238000001125 extrusion Methods 0.000 abstract description 2
- 238000004898 kneading Methods 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000001354 calcination Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 abstract 1
- 238000002156 mixing Methods 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000003909 pattern recognition Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 235000021110 pickles Nutrition 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はチップ抵抗器の製造方法に関するものである。
従来の技術
従来、チップ抵抗器は第３図に示すように分割用スリッ
トの入った焼成済の板状アルミナ基板１上のチップ個片
の両端に第一電極２を形成し、その両端の一部に重ねる
ようにして、抵抗体３を印刷、焼成した後、抵抗値修正
を施し、この抵抗体ｉ、発明の名称 チップ抵抗器の製造方法 ２、特許請求の範囲 （１）低温焼成用セラミック材料を成形したシート状の
グリーンシート基材を所定の大きさに打抜きする工程と
、前記打抜かれたグリーンシート基材の片面又は両面の
一部に導体電極を印刷し乾燥して形成する工程と、前記
導体電極に一部が重なるように抵抗体を印刷し乾燥する
工程と、前記グリーンシート基材、導体電極及び抵抗体
３、を同時に焼成する工程と、前記焼成済抵抗体の抵
抗値をそろえるための抵抗値修正工程と、前記焼成済抵
抗体及び抵抗修正部分を保護膜で被覆する工程と、前記
保護膜の硬化で抵抗体焼成温度より低い温度で焼成する
工程と、レーザースクライプにて前記焼成済セラミック
基材に分割用スリット溝を形成する工程と、チップ抵抗
器の両端面電極を形成するだめの準備として短冊状に分
割を行う一次分割工程と、前記分割さ３をガラスの保護
膜で被覆焼成し、アルミナ基板１を分割した後、第一電
極２と接して、この分割基板４の両側面部に第二電極６
を形成した製法が採られていた。
トの入った焼成済の板状アルミナ基板１上のチップ個片
の両端に第一電極２を形成し、その両端の一部に重ねる
ようにして、抵抗体３を印刷、焼成した後、抵抗値修正
を施し、この抵抗体ｉ、発明の名称 チップ抵抗器の製造方法 ２、特許請求の範囲 （１）低温焼成用セラミック材料を成形したシート状の
グリーンシート基材を所定の大きさに打抜きする工程と
、前記打抜かれたグリーンシート基材の片面又は両面の
一部に導体電極を印刷し乾燥して形成する工程と、前記
導体電極に一部が重なるように抵抗体を印刷し乾燥する
工程と、前記グリーンシート基材、導体電極及び抵抗体
３、を同時に焼成する工程と、前記焼成済抵抗体の抵
抗値をそろえるための抵抗値修正工程と、前記焼成済抵
抗体及び抵抗修正部分を保護膜で被覆する工程と、前記
保護膜の硬化で抵抗体焼成温度より低い温度で焼成する
工程と、レーザースクライプにて前記焼成済セラミック
基材に分割用スリット溝を形成する工程と、チップ抵抗
器の両端面電極を形成するだめの準備として短冊状に分
割を行う一次分割工程と、前記分割さ３をガラスの保護
膜で被覆焼成し、アルミナ基板１を分割した後、第一電
極２と接して、この分割基板４の両側面部に第二電極６
を形成した製法が採られていた。
発明が解決しようとする課題
上記従来のチップ抵抗器は、既に分割用スリット溝の入
った焼成済セラミック基材を母材としており、セラミッ
ク基材の焼成時における収縮のバラツキがあるため、電
極及び抵抗体を印刷するだめの印刷マスクパターンは、
収縮の度合いに合せて何種類もの準備が必要であシ、そ
うでなければ、セラミック基材そのものを印刷マスクパ
ターンに合せて選別を行う必要がある。さらに、収縮の
バラツキを抑える方法で、セラミック基材の外形寸法を
小さくして電極及び抵抗体を印刷しているが、いずれに
しても工数面において改善を計るには限界がある。
った焼成済セラミック基材を母材としており、セラミッ
ク基材の焼成時における収縮のバラツキがあるため、電
極及び抵抗体を印刷するだめの印刷マスクパターンは、
収縮の度合いに合せて何種類もの準備が必要であシ、そ
うでなければ、セラミック基材そのものを印刷マスクパ
ターンに合せて選別を行う必要がある。さらに、収縮の
バラツキを抑える方法で、セラミック基材の外形寸法を
小さくして電極及び抵抗体を印刷しているが、いずれに
しても工数面において改善を計るには限界がある。
本発明は、上記問題に鑑みなされたもので、セラミック
基材の焼成前、つまシ、グリーンシート状態時に、電極
及び抵抗体を印刷し、その後−活量時焼成を行うもので
、セラミック基材特有の焼成による収縮のバラツキを、
材料面及び工程面より改善を図り全く無視できるものと
したものである。
基材の焼成前、つまシ、グリーンシート状態時に、電極
及び抵抗体を印刷し、その後−活量時焼成を行うもので
、セラミック基材特有の焼成による収縮のバラツキを、
材料面及び工程面より改善を図り全く無視できるものと
したものである。
課題を解決するための手段
この課題を解決するために本発明は、低温焼成用セラミ
ック材料を成形、押出したシート状のグリーンシート基
材の片面又は両面の一部に、第−電極及び第二電極を印
刷・乾燥して、前記画電極の一部が重なるように抵抗体
を印刷・乾燥した後、前記グリーンシート基材、電極及
び抵抗体を同時に高温焼成して、セラミック基板、電極
及び抵抗体を構成し、そのあと抵抗値をそろえるための
抵抗値修正、抵抗体の保護膜および抵抗値表示用捺印の
形成をおこなったのち、前記グリーンシート基材の収縮
の度合いを、基板の外形寸法の測定または印刷のパター
ン認識等の手法により分割すべき寸法を割出し、その寸
法に合せてレーザースクライプにて分割用スリット溝を
形成する。従って、セラミック基材の焼成前に、電極お
よび抵抗体を構成するため、印刷マスクパターンはそれ
ぞれ１パターン化でき、しかも焼成後における収縮のバ
ラツキがあっても、その度合いに合せてスリット溝を形
成するため全く無視できるものである。
ック材料を成形、押出したシート状のグリーンシート基
材の片面又は両面の一部に、第−電極及び第二電極を印
刷・乾燥して、前記画電極の一部が重なるように抵抗体
を印刷・乾燥した後、前記グリーンシート基材、電極及
び抵抗体を同時に高温焼成して、セラミック基板、電極
及び抵抗体を構成し、そのあと抵抗値をそろえるための
抵抗値修正、抵抗体の保護膜および抵抗値表示用捺印の
形成をおこなったのち、前記グリーンシート基材の収縮
の度合いを、基板の外形寸法の測定または印刷のパター
ン認識等の手法により分割すべき寸法を割出し、その寸
法に合せてレーザースクライプにて分割用スリット溝を
形成する。従って、セラミック基材の焼成前に、電極お
よび抵抗体を構成するため、印刷マスクパターンはそれ
ぞれ１パターン化でき、しかも焼成後における収縮のバ
ラツキがあっても、その度合いに合せてスリット溝を形
成するため全く無視できるものである。
作用
本発明は、低温焼成用セラミック材料を用い、グリーン
シート基材の片面又は両面の一部に、第−電極及び第二
電極、さらに抵抗体を同時焼成（８５０℃〜１０００°
Ｃ）することにより、セラミック基材特有の焼成による
収縮のバラツキを、材料面及び工程面より改善を図り全
く無視できるようにしたものである。つまり、セラミッ
ク基材の焼成前に、電極および抵抗体を構成するため、
印刷マスクパターンはそれぞれ１パターン化でき、しか
も焼成後における収縮のバラツキがあっても、その度合
いに合せて、基板の外形寸法の測定または印刷のパター
ン認識等の手法により分割すべきスリット溝寸法を決定
するため、全く無視できるものである。
シート基材の片面又は両面の一部に、第−電極及び第二
電極、さらに抵抗体を同時焼成（８５０℃〜１０００°
Ｃ）することにより、セラミック基材特有の焼成による
収縮のバラツキを、材料面及び工程面より改善を図り全
く無視できるようにしたものである。つまり、セラミッ
ク基材の焼成前に、電極および抵抗体を構成するため、
印刷マスクパターンはそれぞれ１パターン化でき、しか
も焼成後における収縮のバラツキがあっても、その度合
いに合せて、基板の外形寸法の測定または印刷のパター
ン認識等の手法により分割すべきスリット溝寸法を決定
するため、全く無視できるものである。
実施例
本発明の実施例を第１図、第２図に示す製造工程順に説
明する。
明する。
（実施例１）
まず、第１図に示すように低温焼成用セラミック材料（
ＣａＯ、ＰｂＯ，Ｂ２Ｏ３，５ｉ０２系）と有機バイン
ダーと水を混合し、脱水、真空土練工程を経た後、スリ
ット形状の溝をもつダイス１８を通して成形、押出しを
行ってグリーンシート基材６を得、熱風乾燥する。この
グリーンシート基材６を次工程以降、取扱いを容易にす
るためにプレス等で所定の大きさに打抜き揃える。
ＣａＯ、ＰｂＯ，Ｂ２Ｏ３，５ｉ０２系）と有機バイン
ダーと水を混合し、脱水、真空土練工程を経た後、スリ
ット形状の溝をもつダイス１８を通して成形、押出しを
行ってグリーンシート基材６を得、熱風乾燥する。この
グリーンシート基材６を次工程以降、取扱いを容易にす
るためにプレス等で所定の大きさに打抜き揃える。
次いで、グリーンシート基材６０片面部、及び両面部の
一部に高温焼成厚膜室１ｉＰ（１−ムｇやムｇペースト
をスクリーン印刷工法等で塗膜を形成した後、熱風乾燥
して、第一電極７．８及び第二電極９．１０を設ける。
一部に高温焼成厚膜室１ｉＰ（１−ムｇやムｇペースト
をスクリーン印刷工法等で塗膜を形成した後、熱風乾燥
して、第一電極７．８及び第二電極９．１０を設ける。
さらに、高温焼成厚膜抵抗（Ｒｕ０２系）ペーストをス
クリーン印刷工法や描画印刷工法などで印刷した後、乾
燥した抵抗体１１を前記電極７，８又は９，１ｏの一部
に接続して形成する。上記の電極、抵抗印刷済グリーン
シート基材６を８５０°Ｃ〜９５０’Ｃの空気雰囲気炉
で同時焼成された抵抗体にレーザートリミングを施し、
所望の抵抗値を得る。
クリーン印刷工法や描画印刷工法などで印刷した後、乾
燥した抵抗体１１を前記電極７，８又は９，１ｏの一部
に接続して形成する。上記の電極、抵抗印刷済グリーン
シート基材６を８５０°Ｃ〜９５０’Ｃの空気雰囲気炉
で同時焼成された抵抗体にレーザートリミングを施し、
所望の抵抗値を得る。
さらに、防湿および絶縁効果を目的に抵抗体修正部分を
ガラスペーストによる保護膜１６で被覆し、前記ガラス
ペーストと同質のペーストにて所定の抵抗値表示の捺印
１７を行い、抵抗体焼成温度より低い温度（６ｏＯ°Ｃ
前後）で焼成する。
ガラスペーストによる保護膜１６で被覆し、前記ガラス
ペーストと同質のペーストにて所定の抵抗値表示の捺印
１７を行い、抵抗体焼成温度より低い温度（６ｏＯ°Ｃ
前後）で焼成する。
次に、分割用スリット溝を形成するのに、焼成後におけ
るセラミック基材特有の収縮のバラツキがあるため、基
板の外形寸法を測定するか、もしくはパターン認識によ
シ収縮の度合いを調べた上で所定の形状に成るように、
レーザースクライブにて溝１４．１５を形成する。
るセラミック基材特有の収縮のバラツキがあるため、基
板の外形寸法を測定するか、もしくはパターン認識によ
シ収縮の度合いを調べた上で所定の形状に成るように、
レーザースクライブにて溝１４．１５を形成する。
上記チップ抵抗基板を分割用スリット溝１４に沿って短
冊状に一次分割をおこない、次に、上記第一電極７．８
および第二電極９．１０と個々に導通をはかるために、
分割された端面に高温焼成厚膜型Ｉｉ Ｐｄ −Ａｇや
ムｇペーストによる端面電極１２．１３の塗布を行い、
抵抗体焼成温度より低い温度で焼成する。
冊状に一次分割をおこない、次に、上記第一電極７．８
および第二電極９．１０と個々に導通をはかるために、
分割された端面に高温焼成厚膜型Ｉｉ Ｐｄ −Ａｇや
ムｇペーストによる端面電極１２．１３の塗布を行い、
抵抗体焼成温度より低い温度で焼成する。
さらに、前記チップ抵抗器を分割用スリット溝１６に沿
って個片に二次分割を行ったのち、分割片の電極部にニ
ッケル下地メッキ後スズまだはハンダの何れかまたは組
合わせた電気メッキを施し、洗浄、乾燥後、抵抗値チエ
ツクを実施する。
って個片に二次分割を行ったのち、分割片の電極部にニ
ッケル下地メッキ後スズまだはハンダの何れかまたは組
合わせた電気メッキを施し、洗浄、乾燥後、抵抗値チエ
ツクを実施する。
以上の製造工程によりチップ抵抗器が得られる。
（実施例２）
第２図に本発明の第２の実施例を示しておシ、第２図に
おいて、第１図に示す部分と同一部分については、同一
番号を付して説明を省略する。
おいて、第１図に示す部分と同一部分については、同一
番号を付して説明を省略する。
この実施例においては、実施例１において所定の大きさ
に打抜きした工程を、スリット溝入れ工程の後に入替え
た構成にしたものである。
に打抜きした工程を、スリット溝入れ工程の後に入替え
た構成にしたものである。
この構成により、電極印刷から打抜きまでの工程は、ロ
ール状での搬送形態をとシ、小品種多量生産型の製造方
法であり、印刷工程および乾燥工程においてオートロー
ダの簡素化、低コスト化および印刷位置決めの容易さ等
のメリットがある。
ール状での搬送形態をとシ、小品種多量生産型の製造方
法であり、印刷工程および乾燥工程においてオートロー
ダの簡素化、低コスト化および印刷位置決めの容易さ等
のメリットがある。
発明の効果
以上のように本発明は、同時焼成により電極、抵抗体と
も１回の焼成で可能であシ、作業工数の削減が大幅に図
れ、さらに、セラミック基材と電極、抵抗体が同時焼成
のため、従来例に見られるセラミック基板の熱収縮に伴
う寸法バラツキの影響がなく、電極および抵抗印刷マス
ク寸法の分類が不要となシ、しかも、印刷における寸法
精度において、マスクの精度およびスリット溝入れの精
度にのみ寸法制約を受けるため、数十ミクロンの寸法精
度で基板の外形寸法に対するパターンの形成が可能で外
観的に製品の品質を向上させることができる。
も１回の焼成で可能であシ、作業工数の削減が大幅に図
れ、さらに、セラミック基材と電極、抵抗体が同時焼成
のため、従来例に見られるセラミック基板の熱収縮に伴
う寸法バラツキの影響がなく、電極および抵抗印刷マス
ク寸法の分類が不要となシ、しかも、印刷における寸法
精度において、マスクの精度およびスリット溝入れの精
度にのみ寸法制約を受けるため、数十ミクロンの寸法精
度で基板の外形寸法に対するパターンの形成が可能で外
観的に製品の品質を向上させることができる。
第１図は本発明の第１の実施例によるチップ抵抗器の製
造方法を示す工程説明図、第２図は本発明の第２の実施
例によるチップ抵抗器の製造方法を示す工程説明図、第
３図は従来のチップ抵抗器の製造方法を示す工程説明図
である。 ６・・・・・・グリーンシート基材、７．９・・・・・
・第一電極、８，１ｏ・・・・・・第二電極、１１・・
・・・・抵抗体、１２゜１３・・・・・・端面電極、１
４．１５・・・・・・分割用スリット溝、１６・・・・
・・保護膜、１７・・・・・・抵抗値表示用捺印。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名６−
−−り゛ソーンシーｂ ７．９−−−ｆ −ｔ＆ δｌθ−オ二ｔｌ＆ １／−抵ａ抹
造方法を示す工程説明図、第２図は本発明の第２の実施
例によるチップ抵抗器の製造方法を示す工程説明図、第
３図は従来のチップ抵抗器の製造方法を示す工程説明図
である。 ６・・・・・・グリーンシート基材、７．９・・・・・
・第一電極、８，１ｏ・・・・・・第二電極、１１・・
・・・・抵抗体、１２゜１３・・・・・・端面電極、１
４．１５・・・・・・分割用スリット溝、１６・・・・
・・保護膜、１７・・・・・・抵抗値表示用捺印。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名６−
−−り゛ソーンシーｂ ７．９−−−ｆ −ｔ＆ δｌθ−オ二ｔｌ＆ １／−抵ａ抹
Claims (2)
- （１）低温焼成用セラミック材料を成形したシート状の
グリーンシート基材を所定の大きさに打抜きする工程と
、前記打抜かれたグリーンシート基材の片面又は両面の
一部に導体電極を印刷し乾燥して形成する工程と、前記
導体電極に一部が重なるように抵抗体を印刷し乾燥する
工程と、前記グリーンシート基材、導体電極及び抵抗体
を同時に焼成する工程と、前記焼成済抵抗体の抵抗値を
そろえるための抵抗値修正工程と、前記焼成済抵抗体及
び抵抗修正部分を保護膜で被覆する工程と、前記保護膜
の硬化で抵抗体焼成温度より低い温度で焼成する工程と
、レーザースクライブにて前記焼成済セラミック基材に
分割用スリット溝を形成する工程と、チップ抵抗器の両
端面電極を形成するための準備として短冊状に分割を行
う一次分割工程と、前記分割された短冊状基板の両端面
に導体電極塗布及び乾燥する工程と、前記抵抗体焼成温
度より低い温度で焼成する工程と、前記短冊状基板を個
々のチップ抵抗器に分割する二次分割工程と、前記焼成
済電極上にメッキ膜を形成する工程とを順次行うことを
特徴とするチップ抵抗器の製造方法。 - （２）所定の大きさに打抜きする工程を、抵抗印刷、乾
燥工程の後に入替えた請求項１記載のチップ抵抗器の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168242A JP2574408B2 (ja) | 1988-07-06 | 1988-07-06 | チップ抵抗器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168242A JP2574408B2 (ja) | 1988-07-06 | 1988-07-06 | チップ抵抗器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0217612A true JPH0217612A (ja) | 1990-01-22 |
| JP2574408B2 JP2574408B2 (ja) | 1997-01-22 |
Family
ID=15864396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63168242A Expired - Lifetime JP2574408B2 (ja) | 1988-07-06 | 1988-07-06 | チップ抵抗器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2574408B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04171902A (ja) * | 1990-11-06 | 1992-06-19 | Matsushita Electric Ind Co Ltd | 角形チップ抵抗器の製造方法 |
| JP2019024037A (ja) * | 2017-07-24 | 2019-02-14 | 國立成功大學Ｎａｔｉｏｎａｌ Ｃｈｅｎｇ Ｋｕｎｇ Ｕｎｉｖｅｒｓｉｔｙ | 高伝導卑金属電極と合金ローオームチップ抵抗の作製方法 |
| JP2019195065A (ja) * | 2019-05-22 | 2019-11-07 | 國立成功大學Ｎａｔｉｏｎａｌ Ｃｈｅｎｇ Ｋｕｎｇ Ｕｎｉｖｅｒｓｉｔｙ | 高伝導卑金属電極と合金ローオームチップ抵抗の作製方法 |
-
1988
- 1988-07-06 JP JP63168242A patent/JP2574408B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04171902A (ja) * | 1990-11-06 | 1992-06-19 | Matsushita Electric Ind Co Ltd | 角形チップ抵抗器の製造方法 |
| JP2019024037A (ja) * | 2017-07-24 | 2019-02-14 | 國立成功大學Ｎａｔｉｏｎａｌ Ｃｈｅｎｇ Ｋｕｎｇ Ｕｎｉｖｅｒｓｉｔｙ | 高伝導卑金属電極と合金ローオームチップ抵抗の作製方法 |
| JP2019195065A (ja) * | 2019-05-22 | 2019-11-07 | 國立成功大學Ｎａｔｉｏｎａｌ Ｃｈｅｎｇ Ｋｕｎｇ Ｕｎｉｖｅｒｓｉｔｙ | 高伝導卑金属電極と合金ローオームチップ抵抗の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2574408B2 (ja) | 1997-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3882059A (en) | Method of making ceramic capacitor | |
| KR20010014285A (ko) | 저항기 및 그 제조방법 | |
| JPH0217612A (ja) | チップ抵抗器の製造方法 | |
| JPH0217613A (ja) | チップ抵抗器の製造方法 | |
| JPH0266916A (ja) | 積層型セラミックコンデンサの製造方法 | |
| JP3358990B2 (ja) | チップ型抵抗器の製造方法 | |
| JPH10189305A (ja) | 角板型チップ抵抗器及びその製造方法 | |
| JPH0435886B2 (ja) | ||
| JPH01166414A (ja) | チップ状ジャンパー素子の製造方法 | |
| JPH0195588A (ja) | 回路基板の製造方法 | |
| JPH04144203A (ja) | チップ抵抗器の製造方法 | |
| JPH0646602B2 (ja) | チツプ抵抗器の製造方法 | |
| JPS63224305A (ja) | チツプ抵抗器の製造方法 | |
| JPS6330771B2 (ja) | ||
| JPH01289222A (ja) | チップ抵抗器の製造方法 | |
| JPH10199703A (ja) | チップ抵抗器用基板とチップ抵抗器の製造方法 | |
| JPS59208895A (ja) | 厚膜回路形成方法 | |
| JPH0273608A (ja) | チツプ抵抗の製造方法 | |
| JPH07211525A (ja) | チップ抵抗器の製造方法 | |
| JPH047565B2 (ja) | ||
| JPH0191401A (ja) | 抵抗器の製造方法 | |
| JP2718196B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
| JPH01168004A (ja) | 抵抗ネットワーク素子の製造方法 | |
| CA1045221A (en) | Method of making ceramic capacitor | |
| JPH0262093A (ja) | 厚膜印刷配線板の製造方法 |