JPS59208895A - 厚膜回路形成方法 - Google Patents
厚膜回路形成方法Info
- Publication number
- JPS59208895A JPS59208895A JP58084431A JP8443183A JPS59208895A JP S59208895 A JPS59208895 A JP S59208895A JP 58084431 A JP58084431 A JP 58084431A JP 8443183 A JP8443183 A JP 8443183A JP S59208895 A JPS59208895 A JP S59208895A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- thick film
- forming
- film
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、厚膜電子回路形成方法に関するもの従来の厚
膜電子回路における導体及び抵抗の形成方法は、主に導
体ペーストあるいは抵抗ペースト等をスクリーン印刷に
より印刷し、乾燥、焼成を行い、これらのくり返しによ
り第１図ａ、ｂに示すよう基板１の上に導体２、抵抗体
３、ガラスコート４、等を形成していた。
膜電子回路における導体及び抵抗の形成方法は、主に導
体ペーストあるいは抵抗ペースト等をスクリーン印刷に
より印刷し、乾燥、焼成を行い、これらのくり返しによ
り第１図ａ、ｂに示すよう基板１の上に導体２、抵抗体
３、ガラスコート４、等を形成していた。
さらに最近では、ディスペンサーヘッドとＸＹテーブル
あるいはロボットと組み合せた描画式厚膜回路形成機も
開発されている。しかしこれらスクリーン印刷あるいは
描画は、ペーストを使用しているのでその厚さのばらつ
きが大きく精度としてプラスマイナス２０％以下にする
のは大変困難である。特に抵抗体を形成する場合には、
抵抗値のばらつきが大きく試し刷りをし、焼成して抵抗
値を実測してからでないと実際に許容範囲に入っている
かどうかわからない。特に初期抵抗値の精度を要する場
合には、同じパターンであっても毎日試し刷りをし、抵
抗値を実測してからでないと連続運転できない。このた
め初めの印刷から乾燥。
あるいはロボットと組み合せた描画式厚膜回路形成機も
開発されている。しかしこれらスクリーン印刷あるいは
描画は、ペーストを使用しているのでその厚さのばらつ
きが大きく精度としてプラスマイナス２０％以下にする
のは大変困難である。特に抵抗体を形成する場合には、
抵抗値のばらつきが大きく試し刷りをし、焼成して抵抗
値を実測してからでないと実際に許容範囲に入っている
かどうかわからない。特に初期抵抗値の精度を要する場
合には、同じパターンであっても毎日試し刷りをし、抵
抗値を実測してからでないと連続運転できない。このた
め初めの印刷から乾燥。
焼成し、抵抗チェックという時間が無駄になり、量産時
のネックになっていた３、また連続運転時にも、朝昼、
夕方等、時間の経過により抵抗値が変化するため、常に
検査をしておく必要があり、場合によっては、抵抗ペー
ストを変更する必要性が出る場合もある。
のネックになっていた３、また連続運転時にも、朝昼、
夕方等、時間の経過により抵抗値が変化するため、常に
検査をしておく必要があり、場合によっては、抵抗ペー
ストを変更する必要性が出る場合もある。
発明の目的
本発明は上記の欠点を解消するものであり、あらかじめ
転写可能な、精度の良い抵抗体あるいは導体誘電体等を
形成しておき、それを転写することにより精度の良い回
路形成方法を実現するものである。
転写可能な、精度の良い抵抗体あるいは導体誘電体等を
形成しておき、それを転写することにより精度の良い回
路形成方法を実現するものである。
発明の構成
本発明の厚膜回路形成方法はフィルム上に転写可能な厚
膜回路用導体あるいは抵抗体等を形成しておき、これを
適宜温度コントロールした電子回路用基板上に転写し、
必要に応じて適宜熱処理あるいは焼成することにより回
路を形成し、従来のスクリーン印刷法あるいはディスペ
ンサー等を使用した描画式回路形成法に比べ、導体ある
いは抵抗体の長さ、ＩＪ＋厚さ等の寸法精度の向上ある
いは抵抗値のばらつきが少ない回路を形成することを可
能にしたものである３、 実施例の説明 以下に、本発明の一実施例を第２〜３図にもとづいて説
明する。第２図は本発明における転写用テープである。
膜回路用導体あるいは抵抗体等を形成しておき、これを
適宜温度コントロールした電子回路用基板上に転写し、
必要に応じて適宜熱処理あるいは焼成することにより回
路を形成し、従来のスクリーン印刷法あるいはディスペ
ンサー等を使用した描画式回路形成法に比べ、導体ある
いは抵抗体の長さ、ＩＪ＋厚さ等の寸法精度の向上ある
いは抵抗値のばらつきが少ない回路を形成することを可
能にしたものである３、 実施例の説明 以下に、本発明の一実施例を第２〜３図にもとづいて説
明する。第２図は本発明における転写用テープである。
図において５は樹脂フィルムベース、６は離型剤、Ｙは
転写材料である転写用の抵抗体である。第３図に」二記
転写用抵抗体を使用して基板上に抵抗体を形成する場合
の略図を示す。
転写材料である転写用の抵抗体である。第３図に」二記
転写用抵抗体を使用して基板上に抵抗体を形成する場合
の略図を示す。
図において８は基板本体、９は前工程ですでに形成しで
ある導体、１０は上下動することにより抵抗体７を転写
する為のポンチ、１１は基板温度コントロール用ヒータ
を具備したテーブル、１２は転写後の樹脂フィルムの巻
取り用リール、１３は連続している抵抗体を必要長さに
分離するカッタ一部、１４は巻出し用リールである。第
２図に示すテープを第３図に示すようリール１４から巻
き出し、必要長さに抵抗体７を切断し基板本体８上に持
っていきポンチ１０によりスタンピングすることにより
転写する。さらに転写し終えたテープはリール１２に巻
き取るようにする。寸だテーブル１１４移動可能な］−
Ｙテーブルとし、抵抗体のカット長さを変える事及び抵
抗体材料を１０Ω／Ｄ １００Ω／１．−．１ 、１
ＫΩ／口等色々の種類をそろえることにより基板上の抵
抗体の全てをこの方式で形成可能となる。
ある導体、１０は上下動することにより抵抗体７を転写
する為のポンチ、１１は基板温度コントロール用ヒータ
を具備したテーブル、１２は転写後の樹脂フィルムの巻
取り用リール、１３は連続している抵抗体を必要長さに
分離するカッタ一部、１４は巻出し用リールである。第
２図に示すテープを第３図に示すようリール１４から巻
き出し、必要長さに抵抗体７を切断し基板本体８上に持
っていきポンチ１０によりスタンピングすることにより
転写する。さらに転写し終えたテープはリール１２に巻
き取るようにする。寸だテーブル１１４移動可能な］−
Ｙテーブルとし、抵抗体のカット長さを変える事及び抵
抗体材料を１０Ω／Ｄ １００Ω／１．−．１ 、１
ＫΩ／口等色々の種類をそろえることにより基板上の抵
抗体の全てをこの方式で形成可能となる。
第４図に導体形成方法の概念図を示す。導体部も適当な
長さと巾を持った長方形をつなげることとにより形成で
きるので基本構造は抵抗体の形成刃と同じであるが、抵
抗体よりも細長い形状を転写しなくてはならない場合が
多いので、第３図のポンチ１０のかわりに、圧着用ロー
２１５により移動しながら連続的に加圧できるようにし
である。
長さと巾を持った長方形をつなげることとにより形成で
きるので基本構造は抵抗体の形成刃と同じであるが、抵
抗体よりも細長い形状を転写しなくてはならない場合が
多いので、第３図のポンチ１０のかわりに、圧着用ロー
２１５により移動しながら連続的に加圧できるようにし
である。
第５図にガラスコート形成方法の概念図を示す。
抵抗体あるいは導体の形成方法と基本的には同じである
が、ガラスコートの場合は、導体ラウンド部等は、コー
ティングしてはいけないので、リールから巻き出したテ
ープを金型１ｂによるプレス加工による打ち抜きあるい
はボール盤による穴あけ工程を入れ、ラウンド部はコー
ティングしないようにしてから圧着する。捷だコンテシ
ザー内蔵型多層基板の誘電体材料部分にも同様な方法で
実施できる。
が、ガラスコートの場合は、導体ラウンド部等は、コー
ティングしてはいけないので、リールから巻き出したテ
ープを金型１ｂによるプレス加工による打ち抜きあるい
はボール盤による穴あけ工程を入れ、ラウンド部はコー
ティングしないようにしてから圧着する。捷だコンテシ
ザー内蔵型多層基板の誘電体材料部分にも同様な方法で
実施できる。
セラミックグリーン７−トに使用するアクリル系レジン
ミックスを、酸化ルテニウム系抵抗体あるいは、銀パラ
ジウム系導体に肌身てペーストを作り、そのペーストを
酸化ンリコン系丸型剤を塗布したフィルム上に厚さ１０
７７ ｍで塗布し転写用抵抗体及び導体を作成した。こ
れを同系統のレジンミックスをまぜて作った低温焼成用
結晶化ガラス系セラミックグリーンシート上に転写し、
同時焼成して抵抗値のばらつきをしらべた結果プラスマ
イナス１０％以内に納まった。これはスクリーン印刷で
はペースト状態のものを管理して精度を出さなくてはな
らないのに対し、本発明による転写方式は乾燥している
状態の物を管理するので、回路形成後の巾、厚さの寸法
精度が良く、焼成条件が一定であれば目標値に対して１
０％以下のばらつきで納することを示している、。
ミックスを、酸化ルテニウム系抵抗体あるいは、銀パラ
ジウム系導体に肌身てペーストを作り、そのペーストを
酸化ンリコン系丸型剤を塗布したフィルム上に厚さ１０
７７ ｍで塗布し転写用抵抗体及び導体を作成した。こ
れを同系統のレジンミックスをまぜて作った低温焼成用
結晶化ガラス系セラミックグリーンシート上に転写し、
同時焼成して抵抗値のばらつきをしらべた結果プラスマ
イナス１０％以内に納まった。これはスクリーン印刷で
はペースト状態のものを管理して精度を出さなくてはな
らないのに対し、本発明による転写方式は乾燥している
状態の物を管理するので、回路形成後の巾、厚さの寸法
精度が良く、焼成条件が一定であれば目標値に対して１
０％以下のばらつきで納することを示している、。
第６図に一定速りをしやすくする為のスブロケソト穴１
８付きのフィルム上に転写用抵抗体あるいは導体等を形
成した実施例の概念図を示したが、要するにフィルム上
に転写用導体あるいは抵抗体が形成されてあればよい。
８付きのフィルム上に転写用抵抗体あるいは導体等を形
成した実施例の概念図を示したが、要するにフィルム上
に転写用導体あるいは抵抗体が形成されてあればよい。
発明の効果
以上のように、フィルム上に厚膜回路用導体あるいは抵
抗体等の転写材料を形成しておき、その状態の時に精度
等をコントロールしておくことにより、導体の場合はフ
ァインパターン等高精度のものを、抵抗体の場合は、抵
抗値のばらつきの少ない回路を形成でき、捷た抵抗内蔵
セラミック多層基板も精度の良い抵抗体が形成できるの
で、量産も可能である。さらにコンデンサー内蔵型多層
基板の誘電体材料に適用するとスクリーン印刷に比ベビ
ンホールが無く、厚さ精度のよいコンデンサーが形成で
きる。
抗体等の転写材料を形成しておき、その状態の時に精度
等をコントロールしておくことにより、導体の場合はフ
ァインパターン等高精度のものを、抵抗体の場合は、抵
抗値のばらつきの少ない回路を形成でき、捷た抵抗内蔵
セラミック多層基板も精度の良い抵抗体が形成できるの
で、量産も可能である。さらにコンデンサー内蔵型多層
基板の誘電体材料に適用するとスクリーン印刷に比ベビ
ンホールが無く、厚さ精度のよいコンデンサーが形成で
きる。
第１図（ａ）は簡単な厚膜電子回路基板の平面図、第１
図（ｂ）は同縦断面図、第２図は本発明の一実施例にお
ける転写用テープの斜視図、第３図は本発明の実施例方
法における転写方式厚膜抵抗体形成装置の側面図、第４
図は本発明の実施例方法による転写方式導体形成装置の
側面図、第６図は同コーティング形成装置の側面図、第
６図はスプロケット穴付転写用テープの斜視図である。 ６・・・・・フィルム、６・・・・・・離型剤、７・・
・・・・転写用抵抗体、８・・・・・・電子回路用基板
、１８・・・・・・スプロケット穴。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図
図（ｂ）は同縦断面図、第２図は本発明の一実施例にお
ける転写用テープの斜視図、第３図は本発明の実施例方
法における転写方式厚膜抵抗体形成装置の側面図、第４
図は本発明の実施例方法による転写方式導体形成装置の
側面図、第６図は同コーティング形成装置の側面図、第
６図はスプロケット穴付転写用テープの斜視図である。 ６・・・・・フィルム、６・・・・・・離型剤、７・・
・・・・転写用抵抗体、８・・・・・・電子回路用基板
、１８・・・・・・スプロケット穴。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図
Claims (3)
- （１）離型性の良いフィルム上あるいは、離型剤を塗布
したフィルム」二に、厚膜回路用導体あるいは抵抗体誘
電体等の転写材料を形成しておき、所定の温度範囲にあ
る電子回路用基板に前記転写材料を転写し、必要に応じ
て熱処理あるいは焼成する厚膜回路形成方法。 - （２）フィルムに、スプロケット穴をもうけた特許請求
の範囲第１項記載の厚膜回路形成方法。 - （３）フィルムは切断せずに転写する転写材料のみ必要
長さに切断し、圧着により転写するようにした特許請求
の範囲第１項記載の厚膜回路形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58084431A JPS59208895A (ja) | 1983-05-13 | 1983-05-13 | 厚膜回路形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58084431A JPS59208895A (ja) | 1983-05-13 | 1983-05-13 | 厚膜回路形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59208895A true JPS59208895A (ja) | 1984-11-27 |
Family
ID=13830392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58084431A Pending JPS59208895A (ja) | 1983-05-13 | 1983-05-13 | 厚膜回路形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59208895A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6223476U (ja) * | 1985-07-26 | 1987-02-13 | ||
| JPS63305502A (ja) * | 1987-06-06 | 1988-12-13 | Asahi Chem Res Lab Ltd | 基板に抵抗回路を形成する方法 |
-
1983
- 1983-05-13 JP JP58084431A patent/JPS59208895A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6223476U (ja) * | 1985-07-26 | 1987-02-13 | ||
| JPS63305502A (ja) * | 1987-06-06 | 1988-12-13 | Asahi Chem Res Lab Ltd | 基板に抵抗回路を形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3950200A (en) | Method of fabricating thermal printing head | |
| GB2025804A (en) | Process for mounting electronic parts | |
| KR100470797B1 (ko) | 표면 실장형 저항기와 그 제조 방법 | |
| JPS59208895A (ja) | 厚膜回路形成方法 | |
| JPH01319990A (ja) | 厚膜形成方法 | |
| JPS59185651A (ja) | スクリーン印刷機及び印刷方法 | |
| US3659245A (en) | Variable resistor pin terminal and method | |
| JPH08130170A (ja) | 電子部品の端子電極形成方法 | |
| JPS61292396A (ja) | 印刷配線用熱転写テ−プ及び印刷方法 | |
| JPS6351395B2 (ja) | ||
| JP2984941B2 (ja) | サーマルヘッド用グレース基板の製造方法 | |
| JPH0217612A (ja) | チップ抵抗器の製造方法 | |
| JP2606416B2 (ja) | 絶縁基板表面への抵抗体層形成方法および金属有機物抵抗体フィルム | |
| JP2003258409A (ja) | 被パターン形成物およびそのパターン形成方法 | |
| JPH0427180Y2 (ja) | ||
| JPH0273608A (ja) | チツプ抵抗の製造方法 | |
| JPH0319297A (ja) | 多層セラミック配線基板の製造方法 | |
| JPH01289222A (ja) | チップ抵抗器の製造方法 | |
| JPS55111152A (en) | Method of manufacturing multilayer thin film circuit board | |
| JPH0271584A (ja) | 電子回路の形成方法 | |
| JPH07202428A (ja) | 多層回路基板の製造方法 | |
| JPS6313322B2 (ja) | ||
| JPS63110620A (ja) | セラミツクグリ−ンシ−ト上への電極形成方法 | |
| JPH0217613A (ja) | チップ抵抗器の製造方法 | |
| JPS6164188A (ja) | 厚膜回路形成装置 |