JPH0191401A - 抵抗器の製造方法 - Google Patents

抵抗器の製造方法

Info

Publication number
JPH0191401A
JPH0191401A JP25011587A JP25011587A JPH0191401A JP H0191401 A JPH0191401 A JP H0191401A JP 25011587 A JP25011587 A JP 25011587A JP 25011587 A JP25011587 A JP 25011587A JP H0191401 A JPH0191401 A JP H0191401A
Authority
JP
Japan
Prior art keywords
resistor
substrate
electrode
paste
sintered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25011587A
Other languages
English (en)
Inventor
Seiichi Nakatani
誠一 中谷
Sei Yuhaku
聖 祐伯
Tsutomu Nishimura
勉 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP25011587A priority Critical patent/JPH0191401A/ja
Publication of JPH0191401A publication Critical patent/JPH0191401A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高密度面実装に適したチップ状の抵抗器の製
造方法に関するものである。
従来の技術 ハイブリッドIC技術は、セラミック基板上に所望の回
路パターンを厚膜印刷法で形成し、しかる後、同様にグ
レーズ抵抗体ペーストによって厚膜印刷し所望の抵抗体
を得、ICなどのチップ部品を搭載して所望の回路基板
とする方法である。
この時、同一基板上にいろいろの抵抗値の抵抗体を得る
場合そのつど印刷、乾燥、ペースト、スクリーン版の交
換が必要となる。このような、問題を解決するためにチ
ップ抵抗器が使用される。すなわち、所定の抵抗値の角
形チップ抵抗器を用いて、セラミック回路基板上に面実
装して得られる。
このようなチップ型抵抗器は一般に、ハイブリッドIC
技術を利用した厚膜抵抗として得られるケースが多い。
抵抗材料としては、Ru系材料、電極にはAg/Pdを
使用す゛る。
製造法は、アルミナ等のセラミック基板上に電極ペース
トによって電極パターンを印刷し、乾燥の後焼成を行う
。通常空気中で800〜860 ’C程度の温度である
。次にRub、系抵抗ペーストによって印刷、乾燥し、
前記と同作の条件で焼成を行ってトリミングにより抵抗
値調整する。そして抵抗体保護のため低融点ガラスペー
ストでオーバーコートして得られる。なおセラミック基
牟反はあらかじめ切断線の入った基板を使用し、分割の
後、端面の電極を塗布、焼付けを行って得られるもので
ある。なお従来法による製造方法を第2図に示す。第2
図+a)は、アルミナなどの焼結基板6であり、(bl
はこの基板に電極パターン8を形成したところ、fcl
は抵抗体9形成、(dlは保護コート10形成、(el
は個片に分割し、端面処理して得られたチップ型抵抗器
である。
発明が解決しようとする問題点 チップ抵抗器は、通常アルミナ等の焼結基板が使用され
るため、以下のような問題点が生ずる。
それは、焼結基板の焼成ロフトによって収縮率がバラツ
クことにより、−枚の基板で多数個取りをする場合、基
板の端部では、寸法精度が合わなくなる。またそれによ
って電極の位置精度が合わず、電極部のサイズも所定の
寸法に合わなくなる場合が生ずる。このような課題に対
して従来では、焼結基板の寸法を測定し、それに寸法を
合わせたスクリーン版を用意して電極、抵抗体、オーバ
ーコート、端面電極の印刷を行う方法がとられている。
この方法によればあらかじめ用意するスクリーン版数が
膨大となり、それによるコストアンプも著しい。またも
う一つの課題として上げられるのは、焼成回数が多いた
め設備コストが高く、リードタイムも長くなることであ
る。つまり、基板から電極、抵抗体、オーバーコート、
端面部と少なくとも4回の焼成を必要とし、ライン構成
では4台の電気炉が必要となる。(例えば日本マイクロ
エレクトロニクス協会編「厚膜IC化技術」工業調査会
発行 P26〜P43.鈴木、成瀬他:昭和55年信学
全国大会1−116) 問題点を解決するための手段 以上のようなチップ抵抗器の製造方法における問題点を
解決するため本発明は、電極材料、および抵抗体材料の
焼成温度(800〜900℃)で焼結する基板材料、オ
ーバーコート材を用い、基板材料、抵抗体、電極、オー
バーコート材を同一焼成によりチップ抵抗器を得るもの
である。
すなわち、焼成温度が800〜900℃程度の低温焼結
基板材料を、有機バインダ、溶剤、可塑剤とともにスラ
リー状にしてドクターブレード法などの方法で生シート
を作製し、所定の寸法に切断の後、この生シートに電極
ペースト、抵抗ペースト。
オーバーコートペーストを順次スクリーン印刷で形成し
、寸法の切断加工の後、焼成し基板とそれぞれの材料を
一体化する。しかる後、端面電極塗布、焼付けによりチ
ップ抵抗器を得る。
作用 本発明は、上記の製造方法によって製造方法が簡単で製
造コストも極めて安いチップ抵抗器を得ることができる
ものである。すなわち、基板材料。
電極材料、オーバーコート材を同時に焼成処理すること
により、電気炉などの設備コストが大幅に省略でき、か
つ基板収縮の前に印刷をそれぞれ行うので、スクリーン
版がおのおの御飯ですむのでスクリーン版の変換に要す
る労力および服代が−安くてすむ。
実施例 以下に本発明の一実施例について図面を参照しながら説
明する。
実施例1 低温焼結基板材料として、硼珪酸アルミガラス(コーニ
ング社製#7070)を微粉砕したもの(平均粒径1.
7μm程度)とアルミナ粉末(平均粒径0.3μm程度
)を重量比でそれぞれ50150で混合したものを用い
た。この混合粉末を基板材料の無機成分とし、有機バイ
ンダとしてポリブチルメタアクリレート(PBMA) 
、可塑剤としてジ−n−ブチルフタレート(DBP)、
溶剤としてメチルエチルケトン(MEK)を次の通りの
組成(重量比)でン昆合しスラリーとした。
表1 スラリー組成 このスラリをドクターブレード法で有機フィルム上に造
膜し、乾燥の後グリーンシートを得る。
この時グリーンシートの厚みは約0.8鰭tであった。
そして造膜から乾燥、所定の寸法での打抜き加工を連続
的に実施するシステムを利用した。
、1 (第1図(a)参照)次に電極ペーストとしては、Ag
/PdO比が80/20重量比のもの(国中マッセイ社
製T R−4846)を使用し、第1図Tblのように
印刷した。
次に抵抗体ペーストとし、て、Dupou を社製(1
800番シリーズ)のペースト(10Ω/口〜IMΩ/
口までの6種類のRuO□系)を用いて第1図(C)の
ように印刷する。最後にオーバーコート材にして前記コ
ーニング社製ガラス#7070粉のみを下記の通りの組
成のペーストとして使用して前記と同作にスクリーン印
刷、乾燥した。(第1図(d)参照)第2表 オーバー
コートペーストの組成以上のようにして得られた生材料
を、所定の寸法に切断して後、空気中の雰囲気で900
℃の温度で約2時間の工程で焼成を行う。この時、おの
おのの個片が溶着しないようにアルミナ粉末よりなる敷
粉にまぶして焼成を行う。このようにして得られた個片
をSUSのフルイに入れ敷粉を除去し、しかる後、端面
印刷ためのAgペーストを両端面部に塗布し、空気中5
50℃−1hrsで焼付けを行う。この時使用したAg
ペーストは、住友金属鉱山製C−4260ペーストを使
用した。(第1図(e)参照) 最後に個片を測定しながらレーザートリミング装置にて
抵抗値調整することによってチップ抵抗器が得られる。
このように基板材料、電極材料、抵抗材料、オーバーコ
ート材料を同時焼成することによって製造方法が簡単で
安価なチップ抵抗器が得られるものである。
なお、一般には基板と電極、抵抗体、コート材の焼成時
にそれぞれの収縮反応の異いによるひずみで基板変形が
生じ、同時焼成が困難であるといわれている。しかし本
発明では、基板材料の焼成温度に対する収縮反応特性に
合わせて電極材料のA g/P d比2粒径分布などを
調整することににより、基板とのマツチングを適性化す
ることが可能となり、又その他の材料も同作の観点に立
って選定することにより実用上充分なものが得られるこ
とが明らかとなった。
実施例2 実施例1と同一の基板材料用グリーンシートを使用し、
電極材料としてDupon を社製のCuペース) (
#9153) 、抵抗ペーストとしては、自社製ケイ化
物グレーズ抵抗体ペースト(10Ω/口〜10にΩ/口
 4種類)を用いた。オーバーコート材料は、上記基板
材料と同一組成のものをペースト状にして用いた。なお
ペースト作製の条件は下記の通りである。
第3表 オーバーコートペースト組成(n)第1図に示
す方法と同作の方法で生基板個片を作製し、同時焼成を
行う。雰囲気として5〜10ppmの酸素を含む窒素力
゛ス雰囲気で900℃4時間の条件で焼成を行なった。
なおこの時の焼成雰囲気の設定は、これ以上の酸素濃度
であればCu電極が酸化され、逆に酸素濃度が2 pp
m以下であると、各材料中に含まれている有機バインダ
が飛散せず、焼結不良を生ずるためである。以上のよう
にして得られた焼成剤の個片の端面にCuペースト(D
u−pont社製#6001)を塗布し、上記と同作の
0□雰囲気(5〜10ppm)、温度(600℃)、時
間(40分)の条件で焼付けを行なった。このようにし
て得られたCu電極を使用したチップ抵抗器は、実施例
1に比べて安価で半田付性も良好である。
なお、本実施例では記載しなかったが、端面電極焼付は
後、Ni−3nメツキ、半田メツキを施し耐酸化性を向
上させるのも有効な手段である。
又、生基板シートには、グリーンシート法によって作製
したものを用いたが、同様のスラリーから押し出し成型
によって得られた生シートを用いても良いことは云うま
でも無い。
発明の効果 以上のように本発明の製造方法は、極めて簡便で、安価
なチップ抵抗器を得る上で有効な手段である。すなわち
基板材料、電極材料、抵抗材料。
オーバーコート材料を印刷で形成して後、同時焼成する
ため一回の焼成で済み設備に要する費用が安くなる。ま
た同時焼成であるので基板材料と電極材料の接合反応が
、焼結剤r基゛板℃場合より強固なメタライズが得られ
る。さらに、あらかじめ印刷を行うので寸法のズレが生
じず、スクリーン版が一種類ですむことも上げられる。
以上のように本発明の方法は、工業上極めて効果的な発
明といえる。
【図面の簡単な説明】
第1図は本発明の製造法の概略図、(a)は生基板のシ
ート、fblは電極パターンを印刷したところを示す、
(c)は抵抗パターンを印刷したところを示す、(dl
はオーバーコート層を印刷したところを示す、(e)は
焼成後に端間電極を焼付けて完成したところを示す、第
2図は従来の製造法を示す概略図で、+a)はアルミナ
焼結基板、(blは電極焼付は後、(c)は抵抗体焼成
後、(dlはオーバーコート層焼成後、(elは切断後
に端面電極形成して完成したところを示す。 l・・・・・・生基板シート、2・・・・・・電極部、
3・・・・・・抵抗体、4・・・・・・オーバーコート
層、5・・・・・・端面電極。 1    −L 坤に1城?旧 佃−舗セ胃 塚      C3!             モロ
              口     頃u   
              m          
    v−−+/

Claims (3)

    【特許請求の範囲】
  1. (1)セラミックもしくはガラスあるいは、両方の混合
    物からなる未焼成基質と、電極材料、抵抗材料及び前記
    抵抗体表面に被服する保護層材料とで構成され、少なく
    とも前記未焼成基質、電極材料、抵抗体材料、被服保護
    層材料を同時焼成により一体化することを特徴とする抵
    抗器の製造方法。
  2. (2)電極材料がAu,Ag,Pd,Cuのうちより選
    ばれた少なくとも1種以上の金属材料を主成分とするこ
    とを特徴とする特許請求の範囲第(1)項に記載の抵抗
    器の製造方法。
  3. (3)被服保護層材料が、未焼成基質と同一組成である
    ことを特徴とする特許請求の範囲第(1)項に記載の抵
    抗器の製造方法。
JP25011587A 1987-10-02 1987-10-02 抵抗器の製造方法 Pending JPH0191401A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25011587A JPH0191401A (ja) 1987-10-02 1987-10-02 抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25011587A JPH0191401A (ja) 1987-10-02 1987-10-02 抵抗器の製造方法

Publications (1)

Publication Number Publication Date
JPH0191401A true JPH0191401A (ja) 1989-04-11

Family

ID=17203052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25011587A Pending JPH0191401A (ja) 1987-10-02 1987-10-02 抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JPH0191401A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04171902A (ja) * 1990-11-06 1992-06-19 Matsushita Electric Ind Co Ltd 角形チップ抵抗器の製造方法
US6151771A (en) * 1997-06-10 2000-11-28 Cyntec Company Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58154255A (ja) * 1982-03-09 1983-09-13 Hitachi Ltd 厚膜抵抗回路およびその製造方法
JPS5917233A (ja) * 1982-07-20 1984-01-28 日本電気株式会社 複合積層セラミツク部品の製造方法
JPS6424402A (en) * 1987-07-20 1989-01-26 Murata Manufacturing Co Manufacture of chip resistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58154255A (ja) * 1982-03-09 1983-09-13 Hitachi Ltd 厚膜抵抗回路およびその製造方法
JPS5917233A (ja) * 1982-07-20 1984-01-28 日本電気株式会社 複合積層セラミツク部品の製造方法
JPS6424402A (en) * 1987-07-20 1989-01-26 Murata Manufacturing Co Manufacture of chip resistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04171902A (ja) * 1990-11-06 1992-06-19 Matsushita Electric Ind Co Ltd 角形チップ抵抗器の製造方法
US6151771A (en) * 1997-06-10 2000-11-28 Cyntec Company Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure

Similar Documents

Publication Publication Date Title
WO2006064793A1 (ja) メタライズドセラミック基板の製造方法
JP3825326B2 (ja) 配線基板の製造方法
JPH05235497A (ja) 銅導電性ペースト
JPH0191401A (ja) 抵抗器の製造方法
CN114743746B (zh) 一种ntc绝缘层材料及其制备方法和应用
US5120473A (en) Metallizing composition for use with ceramics
JPH01151205A (ja) 抵抗器の製造方法
JPH0318089A (ja) 抵抗体ペースト、厚膜抵抗体層、配線基板および配線基板の製造方法
JP3222296B2 (ja) 導電性インキ
JPH01289222A (ja) チップ抵抗器の製造方法
JP2002076628A (ja) ガラスセラミック基板の製造方法
JPS587203B2 (ja) 導電塗料
JPS61170094A (ja) セラミツク多層配線基板の製造法
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JPS60201601A (ja) 抵抗体素子
JPS62169301A (ja) 厚膜抵抗体の温度係数調整方法
JPS63226003A (ja) チツプ抵抗器の製造方法
JP2967013B2 (ja) 絶縁材料
JPH02129997A (ja) 多層セラミック回路基板の製造方法
JPS62247589A (ja) 厚膜回路の製造方法
JPS63226004A (ja) チツプ抵抗器の製造方法
JPH09139563A (ja) 抵抗体内蔵低温焼成基板の製造方法
JP2003031920A (ja) 配線基板
JPS62232191A (ja) セラミツク多層配線基板の製造方法
JPS6236618B2 (ja)