JP2003031920A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2003031920A
JP2003031920A JP2001218537A JP2001218537A JP2003031920A JP 2003031920 A JP2003031920 A JP 2003031920A JP 2001218537 A JP2001218537 A JP 2001218537A JP 2001218537 A JP2001218537 A JP 2001218537A JP 2003031920 A JP2003031920 A JP 2003031920A
Authority
JP
Japan
Prior art keywords
resistor
platinum
resistance
wiring board
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001218537A
Other languages
English (en)
Inventor
Koji Yamamoto
弘司 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001218537A priority Critical patent/JP2003031920A/ja
Publication of JP2003031920A publication Critical patent/JP2003031920A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 ガラスセラミックスからなる絶縁基体と抵抗
体を同時焼成で焼結させるときに、抵抗体成分が拡散し
て抵抗値がばらついてしまう。 【解決手段】 ガラスセラミックス焼結体からなる絶縁
基体3と、その内部および/または表面に同時焼成によ
り形成された配線層2および抵抗体1とからなる配線基
板であって、抵抗体3が40〜70wt%の酸化錫と30〜60
wt%の白金とからなる配線基板である。抵抗体組成物
のガラスセラミックスとの反応・拡散現象を抑えること
ができ、抵抗体3の抵抗値が安定する。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明はガラスセラミックス
焼結体からなる絶縁基体の内部および/または表面に同
時焼成による配線層および抵抗体を備え、抵抗体の抵抗
値ばらつきを抑制した配線基板に関するものである。 【0002】 【従来の技術】従来のセラミック配線基板の回路中に抵
抗体を形成する方法としては、配線基板表面に実装する
方法が主であった。この表面実装の方法としては、チッ
プ抵抗の半田付け・薄膜抵抗の蒸着・厚膜抵抗ペースト
の塗布および焼成等がある。なお、薄膜および厚膜抵抗
については抵抗体を形成するだけでは抵抗値ばらつきが
大きいため、トリミングにより抵抗値の微調整を行なう
ことが一般的である。 【0003】しかし、近年、各種電子部品はICやLS
I等の半導体集積回路素子の利用によって急速に小型化
・高密度化されており、それに伴って半導体集積回路素
子を搭載するIC基板やICパッケージ用基板の多層回
路基板に対しての小型化・高密度化の要求が高まってい
る。この要求に応える方法の一つとして、従来は表面に
実装されていた抵抗体を内層化することが挙げられる。
この方法によれば、従来はビアホール等の貫通導体を通
して基板表面に引き出していた回路構造を単純化できる
ことと、表面実装面積を増加できることが見込まれる。 【0004】このような抵抗体を内層化する方法とし
て、セラミックグリーンシート上に厚膜抵抗体ペースト
を塗布し、その上にさらにセラミックグリーンシートを
積層して、セラミックと抵抗体の両方を同時に焼成する
方法がある。この同時焼成の方法によれば、工程を大幅
に増加させずに抵抗体を内層化できる。なお、抵抗体を
同時焼成する場合は、通常のRuO2やSnO2系抵抗体
の焼成温度が約800〜900℃であることから、絶縁基体に
はこの温度で同時焼成が可能なガラスセラミックスが用
いられる。 【0005】 【発明が解決しようとする課題】しかしながら、上記の
ような抵抗体の内層化においては、ガラスセラミックグ
リーンシート加工時に抵抗体ペーストを塗布しておく必
要があり、内層化された抵抗体をガラスセラミックスと
同時に焼結させる工程となってしまうので焼成後に抵抗
体のトリミングができず、抵抗値ばらつきが制御できな
いという問題点があった。 【0006】また、通常の抵抗体ペーストは、抵抗を示
すための抵抗材、焼結させるためのガラス材およびその
他の添加剤等から構成される。そのため、セラミック材
がガラスセラミックスの場合には、焼成時に抵抗体ペー
スト中のガラス成分がガラスセラミックス中のガラス成
分と反応し、相互拡散が生じて、焼成後の抵抗値が大幅
にずれてしまう、またはばらつきが大きくなってしまう
という問題点があった。 【0007】さらに、配線層として低抵抗のCuを用い
る場合には、焼成雰囲気が加湿窒素雰囲気となり、ガラ
スセラミックス焼結時に抵抗体成分が雰囲気中の水分と
反応し、またイオン化してガラスセラミックス中に拡散
する現象が生じる。このため、焼成後の抵抗値がばらつ
くことがあるという問題点もあった。 【0008】なお、焼き上げたセラミック基板の表面に
抵抗体を焼き付け、これにトリミング加工を行なった後
にセラミック基板を貼り合せる方法もあるが、これは工
程が長くなるという問題点がある。 【0009】本発明は上記従来技術における問題点に鑑
みてなされたものであり、その目的は、ガラスセラミッ
クスからなる絶縁基体と同時焼成される抵抗体の抵抗値
ばらつきを抑制し、ばらつき範囲をトリミングによる調
整が不要な±15%とした配線基板を提供することにあ
る。 【0010】 【課題を解決するための手段】本発明の配線基板は、ガ
ラスセラミックス焼結体からなる絶縁基体と、該絶縁基
体の内部および/または表面に絶縁基体と同時焼成によ
り形成された配線層および抵抗体とからなる配線基板で
あって、前記抵抗体が40〜70wt%の酸化錫と30〜60w
t%の白金とからなることを特徴とするものである。 【0011】本発明の配線基板によれば、抵抗体の組成
を化合物として安定な酸化錫および反応性の低い白金の
組成物としたことから、ガラスセラミックス焼結時の水
分との反応、およびガラスセラミックスへのイオン化し
た金属成分の拡散現象を抑えることが可能となる。その
結果、焼成雰囲気に影響されることなく、焼成後の抵抗
値のばらつきを抑制できる配線基板とすることができ
る。 【0012】また、抵抗体組成中の酸化錫および白金を
それぞれ40〜70wt%および30〜60wt%の範囲にする
ことによって、抵抗体組成物を均一に焼結させることが
可能になり、抵抗値ばらつきを±15%以内、レンジで30
%以下の範囲に抑制することができる。 【0013】 【発明の実施の形態】次に、本発明を添付図面に基づい
て詳細に説明する。 【0014】図1は本発明の配線基板の実施の形態の一
例を示す断面図であり、1は内層された抵抗体、2は配
線層、3はガラスセラミックスからなる絶縁基体であ
る。 【0015】絶縁基体3は、複数のガラスセラミックス
層が積層されて構成されており、その内部および/また
は表面、この例では内部いわゆる内層に抵抗体1および
配線層2が配線の形状に形成されている。 【0016】ガラスセラミックスからなる絶縁基体3の
作製に当たっては、まず、ガラス粉末・フィラー粉末
(セラミック粉末)、さらに有機バインダ・可塑剤・有
機溶剤等を混合してスラリーを得て、これをドクターブ
レード法・圧延法・カレンダーロール法等によってガラ
スセラミックグリーンシートを製作する。 【0017】ガラス粉末としては、例えばSiO2−B2
3系・SiO2−B23−Al23系・SiO2−B2
3−Al23−MO系(但し、MはCa,Sr,Mg,
BaまたはZnを示す)・SiO2−Al23−M1O−
2O系(但し、M1およびM 2は同一または異なってC
a,Sr,Mg,BaまたはZnを示す)・SiO2
23−Al23−M1O−M2O系(但し、M1および
2は前記と同じである)・SiO2−B23−M3 2O系
(但し、M3はLi,NaまたはKを示す)・SiO2
23−Al23−M3 2O系(但し、M3は前記と同じ
である)・Pb系ガラス・Bi系ガラス等を用いること
ができる。 【0018】また、フィラー粉末としては、例えばAl
23,SiO2,ZrO2とアルカリ土類金属酸化物との
複合酸化物・TiO2とアルカリ土類金属酸化物との複
合酸化物・Al23およびSiO2から選ばれる少なく
とも1種を含む複合酸化物(例えばスピネル・ムライト
・コージェライト)等を用いることができる。 【0019】次に、配線層ペーストとしてCu・Ag・
Au・Ag合金等の金属粉末に、適当な有機バインダ・
溶剤を混練してペースト化したものを、スクリーン印刷
法やグラビア印刷法等によりガラスセラミックグリーン
シート表面に塗布する。 【0020】また同様に、抵抗体ペーストとして白金お
よび酸化錫の粉末に、適当な有機バインダ・溶剤を混練
してペースト化したものを、スクリーン印刷法やグラビ
ア印刷法等によりガラスセラミックグリーンシート表面
に塗布する。 【0021】抵抗体ペーストの白金および酸化錫の粉末
は粒径が均一で球形状に近い粒が望ましい。これは均一
な焼結状態を得るためのものであり、例えば白金粉末で
部分的に大きい粒径が存在した場合、その部分のみ局所
的に抵抗値が低下し抵抗値が安定しにくい傾向がある。 【0022】また、抵抗体中の酸化錫および白金は、そ
れぞれ40〜70wt%および30〜60wt%の範囲にするこ
とが好ましい。白金が60%を超えると、白金同士の焼結
により低抵抗パス(低抵抗経路)の形成が多くなりやす
く、抵抗値が1Ω以下になりばらつきが大きくなる傾向
がある。一方、白金が30%未満では白金同士の焼結によ
る低抵抗パスの形成が少なくなりやすく、抵抗値が10k
Ω以上になり抵抗値のばらつきが大きくなる傾向があ
る。 【0023】このガラスセラミックグリーンシートを複
数枚積み重ね、50〜100℃の熱と3〜20MPaの圧力を
加えて熱圧着することによって、積層体を製作する。 【0024】この積層体を、温度約900℃・露点約50℃
の加湿窒素雰囲気にて焼成することにより、配線基板と
することができる。 【0025】 【実施例】以下、実施例を挙げて本発明を詳細に説明す
る。 【0026】まず、抵抗体ペーストとして平均粒径1〜
1.5μmの白金および酸化錫の粉末を表1に示す7種の
組成で有機バインダ・溶剤と混練してテスト抵抗ペース
トを作製した。 【0027】 【表1】 【0028】同様に、配線層ペーストとしてCu粉末と
有機バインダ・溶剤を混練してCuペーストを作製し
た。 【0029】次に、ガラスセラミックグリーンシートに
まず配線層となるCuペーストを塗布し乾燥させる。そ
の後、焼成後に抵抗体となるテスト抵抗体ペーストを所
定のテストパターンで塗布し、乾燥する。今回用いた抵
抗体のテストパターンはアスペクト比が1であり、膜厚
は20〜25μmであった。その後、ガラスセラミックグリ
ーンシートを積層して、温度910℃・露点50℃の加湿窒
素雰囲気にて焼成した。 【0030】このようにして作製した配線基板につき、
各テスト抵抗の抵抗値をデジタルマルチメータを用いて
測定した。測定結果について、白金(Pt)添加量に対
する平均の抵抗値の変化を図2に線図で示し、また抵抗
値ばらつきを表2に示す。 【0031】 【表2】 【0032】図2において、横軸は白金(Pt)添加量
(単位:重量%)を、縦軸は平均の抵抗値(単位:Ω/
□)を表わし、黒菱形および特性曲線は測定結果および
その変化を示している。図2により、白金添加量の調整
により抵抗値が10〜10kΩ間で制御可能であることが分
かる。また、表2より、抵抗値ばらつき(単位:%)が
30%以内に入っていることが分かる。なお、配線基板と
しての機能上、図2のグラフデータにおける抵抗値はシ
ート抵抗を示しているが、シート抵抗10〜10kΩは、体
積固有抵抗に換算すると2.3×10-4〜0.3Ω・mに相当す
る。 【0033】なお、表1に示した抵抗組成を外れた酸化
錫および白金の組成の場合は、抵抗値自体が大きく変動
し、抵抗値ばらつきも30%を越えてしまう結果であっ
た。酸化錫の組成が40%未満となり白金の組成が60%を
超える場合は、抵抗値は1Ωまたはそれ以下にまで急激
に低下し、同一の焼成ロット内においても十分な再現性
が得られない傾向があった。また、酸化錫の組成が70%
を超え白金の組成が30%未満となる場合は、抵抗値が数
10kΩで抵抗値ばらつきが100%以上にまで増加する傾
向があった。 【0034】なお、本発明は上述の実施の形態の例に限
定されるものではなく、本発明の主旨を逸脱しない範囲
であれば種々の変更は可能である。例えば、上述の実施
の形態の例では配線層はCuペーストを塗布して形成し
たが、これをCu等の金属箔を転写して配線パターン化
することにより形成してもよい。 【0035】 【発明の効果】以上のように、本発明の配線基板によれ
ば、ガラスセラミックスから成る絶縁基体の内部および
/または表面に同時焼成により形成される抵抗体を酸化
錫および白金からなるものとし、その組成を40〜70wt
%の酸化錫と30〜60wt%の白金とすることで、ガラス
セラミックスからなる絶縁基体との同時焼成時にガラス
セラミックスとの反応または金属元素の拡散現象を抑制
することができ、その結果、抵抗値ばらつきをトリミン
グによる調整が不要な±15%以内、レンジで30%以内と
することができる配線基板を得ることができた。
【図面の簡単な説明】 【図1】本発明の配線基板の実施の形態の一例を示す断
面図である。 【図2】本発明の配線基板に用いる抵抗体における白金
(Pt)添加量に対する平均の抵抗値の変化を示す線図
である。 【符号の説明】 1:抵抗体 2:配線層 3:絶縁基体

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 ガラスセラミックス焼結体からなる絶縁
    基体と、該絶縁基体の内部および/または表面に絶縁基
    体と同時焼成により形成された配線層および抵抗体とか
    らなる配線基板であって、前記抵抗体が40〜70wt
    %の酸化錫と30〜60wt%の白金とからなることを
    特徴とする配線基板。
JP2001218537A 2001-07-18 2001-07-18 配線基板 Pending JP2003031920A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001218537A JP2003031920A (ja) 2001-07-18 2001-07-18 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001218537A JP2003031920A (ja) 2001-07-18 2001-07-18 配線基板

Publications (1)

Publication Number Publication Date
JP2003031920A true JP2003031920A (ja) 2003-01-31

Family

ID=19052705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001218537A Pending JP2003031920A (ja) 2001-07-18 2001-07-18 配線基板

Country Status (1)

Country Link
JP (1) JP2003031920A (ja)

Similar Documents

Publication Publication Date Title
JP3237258B2 (ja) セラミック多層配線基板
US3978248A (en) Method for manufacturing composite sintered structure
US4732798A (en) Multilayer ceramic substrate and method of making the same
JP3825326B2 (ja) 配線基板の製造方法
JP2001307547A (ja) 導電性組成物およびそれを用いた印刷回路板
JP3818030B2 (ja) 多層基板の製造方法
JP2003031920A (ja) 配線基板
JP2002043757A (ja) 多層基板及びその製造方法
JP2003046020A (ja) 配線基板
JP3642100B2 (ja) チップ抵抗器およびその製造方法
JP3150932B2 (ja) セラミック多層回路基板用導電ペースト
JP4433583B2 (ja) 配線基板
JPH06334351A (ja) 導体ペーストおよびそれを用いたセラミック多層配線基板
JP2004022843A (ja) 配線基板
JP2001298255A (ja) 厚膜印刷基板の製造方法
JPH02277279A (ja) 同時焼成セラミック回路基板
JP2001168406A (ja) 積層型圧電セラミック電子部品及びその製造方法
JP2004146481A (ja) 配線基板
JP3093602B2 (ja) セラミック回路基板の製造方法
JP2002076554A (ja) 高周波用回路基板
JP2002198624A (ja) 回路基板
JPH04328207A (ja) 導体組成物および配線基板
JP2004055557A (ja) 銅ペーストとそれを用いた配線基板及び配線基板の製造方法
JP2003323816A (ja) 導体組成物
JPH0734504B2 (ja) 厚膜セラミック多層基板の製造方法