JPS63226004A - チツプ抵抗器の製造方法 - Google Patents

チツプ抵抗器の製造方法

Info

Publication number
JPS63226004A
JPS63226004A JP62059356A JP5935687A JPS63226004A JP S63226004 A JPS63226004 A JP S63226004A JP 62059356 A JP62059356 A JP 62059356A JP 5935687 A JP5935687 A JP 5935687A JP S63226004 A JPS63226004 A JP S63226004A
Authority
JP
Japan
Prior art keywords
resistor
green sheet
substrate
electrode
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62059356A
Other languages
English (en)
Inventor
一夫 大石
孝治 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62059356A priority Critical patent/JPS63226004A/ja
Publication of JPS63226004A publication Critical patent/JPS63226004A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はチップ抵抗器の製造方法に関するものである。
従来の技術 近年、電子機器の軽薄短小化に伴ない、電子部品のチッ
プ化による面実装技術の進展が著しい。
特にチップ抵抗器の小型化が急速に進みつつあり、併せ
て高信頼性の実装性を備えた端子構造、及び抵抗値トリ
ミング工程の省力化が求められている。
従来のチップ抵抗器の製造方法としては、たとえば特開
昭56−148804号公報に示されるように焼結後の
高純度アルミナ基板を絶縁基板として使用し、前記基板
表面上に順次厚膜電極材料。
厚膜抵抗材料等をスクリーン印刷技術により、形成する
と共にその各工程で個別に焼成を行っている。
以下図面を参照しながら、従来のチップ抵抗器の製造方
法について説明する。第2図は従来のチップ抵抗器の製
造方法を示す概略図である。従来の製造工程は、140
0〜1800℃程度の高温雰囲気で焼結された高純度ア
ルミナ基板等の絶縁基板12を受入れる基板工程ムをス
タートとする。
ここで基板12には分割を容易にするための分割用スリ
ット13が設けられている。つぎに、上記基板12の表
面に後述する抵抗体16を接続するために電極14を形
成する電極印刷焼成工程Bを行う。前記電極14は、一
般的にムg系あるいはAgPd系厚膜導体ペーストを用
いてスクリーン印刷により塗布し、乾燥工程を経て、8
oO〜900℃にて焼成する。次に前記電極14に一部
が重なるように抵抗体16を形成する抵抗体印刷焼成工
程Cが行われる。抵抗体材料としては、RuQz系厚膜
抵抗ペーストが特性的に優れておシ、最も一般的に使用
されている。前記uuo2系厚膜抵抗ペーストをスクリ
ーン印刷により塗布し、電極同様、乾燥工程を経て、a
OO〜900’Cにて焼成する。次に抵抗体16の抵抗
値をそろえるために抵抗値修正工程りが実施される。図
中の16は抵抗値修正後のトリミング溝である。抵抗値
修正方法としてはサンドブラスト法、レーザトリミング
法等があり、修正スピードが高速で修正精度に優れるレ
ーザ) IJ ミンク法が近年幅広く採用されている。
つづいて、前記抵抗体15及びトリミング溝16をガラ
ス膜17で被覆し保護するためのガラス印刷焼成工程X
が行われる。ガラス膜材料としては、たとえば軟化点4
00〜600’C程度のホウケイ酸鉛系ガラスを含有す
るガラスペーストが一般的であり、スクリーン印刷で膜
形成した後、550〜650’C程度の焼成温度で焼成
される。これは、抵抗値修正を施した後の抵抗体16の
抵抗値変化を抑えるために、抵抗体中のガラスの軟化点
よりも低い温度を選択しているためである。つづいて前
記基板12を横方向のスリット13に沿って分割し、後
述する端面電極を形成するための準備工程である1次基
板分割工程2が実施される。そして、1次基板分割され
た分割基板12′の端面部に端面電極18を形成するた
めの端面電極印刷焼成工程Fがつづいて行われる。端面
電極18に使用される材料としては、焼成温度550〜
650℃程度の五ぎ系、Agpa系厚膜導体ペーストが
一般的である。焼成温度が低い理由は、ガラス膜形成時
と同様、端面電極焼成時の抵抗値変化を抑えるためであ
る。つぎに2次基板分割工程Hが行われ、チップ抵抗器
単独品19が得られる。
つづいて、このチップ抵抗器単独品の電極14及び端面
電極18上にメッキ膜2oを形成する電極メッキ工程G
が行われ、チップ抵抗器の完成品が製作される。この後
各種チェック工程Jを経て良品が市場へ送り出される。
発明が解決しようとする問題点 ところが従来のチップ抵抗器の製造方法については、以
下に示す問題がある。
第1の問題点としては、あらかじめスリットの設けられ
たアルミナ等の絶縁基板を使用するため、基板外形寸法
及び、スリット位置の寸法公差が厳しく要求される点で
ある。たとえば第2図の電極印刷焼成工程Cにおいて、
スリット位置寸法公差は、電極14とスリットとのクリ
アランス以下にする必要があり、前記寸法を越えるよう
な寸法公差の場合、電極パターンがスリットに交鎖する
ことになる。その結果、チップ抵抗器の電極寸法がばら
つくことになり、電極強度等に影響する。しかしながら
、アルミナ等の高温焼結セラミック基板は焼結時の収縮
誤差が全長寸法の0.5%程度存在するため、量産工程
では基板寸法公差を電極14とスリットとのクリアラン
ス以下に抑えることは非常に困難であり、単に基板寸法
公差を抑えることは基板歩留りを低下させる原因となる
。以上の問題を克服するため、基板寸法のランク分類が
採用されており、各ランクに対応したパターン設計が行
われている。そのため、基板受入工程ムでの管理が複雑
化する上に、電極印刷焼成工程B、抵抗印刷焼成工程C
、ガラス印刷焼成工程Xの各工程における、各ランク毎
の基板管理、製版マスク管理が非常に複雑化しているの
が現状である。また基板のランク分類によるコストアッ
プ、スクリーン印刷時の位置合せに要する時間が多いこ
とによるコストアップは無視できないレベルである。、
以上のように、あらかじめスリットの設けられた絶縁基
板を使用しているために、工程管理の複雑化と、コスト
アップを招いている。
次に第2の問題点として、抵抗体膜厚がばらつくことに
よる抵抗値ばらつきが大きいことが上げられる。この理
由としては、電極形成を抵抗体形成前に行うために、抵
抗体の印刷時に基板表面が凹凸状態になっている点と、
スキージのたわみによって、スキージ圧力が基板表面全
体に均一に加えられない点の二つの理由がある。抵抗体
の膜厚差が生じる原因について第3図を参照して説明す
る。
第3図a、bは抵抗ペースト印刷時のスキージ動作を示
す図である。aはスキージ進行方向正面より見た図であ
り、bはスキージ進行方向に対して横から見た図である
。第3図においてスキージ21は、絶縁基板12に対し
て、抵抗ペースト23が印刷マスク24を通過するに充
分な圧力を加える必要があり、そのため絶縁基板12の
表面よりも更に下方までスキージ21を押し下げる必要
がある。その際、基板エツジ部と基板中央部との間にス
キージたわみ寸法22が生じ、一定圧力で抵抗ペースト
を印刷することができなくなる。
以上の理由から、基板表面に印刷された抵抗体の膜厚に
は基板のエツジ部と基板の中央部とで大きな差が生じる
。また第3図に示された電極13の存在は、抵抗印刷時
の基板表面の凹凸を作ることになり、同様に抵抗体膜厚
のばらつきを生じる一因となっている。特に近年、チッ
プ抵抗器の小形化は著しくその主流を占めるサイズは3
.2 ’flag xl、6″′Ilサイスカラ、2″
″1×1.2610′へ、更ニ1、 s 1Ell x
 o、 s 1111サイズへと移行しており、小形化
すればするほど、抵抗体膜厚のばらつき、即ち抵抗値ば
らつきは大きくなる一方である。以上の抵抗値ばらつき
を補正する目的として、第2図における抵抗値修正工程
りが必要となってくる。
しかし、抵抗値修正によって所望の抵抗値にそろえる場
合には、適当な修正前初抵抗値が必要であり、所望抵抗
値に対して修正前初抵抗値が60%以下になると、耐電
力特性の低下や雑音特性の低下等、様々な抵抗体特性の
低下の要因となる。以上の理由よシ、スクリーン印刷法
による抵抗体形成では、抵抗値ばらつきが大きくなるた
め、抵抗値修正工程が不可欠であり小形化への対応に限
界があるという大きな問題点を有している。
第3の問題点としては、端面電極の材料として、550
〜660℃という比較的低温焼成の厚膜導体ペーストし
か使用できないために端子強度が弱いという点があげら
れる。チップ抵抗器は、プリント基板に直接半田付けさ
れるために、ブリ/ト基板材料との熱膨張係数の差によ
る応力が、電極端子の半田付は部分に集中する。そのた
め端面電極の接着強度には高い信頼性が要求される。し
かしながら、前述したように抵抗体焼成後の抵抗値変化
を抑えるため、比較的低温焼成の導体ペーストしか選択
余地がなく、その結果端面電極の焼結性が充分に得られ
ないために充分な接着強度を有していない。そのため、
半田付作業時の半田量の制御や、プリント基板のソリ防
止等、ユーザーサイドの細心の注意が必要となってくる
本発明はかかる点に鑑みてなされたもので、チップ抵抗
器の形状寸法にかかわりなく、基板のランク分類を必要
とせず、かつ抵抗値ばらつきが非常に小さく、あわせて
端面電極の端子強度に優れるチップ抵抗器を提供するこ
とを目的としている。
問題点を解決するための手段 本発明は上記問題点を解決するため、第一にドクターブ
レード法等のスリップキャスティング製膜により成型・
乾燥されたグリーンシート状抵抗体と同じくスリップキ
ャスティング製膜によす成型・乾燥されたグリーンシー
ト状絶縁体とを積層するという従来とは全く異なる抵抗
体の着膜方法を採用している。更に前記積層物のグリー
ンシート状抵抗体表面の一部に厚膜導体ペーストを塗布
・乾燥する電極塗布・乾燥工程と、端面電極を形成する
ための準備工程である1次基板分割工程と、前記分割基
板の端面部に厚膜導体ペーストを塗布・乾燥する端面電
極塗布・乾燥工程とを順次通過させてチップ抵抗器用生
シートを作製する。しかる後、前記チップ抵抗器用生シ
ートを、脱パインダニ程により有機成分の飛散を行ない
、更に一括焼成を行なう。こうして得られた焼結体を個
々のチップ抵抗器に分割する構成である。
作用 本発明は前記の製造方法により、前述した従来のチップ
抵抗器における3つの問題点を解決することとなる。
ドクターブレード法等のスリップキャスティング製膜技
術は、各種セラミック生シートの製造方法として一般的
に知られており、非常に大面積のシートを大量に生産で
きるという特長がある。また、その膜厚均一性は特筆す
べきものがあり、アルミナ基板の場合、焼結後の全膜厚
に対し寸法公差±3%以内に入る実力を有している。更
に前記特長を生かした電子部品としては積層チップコン
デンサが上げられる。
前述したドクターブレード法等のスリップキャスティン
グ製膜技術の膜厚均一性に優れるという特長を生かし、
前記製膜技術により成型・乾燥されたグリーンシート状
抵抗体と、同じくスリップキャスティング製膜技術によ
シ成型・乾燥されたグリーンシート絶縁体とを積層する
ことによって、抵抗値ばらつきの非常に小さい抵抗器用
生シート材料を得ることができる。
また、分割用スリットを有しない大面積シート材を出発
材料として、積層工程から電極塗布工程までを行うため
に、従来の製造方法で問題となっていた厳密な位置合わ
せが不要となる。また、複雑な基板のランク分類が不要
となり、各工程におけるランク別の基板管理、及び印刷
マスクの管理が不要となる。以上のように、印刷作業時
の位置合わせ工数の削減、管理費用の削減により、大幅
なコストダウンが実現される。また、従来の製造法にお
いては前記問題点が一貫した製造ライン化を妨げ、バッ
チ処理による工程となっていたが、本発明の実施により
、大面積シートによる大量生産が可能となる。
更に、電極及び端面電極を塗布・乾燥した後1、グリー
ンシート状絶縁体と一括焼成するため、基板界面での絶
縁体と電極材料との反応性が高まり、その結果、電極接
着強度が飛躍的に向上する。
実施例 以下、本発明について図面を参照しながら詳細に説明す
る。第1図は本発明の一実施例におけるチップ抵抗器の
製造方法の一部を示す図である。
本実m例において、グリーンシート状抵抗体はRuO2
粉末と結晶化ガラス粉末とをそれぞれ重量比10:90
〜so :50の範囲で所望の抵抗値が得られるように
混合し、エチルセルロース、ブチルカルピトール、ブチ
ルフタリル酸ブチル等を加えて泥漿化した上、ドクター
ブレード法等のスリップキャスティング製膜により10
μ■〜200μ−のシートを得る。ここで用いた結晶化
ガラス粉末の組成としては、PbO* B2O5@ 8
102 @ BaO等の酸化物をそれぞれ重量比3〜6
5%、2〜50%、4〜66チ、0.1〜50%の組成
範囲で総量1oo1になるように選んだ組成物で構成さ
れている。
また、グリーンシート状絶縁体はム120330〜70
重量%、結晶化ガラス30〜70重量%の組成範囲で総
量1001iとなるように選んだ混合粉末をバインダー
、有機溶媒、可塑剤と共に泥漿状にし、前記グリーンシ
ート状抵抗体同様に製膜し、20μm〜500μ鳳のシ
ートを得る。ここで用いた結晶化ガラス粉末の組成は、
前記グリーンシート状抵抗体に使用した結晶化ガラスと
組成系を合わせている。
以上、本実施例に使用したグリーンシート状抵抗体及び
グリーンシート状絶縁体は、一括焼成を行うために、8
00℃〜1000℃において良好な焼結性が得られると
同時に、線膨張係数差による層間剥離が発生しないよう
に結晶化ガラス組成を考慮した。
また電極及び端面電極用の厚膜導体ペーストについては
、ムg粉末70〜90重量%、Pd粉末10〜30重量
%、結晶化ガラス粉末0.1〜16重量−の組成範囲で
総量100%となるように選んだ混合粉末をエチルセル
ロース、テルピネオール、芳香族炭化水素系溶剤等の有
機ビヒクルとともに混練し、ペースト状にしたものを使
用した。
第1図aにおいて、キャリヤテープ1は、ポリエステル
製フィルムを使用しており、グリーンシート状抵抗体の
生シート強度の弱さを補強するために使用している。特
にシート膜厚が100μ曹以下と薄くなった場合に工程
中でのクラックや破断を避けて、大面積での処理を行う
ために有用である。本実施例では、図中aに示すように
前記キャリヤテープ1上に成形された前述の組成による
グリーンシート状抵抗体2と、同じく前述したグリーン
シート状絶縁体3を出発材料としている。
このように構成した各シートを積み重ね、1oO〜13
0℃の温度で圧力1oO〜30okVIIIIIFで積
層プレスしたものが第1図すである。
次に同図Cに示すようにキャリヤテープ1を剥離するこ
とにより第1図a −Cの過程でグリーンシート状抵抗
体2は、グリーンシート状絶縁体3に転写が完了する。
つづいて前述した組成の厚膜導体ペーストをスクリーン
印刷法あるいは描画法によって塗布形成し、100〜1
50’C程度の乾燥を行い、電極4を形成したものが第
1図dである。
次に同図6は金型による切断を行う1次基板分割工程を
経た生シートである。つづいて前記分割基板の端面部に
第1図dと同様の厚膜導体ペーストをスクリーン印刷法
、描画法あるいは転写法等により塗布形成し、第1図d
と同様の乾燥を行ったものが第1図fである。
更に本実施例においては、後述する2次基板分割の準備
工程である分割用スリット6の形成を金型で行っている
。これを示したものが第1図gである。
以上の第1図a −Hの過程を経て作製されたチップ抵
抗器用生シートを脱パインダニ程を経て、800’C〜
1000’Cで焼成し、連結状のチップ抵抗器用焼結体
を得た。なお、積層後の全体膜厚が非常に薄い場合や、
各材料のマツチング性が良好であれば前記脱パインダニ
程を省略してもよい。
この状態で軟化点400’C〜600’Cのホウケイ酸
鉛系ガラスペーストを、スクリーン印刷法、あるいは描
画法で塗布・乾燥後、550’C〜660℃で焼成を行
った。
しかる後、前述した一括焼成前の分割用スリット6に沿
って分割し、個々のチップ抵抗器が作製される2次分割
工程を経たものが同図りである。
以下、従来例と同様電気メツキ工程を経て電極9.10
にメッキ膜を形成し、チップ抵抗器の完成品が作製され
る。
本実施例において作製されたチップ抵抗器は、抵抗体膜
厚が非常に均一であり、抵抗値許容差±6チ以内に十分
入っているため、抵抗値修正工程を実施しなくても実用
に供することができる。
なお、第1図eの1次基板分割工程と第1図gの2次分
割用スリットの形成工程は同時に同一の金型で行うこと
もできる。
また、グリーンシート状抵抗体の膜厚がたとえば100
μm以上と厚い場合には、第1図a、bにおいてキャリ
ヤテープ1を省略できる。即ち、あらかじめ剥離された
グリーンシート状抵抗体を用いてもよい。
発明の詳細 な説明したように本発明によれば、ドクターブレード法
等のスリップキャスティング製膜技術の膜厚均一性に優
れるという特長を生かし、前記製法によるグリーンシー
ト状抵抗体と、同じくグリーンシート状絶鍬体を積層す
ることによって、抵抗値ばらつきが非常に小さくできる
ため抵抗値許容差±6チ、−±10%程度であれば抵抗
値修正が不要となる。また抵抗値許容差のより小さい抵
抗器においても、抵抗値修正工程の省力化に寄与するこ
とができる。
また、分割用スリットを有しない大面積シート材を出発
材料として積層工程から、電極塗布工程までを行うため
に、従来の製造方法で問題となっていた厳密な位置合わ
せが不要となる。また、複雑な基板及び印刷マスクのラ
ンク分類が不要となり、管理コストが低減される。更に
従来のバッチ処理工程から一貫した大面積シートによる
ロール・トウ・ロール方式等の大量生産ラインが組める
ために製造コストは大幅に低減される。
一方、電極及び端面電極を塗布・乾燥した後、グリーン
シート状絶縁体と一括焼成するため、従来の550℃〜
660℃焼成の端面電極と比較して接着強度が大幅に向
上する。これは800’C〜1oOo℃程度の高温で電
極焼成が行われるために電極膜の焼結性が十分に得られ
、緻密化する点と、一括焼成による界面での反応性の向
上によるものである。
以上のように、製造コストの大幅低減という効果、なら
びに電極接着強度の向上という性能面での効果が実現さ
れるため、本発明によるチップ抵抗器の製造方法は、そ
の実用的効果は犬なるものがある。
【図面の簡単な説明】
第1図は本発明の一実施例におけるチップ抵抗器の製造
方法の工程を示す工程図、第2図は従来のチップ抵抗器
の製造方法を示す工程図、第3図は従来のチップ抵抗器
の製造方法における抵抗ペースト印刷時のスキージ動作
を示す工程図である。 1・・・・・・キャリヤテープ、2・・・・・・グリー
ンシート状抵抗体、3・・・・・・グリーンシート状絶
縁体、4・・・・・・電極(乾燥後)、6・・・・・・
端面電極(乾燥後)、6・・・・・・分割用スリット、
7・・・・・・抵抗体、8;・・・・・絶縁体、9,1
o・・・・・・電極(焼成後)、11・・・・・・ガラ
ス膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名6−
一久1円用スリヅト 7−−1\1化休 l?−一−β偉k【仮 /z−分別基数 13−一一旬噌1椙スリット 16−トリSンデ講 11−一刀“ラス犀東 1?−一鍵ぶりρ阪 13−を埼円用スリット ど2−スキージにわみゴ広 Z3−一胛蝉九X−スト 24−一一印刷マスク

Claims (1)

    【特許請求の範囲】
  1.  スリップキャスティング製膜により成型・乾燥された
    グリーンシート状抵抗体と同じくスリップキャスティン
    グ製膜により成型・乾燥されたグリーンシート状絶縁体
    とを積層する工程と、グリーンシート状抵抗体表面の一
    部に厚膜導体ペーストを塗布・乾燥する電極塗布・乾燥
    工程と、端面電極を形成するための準備工程である1次
    基板分割工程と、前記分割された基板の端面部に厚膜導
    体ペーストを塗布・乾燥する端面電極塗布・乾燥工程と
    を順次通過させてチップ抵抗器用生シートを作製し、一
    括焼成した後、個々のチップ抵抗器に分割することを特
    徴とするチップ抵抗器の製造方法。
JP62059356A 1987-03-13 1987-03-13 チツプ抵抗器の製造方法 Pending JPS63226004A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62059356A JPS63226004A (ja) 1987-03-13 1987-03-13 チツプ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62059356A JPS63226004A (ja) 1987-03-13 1987-03-13 チツプ抵抗器の製造方法

Publications (1)

Publication Number Publication Date
JPS63226004A true JPS63226004A (ja) 1988-09-20

Family

ID=13110906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62059356A Pending JPS63226004A (ja) 1987-03-13 1987-03-13 チツプ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JPS63226004A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280205A (ja) * 2001-03-21 2002-09-27 Kamaya Denki Kk チップ形抵抗器およびその製造方法
JP2004087966A (ja) * 2002-08-28 2004-03-18 Mitsubishi Electric Corp 抵抗膜付き誘電体基板、及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56148804A (en) * 1980-04-22 1981-11-18 Matsushita Electric Ind Co Ltd Method of manufacturing chip resistor
JPS57186301A (en) * 1981-05-13 1982-11-16 Nippon Electric Co Method of producing resistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56148804A (en) * 1980-04-22 1981-11-18 Matsushita Electric Ind Co Ltd Method of manufacturing chip resistor
JPS57186301A (en) * 1981-05-13 1982-11-16 Nippon Electric Co Method of producing resistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280205A (ja) * 2001-03-21 2002-09-27 Kamaya Denki Kk チップ形抵抗器およびその製造方法
JP2004087966A (ja) * 2002-08-28 2004-03-18 Mitsubishi Electric Corp 抵抗膜付き誘電体基板、及びその製造方法

Similar Documents

Publication Publication Date Title
JPH07120604B2 (ja) セラミック電子部品の製造方法
JP3350949B2 (ja) 導電性ペースト
JP2012009679A (ja) セラミック電子部品及びその製造方法
JP3760942B2 (ja) 積層セラミック電子部品の製造方法
JP2943380B2 (ja) 積層セラミックコンデンサとその製造方法
JP2970030B2 (ja) 積層セラミックコンデンサとその製造方法およびそれに用いる外部電極用ペースト
JP3351043B2 (ja) 多層セラミック基板の製造方法
JPH05190375A (ja) 銅多層セラミック基板の製造方法及びそれに用いる銅ペースト
JP3603655B2 (ja) 導電性ペースト及びそれを用いたセラミック電子部品の製造方法
JPS63226004A (ja) チツプ抵抗器の製造方法
JPH09266131A (ja) 積層電子部品
JP3231370B2 (ja) 角形チップ抵抗器の製造方法
JPH0521204A (ja) 角形チツプ抵抗器およびその製造方法
JPH0590069A (ja) 積層磁器素子の製造方法
JPH04305996A (ja) 多層配線基板の製造方法
WO2023238807A1 (ja) 積層セラミック電子部品および積層セラミック電子部品の製造方法
JPS5826680B2 (ja) セラミツクカイロキバンノセイゾウホウホウ
JP4661815B2 (ja) 電子部品の製造方法
JP2575411B2 (ja) クロスコンダクタの製造方法
JP2010238742A (ja) チップ型電子部品の製造方法、チップ型電子部品
JPH1126279A (ja) 積層セラミック電子部品の製造方法
JPH05152133A (ja) インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品
JPH0343259A (ja) サーマルヘッドの製造方法とグレーズ基板の製造方法
JPS59134803A (ja) チツプ抵抗体の製造方法
JPH09266133A (ja) 積層電子部品