JP2562690B2 - クロマ信号処理回路 - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、パル（PAL）方式のクロマ信号とセカム（S
ECAM）方式のクロマ信号の復調を行なうことの出来るク
ロマ信号処理回路に関するもので、特にIC化に好適なク
ロマ信号処理回路に関するものである。

（ロ）従来の技術 セカム方式のクロマ信号をパル方式のクロマ信号に変
換し、該クロマ信号をパル方式の復調器で復調するクロ
マ信号処理回路が知られている。該クロマ信号処理回路
を用いれば、セカム方式のクロマ信号の為の復調器が不
要となり素子数の大幅な削減が可能となる。その為、両
方式の受信が可能な地域では前記クロマ信号処理回路を
備えたテレビジョン受像機が多く用いられている。

第２図は、前記クロマ信号処理回路に内蔵される、セ
カム方式の信号をパル方式の信号に変換するトランスコ
ーダを示すもので点線は集積回路を示している。第２図
において、入力端子（１）にセカム方式の複合映像信号
が印加されるとクロマ信号のみがフィルタ（２）を通過
し、セカム復調器（３）でクロマ信号の復調が行なわれ
る。復調されたクロマ信号は、クランプ回路（４）でク
ランプされた後、パル変換器（５） でパル信号に変調される。発振器（６）の発振周波数
は、パル信号のサブキャリア周波数に設定されている。
パル信号に変調されたクロマ信号は、IC外部に導出され
1H（Ｈは１水平同期信号期間）遅延を行なう遅延回路
（７）及びレベル調整回路（８）にそれぞれ印加され再
びIC内部のマトリクス回路（９）に印加される。一方、
制御回路（10）はセカム復調器（３）の出力信号に応じ
て、今受信している信号がＲ−Ｙ信号であるかＢ−Ｙ信
号であるかを判別し1H毎に反転する制御信号をマトリク
ス回路（９）に印加している。前記マトリクス回路
（９）は、入力される２つのクロマ信号の加算及び減算
を行ない、前記制御信号に応じて1H毎に加算結果と減算
結果を切換出力している。その動作について第３図を用
いて説明する。第３図（イ）はレベル調整回路（８）の
出力信号を示すものでＲ−Ｙ信号とＢ−Ｙ信号とが1H毎
に送られている。第３図（ロ）は第３図（イ）の信号を
1H遅らせたものである。第３図（ハ）はマトリクス回路
（９）の出力信号を示すもので、最初の1Hでは第３図
（イ）及び（ロ）の信号の加算を行ない、次の1Hでは第
３図（イ）の信号から第３図（ロ）の信号の減算を行な
っている。以降、加算と減算を繰り返えし行なうことで
第３図（ハ）の如きパル方式のクロマ信号に変換するこ
とが出来る。従って、第３図（ハ）の信号をパル方式の
為の復調回路に印加すれば、セカム信号をパル方式のテ
レビジョン受像機で受像することが出来る。

（ハ）発明が解決しようとする課題 しかしながら、第２図の回路においてはICの外付部品
としてCCD又はガラス遅延線から成る遅延回路（７）が
必要となり、又その為のICの外付ピンも必要となりIC化
に依る機器の小型化に障害となった。更に第２図の回路
ではパル方式に変換する為にマトリクス回路（９）及び
それを制御する制御回路（10）も必要で素子数も多くな
るという問題があった。

（ニ）課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、復調され
たセカム方式のクロマ信号をパル方式のサブキャリアで
変調するトランスコーダと、パル方式のクロマ信号を増
幅するパル増幅器と、前記トランスコーダの出力クロマ
信号及び前記パル増幅器の出力クロマ信号を選択出力す
る第１及び第２スイッチと、該第１スイッチの入力端又
は出力端に接続され、該第１スイッチを通過するクロマ
信号を遅延させる遅延回路と、前記第１スイッチの出力
クロマ信号及び前記第２スイッチの出力クロマ信号の加
算及び減算を行なうマトリクス回路と、前記第１スイッ
チの出力クロマ信号及び前記第２スイッチの出力クロマ
信号を１水平期間毎に切換え出力するスイッチ回路と、
から成り、パル方式の信号を受信する場合は前記マトリ
クス回路の出力信号を用いて復調を行ない、又セカム方
式の信号を受信する場合は、前記スイッチ回路の出力信
号を用いて復調を行ない、それぞれ復調出力を得るよう
にしたことを特徴とする。

（ホ）作 用 本発明に依れば、パル方式のサブキャリアでセカム方
式のクロマ信号を変調し、該変調した信号をパル用の遅
延回路で遅延させている。そして、遅延した信号と遅延
前の信号とをスイッチング回路で切換え出力させて連続
したＲ−Ｙ信号及びＢ−Ｙ信号を作成している。

（ヘ）実 施 例 第１図は、本発明の一実施例を示す回路図で、（11）
は通常のパル放送のパルクロマ信号を増幅するパル増幅
器、（12）及び（13）はパル放送を受信している時は接
点ｂ側に、セカム方式を受信している時は接点ａ側に連
動して切換わる第１及び第２スイッチ、（14）は入力ク
ロマ信号を1H遅延させる遅延回路、（15）は該遅延回路
（14）の出力信号及び第２スイッチ（13）の出力信号の 加算及び減算を行なうマトリクス回路、（16）は前記遅
延回路（14）の出力信号及び第２スイッチ（13）の出力
信号を1H毎に切換え出力するスイッチ回路、及び（17）
は前記マトリクス回路（15）及び前記スイッチ回路（1
6）からのパル方式の色差信号（Ｒ−Ｙ信号及びＢ−Ｙ
信号）を復調するパル復調器である。

尚、第１図のパル変調器（５）は、第２図のそれぞれ
と同一である。

今、パル放送を受信しているとすると、第１及び第２
スイッチ（12）及び（13）は接点ｂ側に切換えられる。
すると、第４図（イ）の如きパルクロマ信号がパル増幅
器（11）から発生し、第１及び第２スイッチ（12）及び
（13）を介して遅延回路（14）及びスイッチ回路（16）
に印加される。遅延回路（14）は第１スイッチ（12）か
らの第４図（イ）のクロマ信号を1H遅延するので、その
出力は第４図（ロ）の如くなる。ここで、パル放送を受
信している場合には制御端子（18）からの制御信号に応
じてマトリクス回路（15）が動作し、スイッチ回路（1
6）が動作を停止する。前記マトリクス回路（15）は第
４図（イ）及び（ロ）の信号の加算及び減算を行ない、
第１端子（19）には加算結果である第４図（ハ）の信号
を、又第２端子（20）には減算結果である第４図（ニ）
の信号をそれぞれ導出する。そして、第４図（ハ）及び
（ニ）に示される（Ｂ−Ｙ）信号及び−（Ｒ−Ｙ）信号
は、パル復調器（17）で復調され第１乃至第３出力端子
（21）乃至（23）には（Ｂ−Ｙ）信号、（Ｒ−Ｙ）信号
及び（Ｇ−Ｙ）信号を得ることが出来る。

従って、第１の回路に依ればパル方式のクロマ信号の
復調を行なうことが出来る。

次にセカム放送を受信しているとすると、第１及び第
２スイッチ（12）及び（13）は接点ａ側に切換えられ
る。すると、パル変調器（５）からのクロマ信号が第１
及び第２スイッチ（12）及び（13）を介して遅延回路
（14）及びスイッチ回路（16）に印加される。この場合
には制御端子（18）からの制御信号に応じてマトリクス
回路（15）が動作を停止し、スイッチ回路（16）が動作
を開始する。前記スイッチ回路（16）には第３図（イ）
及び（ロ）の信号が印加されることになる。すると、ス
イッチ回路（16）は、第３図（イ）の1H目の信号、第３
図（ロ）の2H目の信号、第３図（イ）の3H目の信号、及
び第３図（ロ）の4H目の信号の順番に選択し、第２端子
（20）に導出する。又、前記スイッチ回路（16）は、第
３図（ロ）の1H目の信号、第３図（イ）の2H目の信号、
第３図（ロ）の3H目の信号、及び第３図（イ）の4H目の
信号に順番に選択し、第１端子（19）に導出する。

その結果、第１端子（19）には第４図（ハ）の信号と
同一の信号が得られ、第２端子（20）には第４図（ニ）
の信号と同一の信号が得られる。従って、前述の場合と
同様にパル復調器（17）で復調することが出来、パル復
調器（17）を使用してセカム信号の復調が出来る。

ところで、第１図のマトリクス回路（15）及びスイッ
チ回路（16）は同一の回路で構成することが可能であ
る。そうすることに依って、素子数の更なる削減や第１
及び第２端子（19）及び（20）のDCオフセットの防止が
出来る。第５図は、その具体回路例を示すもので、入力
端子（24）及び（25）に今入力信号A,Bが印加されると
する。第５図の回路をマトリクス回路として用いる場合
には、端子X,Y,Zに等しい電圧を印加する。すると、第
１乃至第４分流回路（26）乃至（29）を構成するトラン
ジスタに等しいバイアス電圧が加わり、等しい電流が流
れる。一方、前記第１及び第２分流回路（26）及び（2
7）の電流源として動作する第１差動増幅器（30）には
入力端子（24）からの信号Ａが印加され、トランジスタ
（31）のコレクタには信号（−Ａ）が、トランジスタ
（32）のコレクタには信号（Ａ）が発生する。

又、第３及び第４分流回路（28）及び（29）の電流源
として動作する第２差動増幅器（33）には入力端子（2
5）からの信号Ｂが印加され、トランジスタ（34）のコ
レクタには信号（−Ｂ）が、トランジスタ（35）のコレ
クタには信号（Ｂ）が発生する。

その為、第１出力端子（36）には−1/2（Ａ−Ｂ）の
信号が、又第２出力端子（37）には1/2（Ａ＋Ｂ）の信
号が得られる。従って、第５図の回路に依れば加算及び
減算のマトリクス動作を行なわせることが出来る。

次に第５図の回路をスイッチ回路として用いる場合に
は、端子Ｚを接地させ端子Ｘ及びＹに互いに逆相のクロ
ック信号を印加する。今、端子Ｘに「Ｌ」レベルのクロ
ックが、又端子Ｙに「Ｈ」レベルのクロックが印加され
ているとする。すると、第１乃至第４分流回路（26）乃
至（29）を構成するトランジスタの内、オンしているも
のはトランジスタ（38）乃至（41）のみとなり、第２出
力端子（37）には信号（Ｂ）が、第４出力端子（42）に
は信号（Ａ）が発生する。その状態から前記クロック信
号が反転すると、今度は、トランジスタ（43）乃至（4
6）のみがオンとなり第２出力端子（37）には信号
（Ａ）が、第４出力端子（42）には信号（Ｂ）が発生す
る。

従って、第５図の回路で、クロック信号として1H毎に
反転するものを用いれば、２つの入力信号を1H毎に選択
的に切換え出力するスイッチ回路を構成することが出来
る。

尚、第１図において、第２スイッチ（13）とスイッチ
回路（16）及びマトリクス回路（15）との間に遅延回路
（14）のレベル変動分を補償するレベル調整回路を挿入
しても良い。

（ト）発意名の効果 以上述べた如く、本発明に依れば、素子数を大幅に削
減すると共にICの外付部品の削減を図ったクロマ信号処
理回路を提供出来る。特に本発明に依れば、マトリクス
回路とスイッチ回路を同一回路で構成出来るので素子数
の大幅な削減が可能となる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図は従
来のクロマ信号処理回路に内蔵されるトランスコーダを
示す回路図、第３図（イ）乃至（ハ）は第２図の説明に
供する為の特性図、第４図（イ）乃至（ニ）は第１図の
説明に供する為の特性図、及び第５図は第１図のマトリ
クス回路（15）及びスイッチ回路（16）の具体回路例を
示す回路図である。 （５）……パル変調器、（11）……パル増幅器、（12）
……第１スイッチ、（13）……第２スイッチ、（14）…
…遅延回路、（15）……マトリクス回路、（16）……ス
イッチ回路、（17）……パル復調器。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】復調されたセカム方式のクロマ信号をパル
   方式のサブキャリアで変調するトランスコーダと、 パル方式のクロマ信号を増幅するパル増幅器と、 前記トランスコーダの出力クロマ信号及び前記パル増幅
   器の出力クロマ信号を選択出力する第１及び第２スイッ
   チと、 該第１スイッチの入力端又は出力端に接続され、該第１
   スイッチを通過するクロマ信号を遅延させる遅延回路
   と、 前記第１スイッチの出力クロマ信号及び前記第２スイッ
   チの出力クロマ信号の加算及び減算を行なうマトリクス
   回路と、 前記第１スイッチの出力クロマ信号及び前記第２スイッ
   チの出力クロマ信号を１水平期間毎に切換え出力するス
   イッチ回路と、 から成り、パル方式の信号を受信する場合は前記マトリ
   クス回路の出力信号を用いて復調を行ない、又セカム方
   式の信号を受信する場合は、前記スイッチ回路の出力信
   号を用いて復調を行ない、それぞれ復調出力を得るよう
   にしたことを特徴とするクロマ信号処理回路。
2. 【請求項２】前記マトリクス回路及び前記スイッチ回路
   を同一の回路で構成することを特徴とする請求項第１項
   記載のクロマ信号処理回路。
3. 【請求項３】復調されたセカム方式のクロマ信号をパル
   方式のサブキャリアで変調するトランスコーダと、 パル方式のクロマ信号を増幅するパル増幅器と、 前記トランスコーダの出力クロマ信号及び前記パル増幅
   器の出力クロマ信号を選択出力するスイッチと、 該スイッチの出力クロマ信号を遅延させる遅延回路と、 前記スイッチの出力クロマ信号及び前記遅延回路の出力
   クロマ信号の加算及び減算を行なうマトリクス回路と、 前記スイッチの出力クロマ信号及び前記遅延回路の出力
   クロマ信号を１水平期間毎に切換え出力するスイッチ回
   路と、 から成り、パル方式の信号を受信する場合は前記マトリ
   クス回路の出力信号を用いて復調を行ない、又セカム方
   式の信号を受信する場合は、前記スイッチ回路の出力信
   号を用いて復調を行ない、それぞれ復調出力を得るよう
   にしたことを特徴とするクロマ信号処理回路。