JPH0352394A - クロマ信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ〉産業上の利用分野 本発明は、パル（ＰＡＬ）方式のクロマ信号とセカム（
ＳＥＣＡＭ）方式のクロマ信号の復調を行なうことの出
来るクロマ信号処理回路に関するもので、特にＩＣ化に
好適なクロマ信号処理回路に関するものである。

（口〉従来の技術 セカム方式のクロマ信号をパル方式のクロマ信号に変換
し、該クロマ信号をパル方式の復調器で復調するクロマ
信号娼理回路が知られている。該クロマ信号処理回路を
用いれば、セカム方式のクロマ信号の為の復調器が不要
となり素子数の大幅な削減が可能となる．その為、両方
式の受信が可能な地域では前記クロマ信号処理回路を備
えたテレビジョン受像機が多く用いられている．第２図
は、前記クロマ信号娼理回路に内蔵される、セカム方式
の信号をパル方式の信号に変換するトランスコータを示
すもので点線は集積回路を示している．第２図において
、入力端子（１）にセカム方式の複合映像信号が印加さ
れるとクロマ信号のみがフィルタ（２）を通過し、七ヵ
ム復調器（３）でクロマ信号の復調が行なわれる．復調
されたクロマ信号は、クランプ回路＜４）でクランブさ
れた後、パル変調器（５）でパル信号に変調される。発
振器〈６冫の発振周波数は、パル信号のサブキャリア周
波数に設定されている．パル信号に変調されたクロマ信
号は、ＩＣ外部に導出されＩＨ（Ｈは１水平同期信号期
間）遅延を行なう遅延回路（７〉及びレベル調整回路（
８）にそれぞれ印加され再びＩＣ内部のマトリクス回路
（９〉に印加される。一方、制御回路（１０）はセカム
復調器《３〉の出力信号に応じて、今受信している信号
がＲ−Ｙ信号であるかＢ−Ｙ信号であるかを判別しＩＨ
毎に反転する制御信号をマトリクス回路（９〉に印加し
ている．前記マトリクス回路（９〉は、入力される２つ
のクロマ信号の加算及び減算を行ない、前記制御信号に
応じてＩＨ毎に加算結果と減算結果を切換出力している
。その動作について第３図を用いて説明する。第３図（
イ）はレベル調整回路（８）の出力信号を示すものでＲ
−Ｙ信号とＢ−Ｙ信号とがＩＨ毎に送られている．第３
図（口）は第３図クイ）の信号をＩＨ遅らせたものであ
る．第３１５（ハ）はマトＪクス回路（９）の出力信号
を示すもので、最初のＩＨでは第３図（イ〉及び（口）
の信号の加算を行ない、次のＩＨでは第３図（イ）の信
号から第３図〈口〉の信号の減算を行なっている．以降
、加算と減算を繰り返えし行なうことで第３図（八）の
如きパル方式のクロマ信号に変換することが出来る。従
って、第３図（ハ）の信号をパル方式の為の復調回路に
印加すれば、セカム信号をパル方式のテレビジョン受像
機で受像することが出来る。

（ハ）発明が解決しようとする課題 しかしながら、第２図の回路においてはＩＣの外付部品
としてＣＯＤ又はガラス遅延線から成る遅延回路〈７）
が必要となり、又その為の■ｃの外付ピンも必要となり
ＩＣ化に依る機器の小型化に障害となった．更に第２図
の回路ではパル方式に変換する為にマトリクス回路（９
〉及びそれを制御する制御回路（１０〉も必要で素子数
も多くなるという問題があった． 〈二〉課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、復調された
セカム方式のクロマ信号をパル方式のサブキャリアで変
調するトランスコータと、パル方式のクロマ信号を増幅
するパル増幅器と、前記トランスコータの出力クロマ信
号及び前記パル増幅器の出力クロマ信号を選択出力する
第１及び第２スイッチと、該第１スイッチの入力端又は
出力端に接続され、該第１スイッチを通過するクロマ信
号を遅延させる遅延回路と、前記第１スイッチの出力ク
ロマ信号及び前記第２スイッチの出力クロマ信号の加算
及び減算を行なうマトリクス回路と、前記第１スイッチ
の出力クロマ信号及び前記第２スイッチの出力クロマ信
号を１水平期間毎に切換え出力するスイッチ回路と、か
ら成り、パル方式の信号を受信する場合は前記マトリク
ス回路の出力信号を用いて復調を行ない、又セカム方式
の信号を受信する場合は、前記スイッチ回路の出力信号
を用いて復調を行ない、それぞれ復調出力を得るように
したことを特徴とする． ０〉作用 本発明に依れば、パル方式のサブキャリアでセカム方式
のクロマ信号を変調し、該変調した信号をパル用の遅延
回路で遅延させている。そして、遅延した信号と遅延前
の信号とをスイッチング回路で切換え出力させて連続し
たＲ−Ｙ信号及びＢ一Ｙ信号を作成している。

（へ〉実施例 第１図は、本発明の一実施例を示す回路図で、（１１）
は通常のパル放送のパルクロマ信号を増幅するパル増幅
器、（１２）及び（１３）はパル放送を受信している時
は接点ｂ側に、セカム方式を受信している時は接点ａ側
に連動して切換わる第１及び第２スイッチ、（１４）は
入カクロマ信号をＩＨ遅延させる遅延回路、（１５〉は
該遅延回路（１４〉の出力信号及び第２スイッチ（１３
）の出力信号の加算及び減算を行なうマトリクス回路、
（１６〉は前記遅延回路〈１４〉の出力信号及び第２ス
イッチ（１３〉の出力信号をＩＨ毎に切換え出力するス
イッチ回路、及び（１７〉は前記マトリクス回路（１５
）及び前記スイッチ回路（１６〉からのパル方式の色差
信号（Ｒ−Ｙ信号及びＢ一Ｙ信号）を復調するパル復調
器である。

尚、第１図のパル変調器（５〉は、第２図のそれと同一
である。

今、パル放送を受信しているとすると、第１及び第２ス
イッチ（１２）及び（１３）は接点ｂ側に切換えられる
．すると、第４図〈イ）の如きパルクロマ信号がパル増
幅器（１１）から発生し、第１及び第２スイッチ（１２
）及び（ｌ３〉を介して遅延回路（１４）及びスイッチ
回路〈１６〉に印加される。遅延回路（ｌ４〉は第１ス
イ−ツチ〈１２）からの第４図（イ〉のクロマ信号をＩ
Ｈ遅延するので、その出力は第４図（口）の如くなる．
ここで、パル放送を受信している場合には制御端子（１
８〉からの制御信号に応じてマトリクス回路〈１５〉が
動作し、スイッチ回路〈１６〉が動作を停止する．前記
マトリクス回路（１５）は第４図（イ〉及び（口〉の信
号の加算及び減算を行ない、第１端子（ｌ９〉には加算
結果である第４図（ハ〉の信号を、又第２端子（２０〉
には減算結果である第４図〈二〉の信号をそれぞれ導出
する．そして、第４図（ハ〉及び（二〉に示される（　
Ｂ−Ｙ）信号及びー（Ｒ−Ｙ）信号は、パル復調器（１
７〉で復調され第１乃至第３出力端子（２１）乃至（２
３〉には（Ｂ−Ｙ）信号、（Ｒ−Ｙ）信号及び（Ｇ−Ｙ
）信号を得ることが出来る． 従って、第１図の回路に依ればパル方式のクロマ信号の
復調を行なうことが出来る。

次にセカム放送を受信しているとすると、第１及び第２
スイッチ（１２）及び（１３）は接点ａ側に切換えられ
る．すると、パル変調器（５）からのクロマ信号が第１
及び第２スイッチ（１２）及び（１３）を介して遅延回
路〈１４）及びスイッチ回路（ｌ６〉に印加される．こ
の場合には制御端子《１８）からの制御信号に応じてマ
トリクス回路（１５〉が動作を停止し、スイッチ回路《
１６〉が動作を開始する．前記スイッチ回路（１６）に
は第３図（イ）及び（口〉の信号が印加されることにな
る．すると、スイッチ回路（１６〉は、第３図（イ〉の
ＩＨ目の信号、第３図（口〉の２Ｈ目の信号、第３図（
イ）の３Ｈ目の信号、及び第３図（口）の４Ｈ目の信号
の順番に選択し、第２端子（２０）に導出する．又、前
記スイッチ回路（１６）は、第３！５０《口）のＩＨ目
の信号、第３図（イ）の２Ｈ目の信号、第３図《口〉の
３Ｈ目の信号、及び第３図〈イ〉の４Ｈ目の信号の順番
に選択し、第１端子（１９）に導出する． その結果、第１端子（１９〉には第４図（ハ）の信号と
同一の信号が得られ、第２端子（２０〉には第４図（二
〉の信号と同一の信号が得られる。従って、前述の場合
と同様にパル復調器（１７）で復調することが出来、パ
ル復調器（１７）を使用してセカム信号の復調が出来る
。

ところで、第１図のマトリクス回路（ｌ５）及びスイッ
チ回路（１６〉は同一の回路で構成することが可能であ
る．そうすることに依って、素子数の更なる削減や第１
及び第２端子（１９）及び（２０〉のＤＣオフセットの
防止が出来る．第５図は、その具体回路例を示すもので
、入力端子（２４）及び〈２５）に今入力信号Ａ，Ｂが
印加されるとする．第５図の回路をマトリクス回路とし
て用いる場合には、端子ｘ，ｙ，ｚに等しい電圧を印加
する。すると、第１乃至第４分流回路（亜）乃至（益）
を構成するトランジスタに等しいバイアス電圧が加わり
、等しい電流が流れる。一方、前記第１及び第２分流回
路（２６）及び（２７）の電流源として動作する第１差
動増幅器（３０〉には入力端子（２４）からの信号Ａが
印加され、トランジスタ（３１）のコレクタには信号（
一Ａ）が、トランジスタ（３２）のコレクタには信号（
Ａ）が発生する。

又、第３及び第４分流回路（η〉及び（荷〉の電流源と
して動作する第２差動増幅器（起〉には入力端子（２５
〉からの信号Ｂが印加され、トランジスタ（３４）のコ
レクタには信号（−Ｂ）が、トランジスタ（３５）のコ
レクタには信号（Ｂ）が発生する。

その為、第１出力端子（３６）には−１／２（　Ａ　−
Ｂ）の信号が、又第２出力端子（３７）には１／２（Ａ
＋Ｂ）の信号が得られる．従って、第５図の回路に依れ
ば加算及び減算のマトリクス動作を行なわせることが出
来る。

次に第５図の回路をスイッチ回路として用いる場合には
、端子２を接地させ端子Ｘ及びＹに互いに逆相のクロッ
ク信号を印加する。今、端子Ｘに「Ｌ，レベルのクロッ
クが、又端子Ｙにｒ　Ｈ　，レベルのクロツクが印加さ
れているとする。すると、第１乃至第４分流回路（２６
）乃至（２９）を構成するトランジスタの内、オンして
いるものはトランジスタ（３８〉乃至（４１〉のみとな
り、第２出力端子〈３７〉には信号（Ｂ）が、第４出力
端子（４２）には信号（Ａ）が発生する。その状態から
前記クロ・７ク信号が反転すると、今度は、トランジス
タ（４３〉乃至（４６〉のみがオンとなり第２出力端子
（３７〉には信号（Ａ）が、第４出力端子（４２）には
信号（Ｂ）が発生する。

従って、第５図の回路で、クロック信号としてＩＨ毎に
反転するものを用いれば、２つの入力信号を１Ｈ毎に選
択的に切換え出力するスイッチ回路を構或することが出
来る。

尚、第１図において、第２スイッチ（１３）とスイッチ
回路（１６）及びマトリクス回路（１５〉との間に遅延
回路（１４）のレベル変動分を補償するレベル調整回路
を挿入しても良い。

（ト〉発明の効果 以上述べた如く、本発明に依れば、素子数を大幅に削減
すると共にＩＣの外付部品の削減を図ったクロマ信号処
理回路を提供出来る。特に本発明に依れば、マトリクス
回路とスイッチ回路を同一回路で構成出来るので素子数
の大幅な削減が可能となる． ４．図面のｆＩＲＩＩＬな説明

Claims (3)

【特許請求の範囲】
1. （１）復調されたセカム方式のクロマ信号をパル方式の
   サブキャリアで変調するトランスコータと、 パル方式のクロマ信号を増幅するパル増幅器と、 前記トランスコータの出力クロマ信号及び前記パル増幅
   器の出力クロマ信号を選択出力する第１及び第２スイッ
   チと、 該第１スイッチの入力端又は出力端に接続され、該第１
   スイッチを通過するクロマ信号を遅延させる遅延回路と
   、 前記第１スイッチの出力クロマ信号及び前記第２スイッ
   チの出力クロマ信号の加算及び減算を行なうマトリクス
   回路と、 前記第１スイッチの出力クロマ信号及び前記第２スイッ
   チの出力クロマ信号を１水平期間毎に切換え出力するス
   イッチ回路と、 から成り、パル方式の信号を受信する場合は前記マトリ
   クス回路の出力信号を用いて復調を行ない、又セカム方
   式の信号を受信する場合は、前記スイッチ回路の出力信
   号を用いて復調を行ない、それぞれ復調出力を得るよう
   にしたことを特徴とするクロマ信号処理回路。
2. （２）前記マトリクス回路及び前記スイッチ回路を同一
   の回路で構成することを特徴とする請求項第１項記載の
   クロマ信号処理回路。
3. （３）復調されたセカム方式のクロマ信号をパル方式の
   サブキャリアで変調するトランスコータと、 パル方式のクロマ信号を増幅するパル増幅器と、 前記トランスコータの出力クロマ信号及び前記パル増幅
   器の出力クロマ信号を選択出力するスイッチと、 該スイッチの出力クロマ信号を遅延させる遅延回路と、 前記スイッチの出力クロマ信号及び前記遅延回路の出力
   クロマ信号の加算及び減算を行なうマトリクス回路と、 前記スイッチの出力クロマ信号及び前記遅延回路の出力
   クロマ信号を１水平期間毎に切換え出力するスイッチ回
   路と、 から成り、パル方式の信号を受信する場合は前記マトリ
   クス回路の出力信号を用いて復調を行ない、又セカム方
   式の信号を受信する場合は、前記スイッチ回路の出力信
   号を用いて復調を行ない、それぞれ復調出力を得るよう
   にしたことを特徴とするクロマ信号処理回路。