JP2538621B2 - Ｃｍｏｓ型集積回路装置 - Google Patents
Ｃｍｏｓ型集積回路装置Info
- Publication number
- JP2538621B2 JP2538621B2 JP62270835A JP27083587A JP2538621B2 JP 2538621 B2 JP2538621 B2 JP 2538621B2 JP 62270835 A JP62270835 A JP 62270835A JP 27083587 A JP27083587 A JP 27083587A JP 2538621 B2 JP2538621 B2 JP 2538621B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- diffusion layer
- integrated circuit
- substrate
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 32
- 238000009792 diffusion process Methods 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000000694 effects Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
Landscapes
- Static Random-Access Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、CMOS型集積回路装置に関し、特に入力ノイ
ズに対する耐性を有し、かつＰ型半導体基板上に構成し
た、バックバイアスジェネレータを含むCMOS型集積回路
装置に関する。
ズに対する耐性を有し、かつＰ型半導体基板上に構成し
た、バックバイアスジェネレータを含むCMOS型集積回路
装置に関する。
第２図は、Ｐ型半導体基板上に構成したバックバイア
スジェネレータ（図示せず）を含む従来のCMOS型集積回
路装置の断面図である。第２図中入力端子Ａに連らなる
多結晶シリコンから成る抵抗201およびN+拡散層202の入
力保護回路を通りＰ型基板200上に形成されたＮ型MOSト
ランジスタ203およびＰ型基板200内のＮウェル部分に形
成されたＰ型MOSトランジスタ204のゲート電極への経路
がAl配線により接続されている。又、Ｎ型MOSトランジ
スタ203およびＰ型MOSトランジスタ204で構成されたCMO
S型回路の出力ＢがAl配線により取り出されている。さ
らにＰ型基板200の電位VSUbは、バックバイアスジェネ
レータ（図示せず）により負電位に保持されている。
スジェネレータ（図示せず）を含む従来のCMOS型集積回
路装置の断面図である。第２図中入力端子Ａに連らなる
多結晶シリコンから成る抵抗201およびN+拡散層202の入
力保護回路を通りＰ型基板200上に形成されたＮ型MOSト
ランジスタ203およびＰ型基板200内のＮウェル部分に形
成されたＰ型MOSトランジスタ204のゲート電極への経路
がAl配線により接続されている。又、Ｎ型MOSトランジ
スタ203およびＰ型MOSトランジスタ204で構成されたCMO
S型回路の出力ＢがAl配線により取り出されている。さ
らにＰ型基板200の電位VSUbは、バックバイアスジェネ
レータ（図示せず）により負電位に保持されている。
かかる構造を有するCMOS型集積回路装置において、入
力端子Ａに、N+拡散層202とＰ型基板の接合部205の逆耐
圧を越えるような正電圧ノイズが印加されると、基板内
に正孔が注入される。注入された正孔は、基板電位を上
昇させる為、同一基板内に形成されたＮ型MOSトランジ
スタ203とＰ型MOSトランジスタ204に寄生するサイリス
タを導通状態にし、その結果ラッチアップを発生させる
原因となる。
力端子Ａに、N+拡散層202とＰ型基板の接合部205の逆耐
圧を越えるような正電圧ノイズが印加されると、基板内
に正孔が注入される。注入された正孔は、基板電位を上
昇させる為、同一基板内に形成されたＮ型MOSトランジ
スタ203とＰ型MOSトランジスタ204に寄生するサイリス
タを導通状態にし、その結果ラッチアップを発生させる
原因となる。
従来のバックバイアスジェネレータを含むCMOS型集積
回路装置においては、前述の理由で基板内に注入された
正孔を、バックバイアスジェネレータのみで接地電源に
吸収させていた。
回路装置においては、前述の理由で基板内に注入された
正孔を、バックバイアスジェネレータのみで接地電源に
吸収させていた。
上述した従来のバックバイアスジェネレータを含むCM
OS型集積回路装置は、入力保護部の拡散層202から基板
に注入された正孔をバックバイアスジェネレータのみで
吸収し基板電位の上昇を防止している。従って、入力ノ
イズにより入力保護回路を経て基板200に注入される正
孔量が、バックバイアスジェネレータの正孔吸収量より
多量になると、基板電位が上昇してラッチアップを発生
するという欠点があった。特に電源投入後一定期間は、
バックバイアスジェネレータ回路が初期状態から徐々に
基板内の電荷を吸収しており、基板内には正孔が多量に
存在している為、この期間に入力保護部より正孔注入が
起こると、容易に基板電位が上昇してラッチアップが発
生するという欠点もあった。
OS型集積回路装置は、入力保護部の拡散層202から基板
に注入された正孔をバックバイアスジェネレータのみで
吸収し基板電位の上昇を防止している。従って、入力ノ
イズにより入力保護回路を経て基板200に注入される正
孔量が、バックバイアスジェネレータの正孔吸収量より
多量になると、基板電位が上昇してラッチアップを発生
するという欠点があった。特に電源投入後一定期間は、
バックバイアスジェネレータ回路が初期状態から徐々に
基板内の電荷を吸収しており、基板内には正孔が多量に
存在している為、この期間に入力保護部より正孔注入が
起こると、容易に基板電位が上昇してラッチアップが発
生するという欠点もあった。
本発明の目的は、Ｐ型半導体基板上に形成されるCMOS
型集積回路の入力端子につらなるＮ型の拡散層から基板
に注入される電荷を吸収し、ラッチアップの耐性を向上
する事である。その為に本発明は、Ｎ型及びＰ型MOSト
ランジスタから成るCMOS回路を有するＰ型半導体基板上
に、抵抗を介して入力端子につらなるＮ型の拡散層を備
え、このＮ型の拡散層の近傍に、このＮ型拡散層の一部
またはすべてを囲んで配置されたＰ型の拡散層と、この
Ｐ型の拡散層にドレイン電極及びゲート電極を接続し、
かつソース電極を接地したＮ型MOSトランジスタを有し
ている構成とした。
型集積回路の入力端子につらなるＮ型の拡散層から基板
に注入される電荷を吸収し、ラッチアップの耐性を向上
する事である。その為に本発明は、Ｎ型及びＰ型MOSト
ランジスタから成るCMOS回路を有するＰ型半導体基板上
に、抵抗を介して入力端子につらなるＮ型の拡散層を備
え、このＮ型の拡散層の近傍に、このＮ型拡散層の一部
またはすべてを囲んで配置されたＰ型の拡散層と、この
Ｐ型の拡散層にドレイン電極及びゲート電極を接続し、
かつソース電極を接地したＮ型MOSトランジスタを有し
ている構成とした。
次に本発明の実施例を図面をもって説明する。第１図
（Ａ）は、Ｐ型半導体基板に形成されたCMOS型集積回路
装置の入力保護部に本発明を用いたときの平面図（Ｎ型
及びＰ型MOSトランジスタから成るCMOS回路部は省
略）、第１図（Ｂ）は第１図（Ａ）に示したＸ−Ｘ′部
の断面構造の概略図である。第１図（Ａ）中入力端子Ａ
に連らなる多結晶シリコンから成る抵抗101およびN+拡
散層102の入力保護回路において、このN+拡散層の近
傍、かつ、これを囲むようにP+拡散層104が配置されて
いる。P+拡散層はこの拡散層に接続されたAl配線105に
よりP+拡散層104に隣接して配置されたＮ型MOSトランジ
スタ106のドレイン電極Ｄおよびゲート電極Ｇに接続さ
れている。又、ソース電極ＳはAl配線103を介して接地
されている。N+拡散層102はCMOS回路を構成するＮ型及
びＰ型MOSトランジスタ（図示は省略した）にAl配線108
を介して接続している。かかる構造を有するCMOS型集積
回路において第２図（Ｂ）で示すように、入力端子Ａに
N+拡散層102とＰ型基板100と接合部における逆耐圧を越
える正電圧ノイズが印加され、基板内に正孔が注入され
ると、入力保護回路を中に基板電位が上昇し、徐々に周
辺部の基板電位も上昇しようとする。入力保護回路周辺
の電位上昇はP+拡散層104からAl配線105を経て、すみや
かにMOSトランジスタ106のドレイン電極およびゲート電
極に伝達され、この電位上昇が接地電位に対してMOSト
ランジスタ106のしきい値電圧を越えると、MOSトランジ
スタ106は導通を開始する。その結果、注入された正孔
の大部分は、入力保護回路の近傍かつこれを囲むように
配置されたP+拡散層104からMOSトランジスタ106、Al配
線103を経て接地電源に吸収される。従って入力保護回
路に対し、107の構造を隔てて配置されるCMOS回路付近
に到達する正孔はごくわずかなので基板電位は上昇せず
ラッチアップンは起きることはない。
（Ａ）は、Ｐ型半導体基板に形成されたCMOS型集積回路
装置の入力保護部に本発明を用いたときの平面図（Ｎ型
及びＰ型MOSトランジスタから成るCMOS回路部は省
略）、第１図（Ｂ）は第１図（Ａ）に示したＸ−Ｘ′部
の断面構造の概略図である。第１図（Ａ）中入力端子Ａ
に連らなる多結晶シリコンから成る抵抗101およびN+拡
散層102の入力保護回路において、このN+拡散層の近
傍、かつ、これを囲むようにP+拡散層104が配置されて
いる。P+拡散層はこの拡散層に接続されたAl配線105に
よりP+拡散層104に隣接して配置されたＮ型MOSトランジ
スタ106のドレイン電極Ｄおよびゲート電極Ｇに接続さ
れている。又、ソース電極ＳはAl配線103を介して接地
されている。N+拡散層102はCMOS回路を構成するＮ型及
びＰ型MOSトランジスタ（図示は省略した）にAl配線108
を介して接続している。かかる構造を有するCMOS型集積
回路において第２図（Ｂ）で示すように、入力端子Ａに
N+拡散層102とＰ型基板100と接合部における逆耐圧を越
える正電圧ノイズが印加され、基板内に正孔が注入され
ると、入力保護回路を中に基板電位が上昇し、徐々に周
辺部の基板電位も上昇しようとする。入力保護回路周辺
の電位上昇はP+拡散層104からAl配線105を経て、すみや
かにMOSトランジスタ106のドレイン電極およびゲート電
極に伝達され、この電位上昇が接地電位に対してMOSト
ランジスタ106のしきい値電圧を越えると、MOSトランジ
スタ106は導通を開始する。その結果、注入された正孔
の大部分は、入力保護回路の近傍かつこれを囲むように
配置されたP+拡散層104からMOSトランジスタ106、Al配
線103を経て接地電源に吸収される。従って入力保護回
路に対し、107の構造を隔てて配置されるCMOS回路付近
に到達する正孔はごくわずかなので基板電位は上昇せず
ラッチアップンは起きることはない。
以上説明したように、本発明はＰ型基板上に形成され
た、バックバイアスジェネレータを含むCMOS型集積回路
装置の入力保護回路の一部またはすべてをP+拡散層で囲
み、その電位をソース電極を設置したＮ型MOSトランジ
スタのゲート電極およびドレイン電極と共通することに
より、入力に高電圧ノイズが印加され、基板にバックバ
イアスジェネレータで吸収できない多数の正孔が注入さ
れたときのラッチアップ耐量を向上できる効果がある。
た、バックバイアスジェネレータを含むCMOS型集積回路
装置の入力保護回路の一部またはすべてをP+拡散層で囲
み、その電位をソース電極を設置したＮ型MOSトランジ
スタのゲート電極およびドレイン電極と共通することに
より、入力に高電圧ノイズが印加され、基板にバックバ
イアスジェネレータで吸収できない多数の正孔が注入さ
れたときのラッチアップ耐量を向上できる効果がある。
又、電源投入直後のバックバイアスジェネレータが十
分働らいていない基板電位が不安定なときの入力ノイズ
に対するラッチアップ耐量を向上できる効果もある。
分働らいていない基板電位が不安定なときの入力ノイズ
に対するラッチアップ耐量を向上できる効果もある。
第１図はＰ型半導体基板上に形成されたCMOS型集積回路
装置の入力保護部に本発明を用いたときの平面図および
断面概略図、第２図はＰ型半導体基板上に形成された従
来のCMOS型集積回路装置の断面概略図である。 101,201……抵抗、102,202……拡散層、103,105……ア
ルミニウム配線、104……P+拡散層、106,203……Ｎ型MO
Sトランジスタ、204……Ｎウェル内に形成されたＰ型MO
Sトランジスタ。
装置の入力保護部に本発明を用いたときの平面図および
断面概略図、第２図はＰ型半導体基板上に形成された従
来のCMOS型集積回路装置の断面概略図である。 101,201……抵抗、102,202……拡散層、103,105……ア
ルミニウム配線、104……P+拡散層、106,203……Ｎ型MO
Sトランジスタ、204……Ｎウェル内に形成されたＰ型MO
Sトランジスタ。
Claims (1)
- 【請求項１】ｐ型半導体基板上に形成した、バックバイ
アスジェネレータを含むCMOS型集積回路装置において、
抵抗を介して入力端子につらなるＮ型の拡散層と、前記
Ｎ型の拡散層の一部または全てを囲むＰ型の拡散層と、
前記Ｐ型拡散層の近傍に配置されたＮ型MOSトランジス
タとを有し、前記Ｎ型MOSトランジスタのドレイン電極
およびゲート電極を前記Ｐ型拡散層に接続し、ソース電
極を接地した事を特徴とするCMOS型集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270835A JP2538621B2 (ja) | 1987-10-26 | 1987-10-26 | Ｃｍｏｓ型集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270835A JP2538621B2 (ja) | 1987-10-26 | 1987-10-26 | Ｃｍｏｓ型集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01111369A JPH01111369A (ja) | 1989-04-28 |
| JP2538621B2 true JP2538621B2 (ja) | 1996-09-25 |
Family
ID=17491674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62270835A Expired - Fee Related JP2538621B2 (ja) | 1987-10-26 | 1987-10-26 | Ｃｍｏｓ型集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538621B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103837775A (zh) * | 2014-03-17 | 2014-06-04 | 国家电网公司 | 一种接地网腐蚀诊断的方法及装置 |
-
1987
- 1987-10-26 JP JP62270835A patent/JP2538621B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01111369A (ja) | 1989-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0151070B2 (ja) | ||
| JPS6132464A (ja) | Ｃｍｏｓ型集積回路装置 | |
| JP3317345B2 (ja) | 半導体装置 | |
| JP2538621B2 (ja) | Ｃｍｏｓ型集積回路装置 | |
| US6707653B2 (en) | Semiconductor controlled rectifier for use in electrostatic discharge protection circuit | |
| JPH044755B2 (ja) | ||
| JP2661318B2 (ja) | 半導体装置 | |
| JPS6197858A (ja) | 半導体装置 | |
| JP2741797B2 (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| KR19990074584A (ko) | 정전방전 보호 회로를 갖는 반도체 소자 | |
| JP2555890B2 (ja) | 半導体集積回路の入力保護装置 | |
| JP3038744B2 (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JPS61264754A (ja) | 半導体集積回路装置 | |
| JPH1168043A (ja) | Ｅｓｄ保護回路 | |
| JP3036905B2 (ja) | 相補型ｍｉｓ半導体装置 | |
| JP2867546B2 (ja) | 半導体集積回路装置 | |
| JP2571434B2 (ja) | Ｃｍｏｓ型半導体装置 | |
| KR0165296B1 (ko) | 반도체회로의 출력 드라이버의 구조 | |
| JP3036752B2 (ja) | 半導体装置 | |
| JPS62279675A (ja) | 半導体集積回路の保護回路 | |
| JPS6235663A (ja) | 半導体装置 | |
| KR0166805B1 (ko) | 입력보호회로 제조방법 | |
| JPH10223846A (ja) | 入出力保護回路 | |
| KR19990080864A (ko) | 이에스디(esd) 보호 회로 | |
| JPH0252426B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |