JP2867546B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2867546B2 JP2867546B2 JP3079290A JP3079290A JP2867546B2 JP 2867546 B2 JP2867546 B2 JP 2867546B2 JP 3079290 A JP3079290 A JP 3079290A JP 3079290 A JP3079290 A JP 3079290A JP 2867546 B2 JP2867546 B2 JP 2867546B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- mos transistor
- transistor
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特にMOSトラン
ジスタを含む論理回路部及び前述のMOSトランジスタよ
り厚いゲート絶縁膜を有する他のMOSトランジスタを含
む高耐圧出力バッファ回路部を有する半導体集積回路装
置に関する。
ジスタを含む論理回路部及び前述のMOSトランジスタよ
り厚いゲート絶縁膜を有する他のMOSトランジスタを含
む高耐圧出力バッファ回路部を有する半導体集積回路装
置に関する。
第２図（ａ）は従来例を示す半導体チップの断面図、
第２図（ｂ）はその電源保護回路の回路図である。
第２図（ｂ）はその電源保護回路の回路図である。
この従来例はpMOSトランジスタ８を含む論理回路部及
びpMOSトランジスタ８のゲート酸化膜84より厚いゲート
酸化膜94を有するＰ型の高耐圧オフセットゲートMOSト
ランジスタ９とNPNトランジスタ10を含む高耐圧出力バ
ッファ回路部を含む半導体集積回路装置であるが、その
電源保護回路には低耐圧の電源保護ダイオード11が挿入
されこのダイオードのPN接合逆方向耐圧をイオン注入量
等により適切に制御することにより、電源−接地間に最
大電圧が印加される場合の保護を行なっていた。例えば
電源の最大定格電圧7Vの半導体集積回路装置の電源ラッ
チアップが15Vで発生する場合、イオン注入量等を適切
に制御することにより電源ダイオード逆方向耐圧を例え
ば10Vとなるように設定し電源−接地間に瞬間的に過大
な電圧が印加されても、電源保護ダイオードの逆方向電
流が流れることにより、論理回路部の電源−接地間の電
圧上昇は抑えられ、電源ラッチアップ等による、電源及
び内部素子の破壊・損傷等は防止されていた。
びpMOSトランジスタ８のゲート酸化膜84より厚いゲート
酸化膜94を有するＰ型の高耐圧オフセットゲートMOSト
ランジスタ９とNPNトランジスタ10を含む高耐圧出力バ
ッファ回路部を含む半導体集積回路装置であるが、その
電源保護回路には低耐圧の電源保護ダイオード11が挿入
されこのダイオードのPN接合逆方向耐圧をイオン注入量
等により適切に制御することにより、電源−接地間に最
大電圧が印加される場合の保護を行なっていた。例えば
電源の最大定格電圧7Vの半導体集積回路装置の電源ラッ
チアップが15Vで発生する場合、イオン注入量等を適切
に制御することにより電源ダイオード逆方向耐圧を例え
ば10Vとなるように設定し電源−接地間に瞬間的に過大
な電圧が印加されても、電源保護ダイオードの逆方向電
流が流れることにより、論理回路部の電源−接地間の電
圧上昇は抑えられ、電源ラッチアップ等による、電源及
び内部素子の破壊・損傷等は防止されていた。
上述した従来の半導体集積回路装置では、電源保護ダ
イオードの逆方向耐圧を適切に制御する必要がある為、
イオン注入量や熱処理条件等を必要とされる逆方向耐圧
が得られるように、条件設定せねばならないが、一方こ
の電源保護ダイオードで使用するPN接合のアノード領域
113のＰ型拡散層は同一チップ上に形成される他素子の
Ｐ型拡散層（例えば、NPNトランジスタ10のベース領域1
05、高耐圧オフセットゲートMOSトランジスタ９のオフ
セットドレイン領域97等）と共通に使用されるのが普通
である。しかし、例えばNPNトランジスタのhFEを上げる
為にはベース層の濃度、即ちベース層形成時のイオン注
入量は少ない方が好ましいがベース層のイオン注入量が
少ないと電源保護ダイオードのPN接合の耐圧は高くなっ
てしまう（接合の不純物濃度が低下する為）。また、オ
フセットゲートMOSトランジスタのオフセット部の濃度
は、オフセットゲートMOSトランジスタの耐圧と相関が
あり、それぞれ必要とされる素子の特性を得る為には、
Ｐ型拡散層の形成条件を独立に設定できることが望まし
いが、従来はこれを共通条件で行なう場合が多かった
為、素子の特性に制約を受け特に電源保護ダイオードの
耐圧設定を優先する場合、他素子の特性が、その条件に
よって決まってしまいそれぞれの素子の最良の特性が得
られる条件設定が困難であるという欠点があった。
イオードの逆方向耐圧を適切に制御する必要がある為、
イオン注入量や熱処理条件等を必要とされる逆方向耐圧
が得られるように、条件設定せねばならないが、一方こ
の電源保護ダイオードで使用するPN接合のアノード領域
113のＰ型拡散層は同一チップ上に形成される他素子の
Ｐ型拡散層（例えば、NPNトランジスタ10のベース領域1
05、高耐圧オフセットゲートMOSトランジスタ９のオフ
セットドレイン領域97等）と共通に使用されるのが普通
である。しかし、例えばNPNトランジスタのhFEを上げる
為にはベース層の濃度、即ちベース層形成時のイオン注
入量は少ない方が好ましいがベース層のイオン注入量が
少ないと電源保護ダイオードのPN接合の耐圧は高くなっ
てしまう（接合の不純物濃度が低下する為）。また、オ
フセットゲートMOSトランジスタのオフセット部の濃度
は、オフセットゲートMOSトランジスタの耐圧と相関が
あり、それぞれ必要とされる素子の特性を得る為には、
Ｐ型拡散層の形成条件を独立に設定できることが望まし
いが、従来はこれを共通条件で行なう場合が多かった
為、素子の特性に制約を受け特に電源保護ダイオードの
耐圧設定を優先する場合、他素子の特性が、その条件に
よって決まってしまいそれぞれの素子の最良の特性が得
られる条件設定が困難であるという欠点があった。
本発明は、第１のMOSトランジスタを含む論理回路部
及び前記第１のMOSトランジスタより厚いゲート絶縁膜
を有する第２のMOSトランジスタを含む高耐圧出力バッ
ファ回路部を有する半導体集積回路装置において、前記
第２のMOSトランジスタと実質的に同じ厚さのゲート絶
縁膜を有する絶縁ゲートバイポーラトランジスタのコレ
クタとゲートを電源配線にエミッタを設置配線にそれぞ
れ接続した、前記論理回路部の電源保護回路を有すると
いうものである。
及び前記第１のMOSトランジスタより厚いゲート絶縁膜
を有する第２のMOSトランジスタを含む高耐圧出力バッ
ファ回路部を有する半導体集積回路装置において、前記
第２のMOSトランジスタと実質的に同じ厚さのゲート絶
縁膜を有する絶縁ゲートバイポーラトランジスタのコレ
クタとゲートを電源配線にエミッタを設置配線にそれぞ
れ接続した、前記論理回路部の電源保護回路を有すると
いうものである。
次に本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）は本発明の一実施例を示す半導体チップ
の縦断面図、第１図（ｂ）は一実施例の電源保護回路図
である。
の縦断面図、第１図（ｂ）は一実施例の電源保護回路図
である。
この実施例はpMOSトランジスタ８（第１のMOSトラン
ジスタ）を含む論理回路部及びpMOSトランジスタより厚
いゲート酸化膜94を有するＰ型の高耐圧オフセットゲー
トMOSトランジスタ９（第２のMOSトランジスタ）及びNP
Nトランジスタ10を含む高耐圧出力バッファ回路部を有
する半導体集積回路装置において、高耐圧MOSトランジ
スタと実質的に同じ厚さ（同一工程で形成された）のゲ
ート酸化膜74を有する絶縁ゲートバイポーラトランジス
タ（IGBT7）のコレクタ電極72とゲート電極73を電源配
線VDDにエミッタ電源71を接地配線VSSにそれぞれ接続し
た前述の論理回路部の電源保護回路を有するというもの
である。
ジスタ）を含む論理回路部及びpMOSトランジスタより厚
いゲート酸化膜94を有するＰ型の高耐圧オフセットゲー
トMOSトランジスタ９（第２のMOSトランジスタ）及びNP
Nトランジスタ10を含む高耐圧出力バッファ回路部を有
する半導体集積回路装置において、高耐圧MOSトランジ
スタと実質的に同じ厚さ（同一工程で形成された）のゲ
ート酸化膜74を有する絶縁ゲートバイポーラトランジス
タ（IGBT7）のコレクタ電極72とゲート電極73を電源配
線VDDにエミッタ電源71を接地配線VSSにそれぞれ接続し
た前述の論理回路部の電源保護回路を有するというもの
である。
電源配線VDD−接地配線VSS間に、電源保護回路のIGBT
のしきい電圧VT（例えば10V）以上の電圧が印加される
と、そのIGBTがオンし、過電圧が電源配線−接地配線間
にかかることを防ぐことができる。従来の低耐圧電源保
護ダイオードを用いていないので、電源保護ダイオード
の拡散条件による高耐圧オフセットゲートMOSトランジ
スタのオフセット部の拡散条件への制約がなくなる。論
理回路部の電源電圧は例えば５ボルト、高耐圧出力バッ
ファ回路部の電源電圧は100〜200ボルトなどで、高耐圧
オフセットゲートMOSトランジスタのしきい電圧とIGBT
のしきい電圧は無関係ではないけれどもIGBTのしきい電
圧を電源保護に必要な値に設定しても高耐圧出力バッフ
ァ回路の動作に支障をきたすことはない。
のしきい電圧VT（例えば10V）以上の電圧が印加される
と、そのIGBTがオンし、過電圧が電源配線−接地配線間
にかかることを防ぐことができる。従来の低耐圧電源保
護ダイオードを用いていないので、電源保護ダイオード
の拡散条件による高耐圧オフセットゲートMOSトランジ
スタのオフセット部の拡散条件への制約がなくなる。論
理回路部の電源電圧は例えば５ボルト、高耐圧出力バッ
ファ回路部の電源電圧は100〜200ボルトなどで、高耐圧
オフセットゲートMOSトランジスタのしきい電圧とIGBT
のしきい電圧は無関係ではないけれどもIGBTのしきい電
圧を電源保護に必要な値に設定しても高耐圧出力バッフ
ァ回路の動作に支障をきたすことはない。
又、IGBTは通常のMOSトランジスタと比べ大電流密度
で動作可能であり、ターンオン時間は通常のバイポーラ
トランジスタより速いので効率よくかつ速やかに電源保
護作用を発揮できる。更にNPNトランジスタとＰ型の高
耐圧オフセットゲートMOSトランジスタを同一チップ上
に設けているので、NPNトランジスタのベースとオフセ
ットゲートMOSトランジスタのオフセットドレインを同
時形成するのが普通であるが、従来のように電源保護ダ
イオードの耐圧を考慮する必要が無い分だけ設定条件の
制約は少なくなる。
で動作可能であり、ターンオン時間は通常のバイポーラ
トランジスタより速いので効率よくかつ速やかに電源保
護作用を発揮できる。更にNPNトランジスタとＰ型の高
耐圧オフセットゲートMOSトランジスタを同一チップ上
に設けているので、NPNトランジスタのベースとオフセ
ットゲートMOSトランジスタのオフセットドレインを同
時形成するのが普通であるが、従来のように電源保護ダ
イオードの耐圧を考慮する必要が無い分だけ設定条件の
制約は少なくなる。
第３図は一実施例の変形を示す半導体チップの縦断面
図である。
図である。
IGBT7による電源保護回路を低耐圧をMOSトランジスタ
８、nMOSトランジスタ13からなる論理回路部にとりつけ
たもので高耐圧のＮチャネルVDMOSトランジスタ12で高
耐圧出力バッファ回路を構成している。従来のように低
耐圧の電源保護ダイオードのＰ型拡散層をVDMOSトラン
ジスタのＰ型ベース形成と同時に形成する必要がないの
で電源保護ダイオードの耐圧設定によるベース形成条件
の制約がなくなり、VDMOSトランジスタの最適な条件設
定が可能になる。なお、VDMOSトランジスタ12のゲート
酸化膜124とIGBTのゲート酸化膜74を同一工程で形成さ
れたもので、CMOSのゲート酸化膜84,134より厚くなって
いる。
８、nMOSトランジスタ13からなる論理回路部にとりつけ
たもので高耐圧のＮチャネルVDMOSトランジスタ12で高
耐圧出力バッファ回路を構成している。従来のように低
耐圧の電源保護ダイオードのＰ型拡散層をVDMOSトラン
ジスタのＰ型ベース形成と同時に形成する必要がないの
で電源保護ダイオードの耐圧設定によるベース形成条件
の制約がなくなり、VDMOSトランジスタの最適な条件設
定が可能になる。なお、VDMOSトランジスタ12のゲート
酸化膜124とIGBTのゲート酸化膜74を同一工程で形成さ
れたもので、CMOSのゲート酸化膜84,134より厚くなって
いる。
以上説明したように本発明は論理回路部のMOSトラン
ジスタより厚いゲート酸化膜のIGBTを電源保護回路に挿
入し、ゲート及びコレクタを電源（VDD）側に、エミッ
タをグラウンド（VSS）側に接続することにより、厚い
ゲート酸化膜のIGBTのしきい電圧以上の電源−接地間に
加えられた場合に、このIGBTがオンし、電源−接地間に
IGBTのオン電流を流すことにより、論理回路の電源−接
地間にIGBTのオン電流を流すことにより、論理回路の電
源−接地間の電圧上昇を抑え、電源及び内部素子が破壊
・損傷等に至るのを防止することができる。更にIGBTは
通常のMOSFETと比べ単位面積当り大電流を流すことが可
能で、かつターンオンに要する時間は通常のバイポーラ
トランジスタより速いので、効率よく、速く、電流を流
すことが可能となる。また、この電源保護回路には従来
のような低耐圧の電源ダイオードがなくイオン注入量や
熱処理の条件等により逆方向耐圧を設定する必要がない
為同一チップ上に形成された高耐圧出力バッファ回路を
構成する素子（NPNトランジスタ、高耐圧オフセットゲ
ートMOSトランジスタ又はVDMOSトランジスタ）の特性に
対する制約がない為、これらの素子の最良の特性を得る
条件で設計が可能となる。
ジスタより厚いゲート酸化膜のIGBTを電源保護回路に挿
入し、ゲート及びコレクタを電源（VDD）側に、エミッ
タをグラウンド（VSS）側に接続することにより、厚い
ゲート酸化膜のIGBTのしきい電圧以上の電源−接地間に
加えられた場合に、このIGBTがオンし、電源−接地間に
IGBTのオン電流を流すことにより、論理回路の電源−接
地間にIGBTのオン電流を流すことにより、論理回路の電
源−接地間の電圧上昇を抑え、電源及び内部素子が破壊
・損傷等に至るのを防止することができる。更にIGBTは
通常のMOSFETと比べ単位面積当り大電流を流すことが可
能で、かつターンオンに要する時間は通常のバイポーラ
トランジスタより速いので、効率よく、速く、電流を流
すことが可能となる。また、この電源保護回路には従来
のような低耐圧の電源ダイオードがなくイオン注入量や
熱処理の条件等により逆方向耐圧を設定する必要がない
為同一チップ上に形成された高耐圧出力バッファ回路を
構成する素子（NPNトランジスタ、高耐圧オフセットゲ
ートMOSトランジスタ又はVDMOSトランジスタ）の特性に
対する制約がない為、これらの素子の最良の特性を得る
条件で設計が可能となる。
第１図（ａ）は本発明の一実施例を示す縦断面図、第１
図（ｂ）は実施例の電源保護回路の回路図、第２図
（ａ）は従来例を示す縦断面図、第２図（ｂ）は従来例
の電源保護回路の回路図、第３図は実施例の変形を示す
縦断面図である。 １……Ｐ型Si基板、2a〜2f……Ｎ型埋込層、３……Ｐ型
突き抜け拡散層、4a〜4f……Ｎ型エピタキャル層、５…
…フィールド酸化膜、６……層間絶面膜、７……IGBT、
71……IGBTのエミッタ電極、72……IGBTのコレクタ電
極、73……IGBTのゲート電極、74……IGBTのゲート酸化
膜、75……IGBTのコレクタ領域、76……IGBTのエミッタ
領域、77……IGBTのベース領域、８……pMOSトランジス
タ、81……pMOSトランジスタのソース電極、82……pMOS
トランジスタのドレイン電極、83……pMOSトランジスタ
のゲート電極、84……pMOSトランジスタのゲート酸化
膜、85……pMOSトランジスタのソース領域、86……pMOS
トランジスタのドレイン領域、９……高耐圧オフセット
ゲートMOSトランジスタ、91……９のソース電極、92…
…９のドレイン電極、93……９のゲート電極、94……９
のゲート酸化膜、95……９のソース領域、96……９のオ
フセットドレイン領域、10……NPNトランジスタ、101…
…10のエミッタ電極、102……10のベース電極、103……
10のコレクタ電極、104……10のエミッタ領域、105……
10のベース領域、106……10のコレクタ引出領域、11…
…電源保護ダイオード、111……11のアノード電極、112
……11のカソード電極、113……11のアノード領域、114
……11のカソード領域、12……VDMOSトランジスタ、121
……12のソース電極、122……12のゲート酸化膜、123…
…12のドレイン電極、124……12のゲート酸化膜、125…
…12のドレイン引出領域、126……12のソース領域、127
−1,127−２……12のＰ型ベース領域、128−1,128−２
……12のソース領域。
図（ｂ）は実施例の電源保護回路の回路図、第２図
（ａ）は従来例を示す縦断面図、第２図（ｂ）は従来例
の電源保護回路の回路図、第３図は実施例の変形を示す
縦断面図である。 １……Ｐ型Si基板、2a〜2f……Ｎ型埋込層、３……Ｐ型
突き抜け拡散層、4a〜4f……Ｎ型エピタキャル層、５…
…フィールド酸化膜、６……層間絶面膜、７……IGBT、
71……IGBTのエミッタ電極、72……IGBTのコレクタ電
極、73……IGBTのゲート電極、74……IGBTのゲート酸化
膜、75……IGBTのコレクタ領域、76……IGBTのエミッタ
領域、77……IGBTのベース領域、８……pMOSトランジス
タ、81……pMOSトランジスタのソース電極、82……pMOS
トランジスタのドレイン電極、83……pMOSトランジスタ
のゲート電極、84……pMOSトランジスタのゲート酸化
膜、85……pMOSトランジスタのソース領域、86……pMOS
トランジスタのドレイン領域、９……高耐圧オフセット
ゲートMOSトランジスタ、91……９のソース電極、92…
…９のドレイン電極、93……９のゲート電極、94……９
のゲート酸化膜、95……９のソース領域、96……９のオ
フセットドレイン領域、10……NPNトランジスタ、101…
…10のエミッタ電極、102……10のベース電極、103……
10のコレクタ電極、104……10のエミッタ領域、105……
10のベース領域、106……10のコレクタ引出領域、11…
…電源保護ダイオード、111……11のアノード電極、112
……11のカソード電極、113……11のアノード領域、114
……11のカソード領域、12……VDMOSトランジスタ、121
……12のソース電極、122……12のゲート酸化膜、123…
…12のドレイン電極、124……12のゲート酸化膜、125…
…12のドレイン引出領域、126……12のソース領域、127
−1,127−２……12のＰ型ベース領域、128−1,128−２
……12のソース領域。
Claims (1)
- 【請求項１】第１のMOSトランジスタを含む論理回路部
及び前記第１のMOSトランジスタより厚いゲート絶縁膜
を有する第２のMOSトランジスタを含む高耐圧出力バッ
ファ回路部を有する半導体集積回路装置において、前記
第２のMOSトランジスタと実質的に同じ厚さのゲート絶
縁膜を有する絶縁ゲートバイポーラトランジスタのコレ
クタとゲートを電源配線にエミッタを接地配線にそれぞ
れ接続した、前記論理回路部の電源保護回路を有するこ
とを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3079290A JP2867546B2 (ja) | 1990-02-09 | 1990-02-09 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3079290A JP2867546B2 (ja) | 1990-02-09 | 1990-02-09 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03234053A JPH03234053A (ja) | 1991-10-18 |
| JP2867546B2 true JP2867546B2 (ja) | 1999-03-08 |
Family
ID=12313533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3079290A Expired - Lifetime JP2867546B2 (ja) | 1990-02-09 | 1990-02-09 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2867546B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374569A (en) * | 1992-09-21 | 1994-12-20 | Siliconix Incorporated | Method for forming a BiCDMOS |
-
1990
- 1990-02-09 JP JP3079290A patent/JP2867546B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03234053A (ja) | 1991-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4862233A (en) | Integrated circuit device having vertical MOS provided with Zener diode | |
| US5602404A (en) | Low voltage triggering silicon controlled rectifier structures for ESD protection | |
| US4928159A (en) | Semiconductor device | |
| US7812402B2 (en) | Semiconductor device | |
| US7408228B2 (en) | Semiconductor device capable of avoiding latchup breakdown resulting from negative variation of floating offset voltage | |
| US20050275027A1 (en) | ESD protection for integrated circuits | |
| US6878996B2 (en) | MOS power transistor | |
| JP3444263B2 (ja) | 制御回路内蔵絶縁ゲート半導体装置 | |
| JP3665367B2 (ja) | 半導体装置 | |
| JP4531276B2 (ja) | 半導体装置 | |
| JP2867546B2 (ja) | 半導体集積回路装置 | |
| US6707653B2 (en) | Semiconductor controlled rectifier for use in electrostatic discharge protection circuit | |
| JPH06350031A (ja) | 集積化構造保護回路 | |
| JPH0783113B2 (ja) | 半導体装置 | |
| JPH0553074B2 (ja) | ||
| JP2728453B2 (ja) | 出力回路 | |
| JP2870450B2 (ja) | 半導体集積回路装置 | |
| JP2000340669A (ja) | アクティブ・クランプ回路 | |
| JPH02210862A (ja) | 半導体装置 | |
| JP2538621B2 (ja) | Ｃｍｏｓ型集積回路装置 | |
| JP2003338555A (ja) | 電子スイッチ装置及びその製造方法 | |
| JP3821799B2 (ja) | 閾値制御装置およびその動作方法 | |
| JP3036905B2 (ja) | 相補型ｍｉｓ半導体装置 | |
| JPH03229469A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JP2004096083A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20091225 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20091225 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20101225 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 12 |