JP2533893B2 - デ―タ処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、データ処理装置に関し、例えばディジタ
ル信号処理プロセッサに利用して有効な技術に関するも
のである。

〔従来の技術〕

プロセッサの応用範囲を限定して、その機能の高性能
化を目的とした専用プロセッサの例として、ディジタル
信号処理プロセッサが挙げられる。ディジタル信号処理
プロセッサは、例えば（株）オーム社昭和60年12月25日
発行『マイクロコンピュータハンドブック』頁209に記
載されているように、ディジタルフィルタ、高速フーリ
ェ変換などを効率よく実行するプロセッサであり、ディ
ジタル信号処理で重要な積和演算の高速化のために乗算
器を内蔵している点に特徴を有する。

ディジタル信号処理プロセッサは、例えば乗算器によ
る高速演算のために、演算用データを書き換え可能に格
納するRAM（ランダム・アクセス・メモリ）からなるよ
うなデータメモリと、演算処理のための定数などが格納
されたROM（リード・オンリー・メモリ）からなるよう
なデータメモリとを備え、それらのデータメモリから必
要なデータが並列的に供給されることによって、乗算処
理を行うよう構成される。

〔発明が解決しようとする問題点〕

上記ディジタル信号処理プロセッサにおいて、乗算等
の演算やデータの転送を行う手順は、命令メモリから供
給される。その場合、上記命令メモリのアクセス時間
が、ディジタル信号処理プロセッサの演算処理速度に大
きく影響を与える。そのため、命令メモリの高速アクセ
スを行うために命令メモリを内蔵することが考えられ
る。しかし、命令メモリを内蔵する場合には、その記憶
容量が制限されるため、外部に命令メモリエリアを設け
る必要がある。外部に命令メモリエリアを設けると、デ
ィジタル信号処理プロセッサと外部の命令メモリとの間
の配線による信号遅延が生じるばかりでなく、高速な外
部命令メモリが得にくく、演算実行速度が低下するとい
う問題が生じる。

この発明の目的は、簡単な構成で高速演算処理を実現
できるデータ処理装置を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記の通りである。すなわち、
外部に命令メモリが接続可能なディジタル信号処理プロ
セッサに、前記外部の命令メモリから供給された一連の
命令語をその実行と並行して格納する命令キャッシュメ
モリと、特定のデータ処理を実行する命令語が格納され
た命令メモリとを内蔵させるものである。

〔作 用〕

上記した手段によれば、外部の命令メモリから読み出
されたデータ処理のための一連のプログラムの実行と並
行してそれをキャッシュメモリに格納し、それを繰り返
して実行するとき、外部の命令メモリに代えてキャッシ
ュメモリから読み出すことによって高速化が可能にな
る。

〔実施例〕

第１図には、この発明が適用されたデータ処理装置の
一実施例の要部ブロック図が示されている。同図のデー
タ処理装置は、特に制限されないが、ディジタル信号処
理プロセッサを構成する。

同図において、一点鎖線で囲まれた各回路ブロック
は、ディジタル信号処理プロセッサDSPを構成し、公知
の半導体集積回路の製造技術によって、特に制限されな
いが、単結晶シリコンのような１個の半導体基板上にお
いて形成される。

この実施例では、外部に命令メモリ（外部命令メモ
リ）EMが設けられる。この命令メモリEMから読み出され
た命令語は、ディジタル信号処理プロセッサDSPに入力
される。ディジタル信号処理プロセッサDSPでは、上記
入力された命令語をマルチプレクサMPX1とMPX2を通して
命令デコーダDECに供給する。これと並行して、上記入
力された命令語は、内蔵のキャッシュメモリ（命令キャ
ッシュメモリ）CMにも格納される。上記キャッシュメモ
リCMの読み出し出力は、上記マルチプレクサMPX2の他方
の入力に伝えられる。マルチプレクサMPX1の他方の入力
には、特に制限されないが、ROMにより構成される命令
メモリ（内部命令メモリ）IMの出力が結合される。この
内部命令メモリIMは、特定のデータ処理を実行する命令
語が格納されており、例えば、特定の関数演算等のプロ
グラムが格納されている。

上記命令デコーダDECにより形成される制御信号は、
演算実行部EXECと制御回路（制御部）CONTに伝えられ
る。演算実行部EXECは、加減算器や乗算器などの演算器
の他に、図示しないデータメモリ部やアドレス制御部な
ども含み、上記命令語に対応した制御信号に従ってデー
タ処理を行う。制御回路CONTは、上記命令デコーダDEC
により形成された制御信号C3に応じて上記外部の命令メ
モリEMのアドレス信号A1、内部のキャッシュメモリCMの
アドレス信号A3及内部の命令メモリIMのアドレス信号A2
や、マルチプレクサMPX1,MPX2の切り換え制御信号C2,C1
を発生させる。

この実施例のディジタル信号処理プロセッサDSPが外
部命令メモリEMに書き込まれたプログラムに従ってデー
タ処理を行う場合、制御回路CONTで発生されたアドレス
信号A1によってそのアドレス指定が行われる。このアド
レス指定によって読み出された命令語は、図示しない入
力回路を介してディジタル信号処理プロセッサDSPに供
給される。外部命令メモリEMから入力された命令語は、
マルチプレクサMPX1及びMPX2を介して命令デコーダDEC
に供給され、その実行が行われる。これと並行して上記
命令語は、キャッシュメモリCMに書き込まれる。それ
故、制御回路CONTは、キャシュメモリCMのアドレス信号
A3を発生するとともに、書き込み動作を指示する。

外部命令メモリEMから一連のデータ処理のための命令
語の読み出しとその実行が終了し、それを繰り返して行
う場合、その最後のステップの命令語のその旨が指示さ
れる。命令デコーダDECは、それぞれ解読して制御回路C
ONTに伝える。制御回路CONTは、マルチプレクサMPX2を
キャッシュメモリCM側に切り換え、キャッシュメモリCM
に対して先頭アドレスからの読み出しを指示する。これ
によって、２回目以降の同じデータ処理は、キャッシュ
メモリCMに格納された命令語に従ったデータ処理を行う
ことになるため高速動作化が可能である。そして、上記
のようにキャッシュメモリCMに対して格別の書き込み時
間を設ける必要がないため、外部の命令メモリEMから内
部のキャッシュメモリCMの命令転送時間を実質的に零に
することができる。

上記外部の命令メモリEM又はキャッシュメモリCMに格
納されたプログラムの途中で、特定の関数演算等が必要
な場合、内部の命令メモリIMへの切り換えが指示され
る。命令デコーダDECは、それぞれ解読して制御回路CON
Tに伝える。制御回路CONTは、マルチプレクサMPX1を内
部の命令メモリIM側に切り換えるとともに、その命令に
対応した先頭アドレスを指定して内部の命令メモリIMの
読み出しを指示する。これによって、特定の関数演算等
は内部の命令メモリIMの読み出しによって行われるか
ら、プログラムの簡素化とデータ処理速度の高速化が可
能となるものである。

なお、キャッシュメモリCMに対する書き込みの指示
は、命令によって行うことが望ましい。例えば、外部の
命令メモリEMから入力された命令語を無条件でキャッシ
ュメモリCMに格納するものとすると、後に繰り返して実
行したい命令が書き換えられてしまう虞れがあるからで
ある。データ処理プログラムの作成の際には、繰り返し
て演算する必要がある部分とそうでない部分と判ってい
るから、後に繰り返して使用する場合のみに、上記のよ
うにその実行とキャッシュメモリCMへの書き込みを並行
して行うようにすればよい。このような構成を採ること
によって、比較的小さな記憶容量を持つキャッシュメモ
リCMを効率よく使用することができる。

以上の実施例から得られる作用効果は、下記の通りで
ある。すなわち、 （１）データ処理の手順を決める命令を記憶するキャッ
シュメモリをデータ処理装置に内蔵させ、外部の命令メ
モリから読み出されたデータ処理のための一連のプログ
ラムの実行と並行してそれをキャッシュメモリに格納
し、それを繰り返して実行するとき、外部の命令メモリ
に代えてキャッシュメモリから読み出すことによって高
速化が可能になるという効果が得られる。

（２）上記（１）により、外部の命令メモリから内部の
キャッシュメモリに命令転送を行う転送時間が省略でき
るから、高速化が可能になるという効果が得られる。

（３）後に繰り返して実行する命令のみをキャッシュメ
モリに書き込む構成を採ることによって、記憶容量の比
較的小さなキャッシュメモリを効率よく使用できるとい
う効果が得られる。

（４）データ処理の手順を決める命令を記憶するキャッ
シュメモリをデータ処理装置に内蔵させるという簡単な
構成により、上記高速化を実現できるという効果が得ら
れる。

（５）特定の関数演算等を実行する命令が格納された命
令メモリを内蔵させることによって、高速化とプログラ
ム作成の簡素化を図ることができるという効果が得られ
る。

以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本願発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、外部命令メ
モリEMから入力された命令は、FIFOに供給して、それを
通して上記マルチプレクサMPX2に伝えるものであっても
よい。このような命令先読み方式を採ることによって、
例えば内部命令メモリIMによる命令実行中に外部命令メ
モリEMからの命令取り込みを行うことができる。また、
３入力のマルチプレクサを用いて外部の命令メモリEM、
キャッシュメモリCM又は内部の命令メモリIMのいずれか
１つから読み出された命令語を命令デコーダDECに入力
するものであってもよい。また、キャッシュメモリCM
は、RAMだけではなくラッチ回路等で構成してもよい。
このような構成を採ることによって、外部命令メモリEM
及びキャッシュメモリCMから命令デコーダDECに伝えら
れる信号伝達を高速にできる。上記内部命令メモリIM
は、電気的に書き込み可能なプログラマブルROMやRAMを
一部に持つものであってもよい。このようにすることに
よって、ユーザーの使用形態に応じた関数演算等を高速
に行うことができる。上記内部の命令メモリは、省略す
るものであってもよい。

この発明は、前記のようなディジタル信号処理プロセ
ッサの他、プログラムに従ってデータ処理を行う各種デ
ータ処理装置に広く利用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、データ処理の手順を決める命令を記憶す
るキャッシュメモリをデータ処理装置に内蔵させ、外部
の命令メモリから読み出されたデータ処理のための一連
のプログラムの実行と並行してそれをキャッシュメモリ
に格納し、それを繰り返して実行するとき、外部の命令
メモリに代えてキャッシュメモリから読み出すことによ
って高速化が可能になる。

【図面の簡単な説明】

第１図は、この発明が適用されたデータ処理装置の要部
一実施例を示すブロック図である。 EM……外部命令メモリ、DSP……ディジタル信号処理プ
ロセッサ、CM……キャッシュメモリ、MPX1,MPX2……マ
ルチプレクサ、IM……内部命令メモリ、DEC……命令デ
コーダ、EXEC……演算実行部、CONT……制御回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】外部に命令メモリが接続可能な１個の半導
   体基板上に形成されたディジタル信号処理プロセッサで
   あって、データ処理の手順を決める命令を記憶し、前記
   外部の命令メモリから供給された一連の命令語をその実
   行と並行して格納する命令キャッシュメモリと、特定の
   データ処理を実行する命令語が格納されている内部の命
   令メモリとを備え、前記外部の命令メモリ、前記命令キ
   ャッシュメモリおよび前記内部の命令メモリを処理形態
   に応じて切り換え、前記外部の命令メモリ、前記命令キ
   ャッシュメモリまたは前記内部の命令メモリのいずれか
   １つから読み出した命令語を命令デコーダに供給するこ
   とを特徴とするデータ処理装置。