JP2505877B2 - 基板を製造する方法 - Google Patents

基板を製造する方法

Info

Publication number
JP2505877B2
JP2505877B2 JP4341089A JP4341089A JP2505877B2 JP 2505877 B2 JP2505877 B2 JP 2505877B2 JP 4341089 A JP4341089 A JP 4341089A JP 4341089 A JP4341089 A JP 4341089A JP 2505877 B2 JP2505877 B2 JP 2505877B2
Authority
JP
Japan
Prior art keywords
metal
substrate
layer
sintered
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4341089A
Other languages
English (en)
Other versions
JPH01262696A (ja
Inventor
デヴイト・ウイリアム・ボス
テイモシイ・ウイリアム・カー
デリイ・ジエイ・ドウベツスキイ
ジヨージ・マーチン・グリーンステイン
ワーレン・デヴイド・グロブマン
カール・ピイータ・ヘイウンガ
アナンダ・ホサケレ・クマー
ワルター・フレドリツク・ラーンジ
ロバート・ヘンリイ・マーゼイ
ポール・ハリイ・パルマター
ジヨン・アンソニイ・ロマノ
ダーユーン・シイー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH01262696A publication Critical patent/JPH01262696A/ja
Application granted granted Critical
Publication of JP2505877B2 publication Critical patent/JP2505877B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12389—All metal or with adjacent metals having variation in thickness
    • Y10T428/12396—Discontinuous surface component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明はマイクロエレクトロニクス応用のための密封
基板の製造方法に関し、さらに具体的には、基板上に半
導体デバイスのようなデバイスを取付ける際の応力を吸
収する密封層を有する基板の製造方法に関する。
B.従来技術 マイクロエレクトロニクスの分野においては、半導体
デバイス間に相互接続を与え、デバイスから電源への相
互接続を与えるために高密度、高強度の実装体即ちパッ
ケージを与える必要がある。望ましい電気的性質は低い
誘電率を有する高い絶縁性の支持媒体中に高い導電性の
媒体があることである。熱的には、パッケージは動作環
境だけでなく、部品の処理及び製造中に受ける熱サイク
ルにも耐えなければならない。機械的には、基板パッケ
ージはチップ及びピンの結合応力、並びに他のパッケー
ジに相互接続する際の応力に耐えることが望ましい。さ
らにパッケージは浸食性の薬剤の浸透などによって所望
の性質が劣化しないように密封されていなければならな
い。アルミナは所望の多くの機械的性質を有するが、最
適の電気的性質及び熱的特性を持たない。電気的な観点
からは、アルミナは比較的高い誘電率を有する。アルミ
ナの熱膨張係数はチップに使用されるシリコン材料の熱
膨張係数と一致しない。この熱膨張の不一致はアルミナ
とシリコンの相互接続体に疲労による故障を生ずる。ア
ルミナを使用することの他の欠点は、アルミナが非常に
高い焼結温度（1100−1600℃）を有し、これが同時に焼
結できる金属を、モリブデンもしくはタングステンのよ
うな高融点のレフラクトリ金属に制限している点にあ
る。高温度金属の電気的性質はあまり望ましいものでは
なく、なかでも固有抵抗値が高い。
アルミナに代る絶縁材料として、ガラス・セラミック
複合材料が開発されている。この複合材料は誘電率が低
く、熱膨張係数も好都合であるために、アルミナの良好
な代替材料と考えられる。この複合材料の他の利点とし
ては焼結温度がより低い点にある。焼結温度が850−100
0℃であるために、従来使用していたレフラクトリ金属
よりも導電性が優れている金、銀及び銅のような同時焼
結可能な金属が使用できる。ガラス・セラミック複合材
料を使用することの欠点は、これ等が一般に従来の絶縁
材料と比較して機械的強度及び曲げ強度が弱い点にあ
る。破断力が低いので、絶縁材料と関連する金属の間の
熱膨張の不一致によりひび割れが生ずる。万一処理中に
ひび割れが生ずると、パッケージに処理溶液が浸透し
て、パッケージの完全性が損なわれる。
IBMテクニカル・ディスクロージャ・ブレテイン（Tec
hnical Disclsure Bulletin:TDB）第16巻、第２号第624
頁（1973年７月）及び米国特許第4237606号に開示され
ているように、ボイドもしくはひび割れを充填するのに
絶縁材料を使用することができる。この文献の各々に開
示されているようにボイド及びひび割れを充填すると、
多孔性でなくすることができる。ただし細孔の寸法と材
料の表面張力の関係は、充填を妨げるものであってはな
らない。この不完全充填の問題は重要でないというわけ
ではない。セラミックス及びガラス・セラミックス中に
見られる細孔の充填には、サブミクロンの寸法の空間を
充填できる材料が必要であるが、これは多くの非反応
性、無機性の絶縁材料では達成できない。ある無機層及
び充填剤の使用に関する問題点は充填材料がパッケージ
とその使用に関連する応力を解放しない点にある。デバ
イスが基板上に取付けられて、すべての相互接続が完了
した完成モジュール上の保護層として有機物の層が提案
されている。たとえば、IBM TDB、第15巻、第６号、第1
974頁（1972年11月）には、アセンブリをその後に導入
される冷却液から守る有機材料層の使用を開示してい
る。同じように、基板アセンブリ上に付着される有機材
料の使用についてはIBM TDB第29巻、第３号、第1075頁
（1986年８月）にも見られるが、ここではアルファ粒子
が基板から放射されるのを防止する障壁として、ポリマ
ー層を使用している。各例とも、有機材料の使用は、そ
の時点迄に多くの有害な液体がアセンブリ中にすでに捕
獲されている最終処理段階に限られている。
上述のように、半導体の応用においてパッケージのた
めの絶縁材料の選択には好ましい電気的性質とともに、
機械的及び熱的性質が考慮される。米国特許第4301324
号に開示されているタイプのガラス・セラミック複合材
料の理想的な電気的性質は、使用される時のシリコンを
ベースとする即ちシリコン・ベースのデバイスとの熱的
両立性、低融点の優れた導電性の金属との同時焼結性に
よってガラス・セラミック複合材料を最も望ましいもの
にしている。しかしながら、材料の機械的強度は標準の
多層セラミックの処理条件に耐えるのに必要とされる値
よりも幾分低い。
標準の多層セラミックの処理については、いくつかの
特許文献に開示されている。その例は米国特許第351875
6号に見出される。その基本的段階は、セラミック粒子
と結合剤のスラリーを混合し、スラリーを注型によって
シートにし、シートを乾燥し、ポンチもしくは他の方法
でシート中に開孔のパターンを形成し、開孔中のスクリ
ーニングするか、他の付着技術によってシートに金属を
付着し、シートを積層してスタックにし、スタックを加
熱処理して、結合剤を焼却し、セラミック及び金属を焼
結することにより成る。基本的パッケージの形成後の処
理には、上側の表面への金属付着及びデバイスの結合、
並びに下側の表面へのピンの結合が含まれる。ガラス・
セラミック材料に最大の応力を与える処理の段階には高
温での加熱処理及び焼結後の加熱処理が含まれる。
加熱処理に関連する熱応力は材料の熱膨張係数の不一
致、具体的にはガラス・セラミックの膨張と金属の膨張
の不一致による。銅もしくは金をベースとする金属（合
金）は700℃−1000℃のような高温条件下でセラミック
材料の膨張の略４倍の割合で膨張する。材料が極めて高
い温度にさらされる比較的短い間に、セラミック材料は
大きな応力を受けて、セラミック中にひび割れが生ず
る。上述のように、セラミック中のひび割れは処理溶剤
を基板中に浸透させる。金属の近くに浸透した溶剤は金
属の腐食を生じ、他方絶縁材料のバルク中に浸透した流
体は材料の破壊だけでなく、その後の熱サイクル中に基
板に応力及び膨張を生ずる。最後は、基板中の多くの細
孔によって基板全体がそこなわれる。材料の変更及び具
体的に選択されたガラス・セラミック組織と金属によっ
て与えられる電気的性質のやむを得ない変更でなく、悪
い効果を減少して密封性の問題を解決する方が好まし
い。熱膨張の不一致による応力は関連する材料のTCE
（熱膨張係数）を調整することによって減少できるが、
この方法は最終パッケージの電気的性質を変えてしま
う。焼結後の応力に関しても熱処理段階は同じTCEの問
題を生ずる。さらに、結合によって与えられる機械的応
力のために、下のセラミックが破断される。熱的性質の
場合と同じように、基板の材料の機械的強度は容易には
変えられず、変えると絶縁材料の誘電率に影響が生ず
る。
他の先行技術として、米国特許第3518758号に従って
焼結されることによって処理されたコージライトをベー
スとする系のような晶化可能なガラス・セラミック基板
及びパッケージの水平表面全体上に付着された一様な応
力吸収兼密封層を有する構造体が提案されている。密封
層は焼結された基板及びその同時焼結された金属上に付
着される。密封層は例えばポリマー材料である。BTDA−
APBのような温度安定なポリイミドが理想的であり、サ
ーミド（Thermid）（ナショナル・スターチ社の商標）
が今日迄で知られている最良の材料である。ポリイミド
もしくは他の密封材料の温度安定性は動作にとってだけ
でなく、動作温度を越える温度サイクルを含む結合バッ
ドの付着及びピンもしくはデバイスの結合のための熱的
に安定な下層を与えるので重要である。
上層としては優れた機械的性質を有するポリマー材料
が選択される。結合パッドもしくは他の金属領域がポイ
マー層上に付着されても、機械的応力は可撓性のポリマ
ー媒体中で容易に吸収され、これによって割れやすいガ
ラス・セラミック上の応力が解消される。ポリマー層は
パッケージのその後の製造段階で必要ないかなる処理溶
剤によっても影響されないものを選択する。ポリマーの
被覆は容易に平坦に付着出来る点で好都合である。ポリ
マー層の付着はスピン被覆もしくは多くの一般に知られ
た付着技術によって達成される。金属を付着した基板の
本体部分に浸透する処理溶媒もしくは副生成物に基板が
さらされない限り、ポリマーを硬化即ち重合化する方法
は重要でない。
第１図はポリマー層を応力吸収層としてガラス・セラ
ミック基板表面に設けた先行技術の構造体の例を示す。
第１図で、多層のポリマー被覆（57−59−58）が示され
ている。優れた付着性を有するベース層57及び密封層58
が応力の吸収に関して優れた機械的性質を有する材料の
クッション層59を取囲んでいる。例示の構造体ではPMDA
−ODA誘導ポリイミドの薄い（１−４ミクロン）層58が
ガラス・セラミック52及び金属53に高い付着性を示すポ
リマー密封層として先ず付着される。BTDA−APB誘導ポ
リイミドのような優れたクッション効果を有するポリマ
ーのより厚い（６−15ミクロンの）中間層即ちクッショ
ン層59が薄い密封層58上に付着される。最後に、たとえ
ばPMDA−ODA誘導ポリイミドの他の薄い（１−４ミクロ
ン）付着性ベース層が中間層即ちクッション層59上に付
着され、結合パッドを付着するための良好な付着性基板
が与えられる。優れた付着性に関連して云えば、セラミ
ック及び金属領域の両方に対する付着性が最初に付着さ
れる密封層58のための要件である。一番上のベース層57
のための基準は金属に対する良好な付着性である。
第２図及び第３図は、それぞれ基板即ち絶縁層12及び
22の下面及び上面に第１図のポリマ被覆層57−59−58の
ような上層19及び29を設け、これら上層の表面に設けた
結合パッド16及び26と絶縁層内部の金属バイア13及び23
を電気接続体15及び25により接続した構造体を示す。第
２図及び第３図で、金属領域14及び24をそれぞれ設けた
絶縁層12及び22の表面に上層19及び29が付着される。第
２図及び第３図において、絶縁層12及び22は第１図のガ
ラス・セラミック層52に対応し、上層19及び29は第１図
の層57−59−58に対応し、金属バイア13及び23は第１図
の金属53に対応する。金属領域14及び24は結合用の結合
パッド16及び26に電気的接続体15及び25を介して電気的
に接続されるだけでなく、金属バイア13及び23自体のま
わりの封止を与える封止パッドとして働く。表面の結合
パッド16及び26は下の内部金属領域14及び24の直径より
もかなり大きい直径を有し、これによってその後の相互
接続のための大きなターゲットが与えられる。第２図及
び第３図に示されるように、パッケージは焼結後金属バ
イア13及び23のまわりに均一なギャップを有するように
製造できる。このギャップは充填されるか、密封層もし
くは金属の封止パッドで封止される。封止パッドは部品
の焼結前もしくは加熱処理の完了後の金属付着段階で付
着される。もしピン18もしくはデバイス（図示せず）の
結合が直接基板の表面にある結合パッド16及び26になさ
れるならば、金属バイア13及び23並びに周囲の絶縁層12
及び22に必然的に応力が生ずる。このために、密封層即
ち上層19及び29が金属領域14及び24を覆って基板上に付
着される。従ってこの密封層はパッケージに不当な応力
を与えることなくピン18もしくはデバイスを結合するの
に必要な応力を吸収する。
上層19及び29を通る電気的接続体15及び25は上層19及
び29中にバイアをエッチングすることによって形成され
る。ポリマー層を直接エッチングする好ましい方法はレ
ーザ・エッチングである。レーザ書込みによる切除が使
用される時はマスキングは不要である。上属19及び29中
にバイアを形成する他の方法は上層19及び29として感光
性のポリマーを使用し、下の金属領域14及び24と整列し
ない上層19及び29の領域をマスクして、下の金属領域14
及び24と一致する上層19及び29の部分を選択的に露光し
て、適切な溶剤で上層19及び29の露光部分を溶解し去る
方法である。感光性ポリマーとしてはネガティブ・レジ
ストとして働くポリマー、もしくは上層の照射部分がそ
のまま残されて、バイアと整列するマスクされた領域が
溶解し去られるポジテイブ・レジストとして働くポリマ
ーが選択できる。結合パッド16及び26は内部金属領域14
及び24との相互接続の際の整列の問題を最小にするため
のターゲットだけでなく封止も与えるが、結合パッドが
ない場合は、ポリマー層自体がバイアのギャップを密封
する。理想的には電気接続体15及び25と金属バイア13及
び23の整列はバイア金属13及び23をスクリーニングする
ために使用したマスクを使用して達成できる。下の金属
領域14及び24並びに上層19及び29間の電気的接続体15及
び25はバイア中にスクリーニングされる金属もしくは金
属ベースのペースト又はマスクを介してバイア中に付着
される金属もしくは結合パッド16及び26の付着中にバイ
ア中に流し込まれる金属でよい。相互接続金属を選択す
るためのパラメータはこれが電気的接続を与えること、
その金属の付着によって上層を変質させないことであ
る。後者の変質は金属自体の性質というよりも上層の材
料の性質によるものである。ポリマーと相互接続体の多
層構造体をこのようにして形成し、所望のパッケージを
与えることができる。
上述した先行技術に基づく１つの実験例を以下に示
す。結合剤、溶媒、可塑化剤及びコージライトの主結晶
相を有する晶化可能ガラスのスラリーが上述の従来技術
に従って注型されてグリーンシートにされた。乾燥した
グリーンシートをパターン化して、このパターンに銅を
ベースとする金属を付着した。次に金属を付着したグリ
ーンシートを積層したが、この時マスクを介して一番上
及び一番下のグリーンシート上の金属パターンと接触す
るように表面に追加の銅をベースとする金属を付着し
た。積層及び焼結は米国特許第4234367号に開示されて
いる方法に従って行われた。加熱処理に続いて、一番上
及び一番下の基板の表面にPMDA−ODA誘導ポリイミドの
薄い（５μｍ）層がスプレー被覆された。ポリイミドは
この米国特許の方法に従って熱硬化された。金属付着用
のマスクよりもかなり小さな寸法を有するマスクを使用
してポリイミドを照射エッチングして、ポリイミド中に
開孔を形成し、下の金属の表面を露出した。最初の、表
面の金属付着段階中に使用したものと同じマスクを使用
してポリイミド層の表面に結合バッドを付着した。ポリ
イミド中の開孔は結合パッドのための第１の金属のスク
リーニングによって充填された。従って追加の付着段階
は必要がなくなる。一番下の面、即ちピン結合表面の上
には、従来の技術に従って、結合パッドとして多層の金
属が付着された。各表面の有する結合条件に従って一番
上と一番下の表面上では異なる金属系を使用した。ピン
結合表面の場合には、適切な金属系は180ÅのZr（付着
力が優れている）、５μｍのCu（電気泳動抵抗のた
め）、１μｍのTi（Cuと次のはんだ金属間の付着促進の
ため）及びはんだ付けのための5000ÅのAu（第１図17）
である。ピンをこの結合パッドにはんだ付けして、数回
のピン引張りテストを行った。ピンは約4.85Kgの最大引
張り力に耐え、しかもセラミックの故障や破断は生じな
かった。デバイス結合表面の場合は、所望の結合に適切
な金属より成る結合パッドを一般に知られている技術に
従って付着した。たとえば、ワイア・ボンディングの位
置には、一般に知られているスパッタリング技術を使用
して厚い金の結合層を含む多層スタックが付着された。
チップ結合の位置では、一般に知られている技術に従っ
てはんだ結合に適した多層パッドを付着した。各場合と
も、結合パッドは数回の熱サイクルによっても元のまま
残され、基板上の熱的及び機械的応力が吸収されている
ことを示した。
C.発明が解決しようとする問題点 第２図及び第３図を参照して上に説明した先行技術で
は、金属バイア13及び23並びに金属領域14及び24を形成
する段階と、それに電気的に接続されるべき電気接続体
15及び25並びに結合パッド16及び26を形成する段階が別
個であるため、金属バイア及び金属領域と電気接続体及
び結合パッドとの整列を取るための手段又は段階を必要
とする。
そこで、本発明の目的はかかる整列を取るための手段
又は段階を必要としない自己整列型の基板製造方法を与
えることにある。
D.問題点を解決するための手段 本発明は、金属ベースのバイアが基板内部から基板表
面まで延びている密封され焼結された基板を複数の金属
化されたグリーンシートから製造する方法を提供する。
この方法は、前記バイアスを形成するための金属化パタ
ーンを持つ複数の第１のグリーンシートを互いに整列し
て積層するステップと、前記第１のグリーンシートの合
体温度では前記第１のグリーンシートの積層体に焼結さ
れないシート材で構成され、かつ前記バイアと同じ金属
ベースの金属化パターンを前記バイアの金属化パターン
と整列して有する金属化された第２のグリーンシートを
前記積層体の上面及び下面の少なくとも一方に積層する
ステップと、これにより生じた積層体を、前記第１のグ
リーンシートの合体を生じかつ前記バイア及び前記第２
のグリーンシートの前記金属化パターンを焼結するに十
分であるが前記バイア及び前記第２のグリーンシートの
前記金属化パターンを溶融するには十分でない温度で焼
結するステップと、焼結されていない前記第２のグリー
ンシートを前記焼結された積層体の表面から除去して前
記第２のグリーンシートの前記焼結された金属化パター
ンを前記焼結された積層体の表面から突出した状態に置
くステップと、前記焼結された積層体の表面に該表面の
形状に一致した形状のポリマー絶縁物層を付着するステ
ップと、前記ポリマー絶縁物層を前記第２のグリーンシ
ートの前記焼結された金属化パターンの高さに揃えて平
坦にするステップとを含む。
E.実施例 第４図は本発明の製造方法により形成された絶縁性基
板の構造体の断面図を示す。以下第４図を参照して本発
明の製造方法を説明する。第４図でグリーンシート状の
ガラス・セラミックと同時焼結された金属もしくは金属
ベースのバイア（以下単に金属バイアという。）63は、
グリーンシート状のガラス・セラミックの焼結により形
成された焼結後のガラス・セラミック62の表面を越えて
突出している。次にポリマー上層69（第１図の層59−57
−58に対応する）がガラス・セラミック62の表面に被覆
され、金属バイア63の先端を越えている過剰な部分が除
去される。図示されているように、金属バイア63のまわ
りにギャップがある時には、上層69の材料がギャップを
密封する。金属バイア63がグリーン・セラミック62の表
面から上層69の上面まで突出しているので、上層69の表
面で結合パッド66を接続する時の整列の問題は生じな
い。金属バイア63の周りに空気ギャップがなくガラス・
セラミック62と接触している状態で構造体が焼結された
とき、ガラス・セラミックにひび割れが見られる可能性
が高いが、上層69の材料がひび割れを充填するので、浸
透が発生する可能性はない。基板構造体を完成するため
に、金属もしくは金属ベースの結合パッド66を上層69の
表面上で金属バイア63の先端に付着する。結合パッド66
に結合されるデバイス、ピンもしくはワイア（図示せ
ず）はポリマー上層69中に応力を発生するが、ポリマー
上層69が優れた機械的性質を有するためにこれが応力を
容易に吸収する。従ってガラス・セラミック本体はひび
割れもしくは破断を生ずるに十分な応力を焼結後に受け
ることはない。
本発明の製造方法を更に具体的に説明する。ガラス・
セラミック62の処理は金属化グリーンシートの積層迄は
通常の方法で行われる。次にグリーンシート積層体の一
番上及び一番下の表面に追加の金属化グリーンシートを
積層し、通常の処理段階が続けられる。この追加のグリ
ーンシートは基板全体に使用されたものと同じ導電性金
属で金属化されており、従ってこの金属は同時に焼結さ
れる。しかしながら、この追加のグリーンシートとして
はガラス・セラミックとは同時に焼結せず、焼結後の基
板の表面から容易に除去可能な材料が選択される。700
−1000℃の範囲で焼結されるガラス・セラミックの場合
は、一番上、一番下の追加のグリーンシートとしては金
属を付着したアルミナグリーンシートが適切である。12
00℃をはるかに越える焼結温度を有するアルミナはガラ
ス・セラミックの相対的に低い焼結温度では焼結しな
い。さらにアルミナは十分多孔性のまま残され、下のガ
ラス・セラミックから結合剤が除去できる。さらにアル
ミナのシートから結合剤を除去すると、ガラス・セラミ
ックの焼結後に基板表面に残されているのは粉末状のア
ルミナのみであり、これは基板表面を研削したり、焼結
された結合パッドをせん断したりすることなく基板の表
面から容易に除去できる。アルミナの粉末を除去した
後、ポリイミドもしくは他の上層用材料がガラス・セラ
ミック表面及び結合パッド上に、下の層の表面形状に合
わせて付着され、標準の処理方法によって平坦にされ、
スタッドの表面が再び露出される。本発明に従う同時焼
結結合パッド形成技術は上述の平坦な、金属付着密封層
以外の多くの構造体を与えることができる。たとえば、
突出した金属部分の存在によって、金属を付着した部分
のテストが容易になる。
F.発明の効果 本発明によれば、基板表面まで延びている金属バイア
を形成することにより、強靭な且つ自己整列した、同時
焼結相互接続体が与えられ、整列及び平坦化過程の際の
いくつかの困難な問題が除去される。
【図面の簡単な説明】
第１図はポリマー層を応力吸収層としてガラス・セラミ
ック上に設けた従来の構造体の断面図である。 第２図は絶縁層の下面に応力吸収層を設け、該応力吸収
層の表面に設けた結合パッドと絶縁層内部の金属バイア
を電気的に接続した基板構造体の断面図である。 第３図は絶縁層の上面に応力吸収層を設け、該応力吸収
層の表面に設けた結合パッドと絶縁層内部の金属バイア
を電気的に接続した基板構造体の断面図である。 第４図は本発明の製造方法により製造された基板構造体
の断面図である。 62……ガラス・セラミック 63……金属バイア 66……結合パッド 69……上層
フロントページの続き (72)発明者 テイモシイ・ウイリアム・カー アメリカ合衆国ニユーヨーク州ホープウ エル・ジヤンクシヨン、ノース・キング ストン・ドライブ、ボックス112、アー ル・アール２番地 (72)発明者 デリイ・ジエイ・ドウベツスキイ アメリカ合衆国ニユーヨーク州ワツピン ガーズ・フオールズ、アマースト・レー ン33番地 (72)発明者 ジヨージ・マーチン・グリーンステイン アメリカ合衆国ニユーヨーク州ホープウ エル・ジヤンクシヨン、ステイブン・ド ライブ８番地 (72)発明者 ワーレン・デヴイド・グロブマン アメリカ合衆国ニユーヨーク州カーメ ル、ドルー・レーン202番地 (72)発明者 カール・ピイータ・ヘイウンガ アメリカ合衆国ニユーヨーク州ポキプシ イ、コレツト・ドライブ42番地 (72)発明者 アナンダ・ホサケレ・クマー アメリカ合衆国ニユーヨーク州ホープウ エル・ジヤンクシヨン、グレンリツヂ・ ロード５番地 (72)発明者 ワルター・フレドリツク・ラーンジ アメリカ合衆国コロラド州ロングモン ト、ガンバレール・サークル5447番地 (72)発明者 ロバート・ヘンリイ・マーゼイ アメリカ合衆国ニユーヨーク州ワツピン ガーズ・フオールズ、ダイキン・ロード ６番地 (72)発明者 ポール・ハリイ・パルマター アメリカ合衆国ニユーヨーク州ワツピン ガーズ・フオールズ、モントフオート・ ロード40番地 (72)発明者 ジヨン・アンソニイ・ロマノ アメリカ合衆国ニユーヨーク州ホープウ エル・ジヤンクシヨン、タマラツク・ド ライブ（番地なし) (72)発明者 ダーユーン・シイー アメリカ合衆国ニユーヨーク州ポキプシ イ、バーバレン・ドライブ16番地 (56)参考文献 特開 昭60−10698（ＪＰ，Ａ) 特開 昭62−53000（ＪＰ，Ａ) 特開 昭62−189796（ＪＰ，Ａ) 特開 昭61−80896（ＪＰ，Ａ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】金属ベースのバイアが基板内部から基板表
    面まで延びている密封され焼結された基板を複数の金属
    化されたグリーンシートから製造する方法であって、 前記バイアを形成するための金属化パターンを持つ複数
    の第１のグリーンシートを互いに整列して積層するステ
    ップと、 前記第１のグリーンシートの合体温度では前記第１のグ
    リーンシートの積層体に焼結されないシート材で構成さ
    れ、かつ前記バイアと同じ金属ベースの金属化パターン
    を前記バイアの金属化パターンと整列して有する金属化
    された第２のグリーンシートを前記積層体の上面及び下
    面の少なくとも一方に積層するステップと、 これにより生じた積層体を、前記第１のグリーンシート
    の合体を生じかつ前記バイア及び前記第２のグリーンシ
    ートの前記金属化パターンを焼結するに十分であるが前
    記バイア及び前記第２のグリーンシートの前記金属化パ
    ターンを溶融するには十分でない温度で焼結するステッ
    プと、 焼結されていない前記第２のグリーンシートを前記焼結
    された積層体の表面から除去して前記第２のグリーンシ
    ートの前記焼結された金属化パターンを前記焼結された
    積層体の表面から突出した状態に置くステップと、 前記焼結された積層体の表面に該表面の形状に一致した
    形状のポリマー絶縁物層を付着するステップと、 前記ポリマー絶縁物層を前記第２のグリーンシートの前
    記焼結された金属化パターンの高さに揃えて平坦にする
    ステップと、 を含む基板を製造する方法。
JP4341089A 1988-03-11 1989-02-27 基板を製造する方法 Expired - Lifetime JP2505877B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/167,290 US4880684A (en) 1988-03-11 1988-03-11 Sealing and stress relief layers and use thereof
US167290 2000-08-21

Publications (2)

Publication Number Publication Date
JPH01262696A JPH01262696A (ja) 1989-10-19
JP2505877B2 true JP2505877B2 (ja) 1996-06-12

Family

ID=22606749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4341089A Expired - Lifetime JP2505877B2 (ja) 1988-03-11 1989-02-27 基板を製造する方法

Country Status (4)

Country Link
US (1) US4880684A (ja)
EP (1) EP0332559A3 (ja)
JP (1) JP2505877B2 (ja)
CA (1) CA1286791C (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148789A (ja) * 1988-03-11 1990-06-07 Internatl Business Mach Corp <Ibm> 電子回路基板
US5139851A (en) * 1988-03-11 1992-08-18 International Business Machines Corporation Low dielectric composite substrate
US5139852A (en) * 1988-03-11 1992-08-18 International Business Machines Corporation Low dielectric composite substrate
US4942076A (en) * 1988-11-03 1990-07-17 Micro Substrates, Inc. Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same
US5290375A (en) * 1989-08-05 1994-03-01 Nippondenso Co., Ltd. Process for manufacturing ceramic multilayer substrate
US5198264A (en) * 1989-10-30 1993-03-30 Motorola, Inc. Method for adhering polyimide to a substrate
US5123164A (en) * 1989-12-08 1992-06-23 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
JPH03211757A (ja) * 1989-12-21 1991-09-17 General Electric Co <Ge> 気密封じの物体
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5254191A (en) * 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
US5266522A (en) * 1991-04-10 1993-11-30 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US5175609A (en) * 1991-04-10 1992-12-29 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US5196251A (en) * 1991-04-30 1993-03-23 International Business Machines Corporation Ceramic substrate having a protective coating thereon and a method for protecting a ceramic substrate
US5165984A (en) * 1991-07-30 1992-11-24 At&T Bell Laboratories Stepped multilayer interconnection apparatus and method of making the same
JP2868167B2 (ja) * 1991-08-05 1999-03-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 多重レベル高密度相互接続構造体及び高密度相互接続構造体
EP0547684A3 (en) * 1991-12-18 1996-11-06 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor body comprising a carrier wafer and a monocrystalline semiconducting top layer
US5336444A (en) * 1992-05-29 1994-08-09 International Business Machines Corporation Ceramic via composition, multilayer ceramic circuit containing same, and process for using same
US5436412A (en) * 1992-10-30 1995-07-25 International Business Machines Corporation Interconnect structure having improved metallization
US5367195A (en) * 1993-01-08 1994-11-22 International Business Machines Corporation Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal
US5454161A (en) * 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
US5411563A (en) * 1993-06-25 1995-05-02 Industrial Technology Research Institute Strengthening of multilayer ceramic/glass articles
JP2570617B2 (ja) * 1994-05-13 1997-01-08 日本電気株式会社 多層配線セラミック基板のビア構造及びその製造方法
JP2926689B2 (ja) * 1995-06-07 1999-07-28 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 電子構成要素のパッケージ化のための多層モジュール
US5700549A (en) * 1996-06-24 1997-12-23 International Business Machines Corporation Structure to reduce stress in multilayer ceramic substrates
US5932485A (en) * 1997-10-21 1999-08-03 Micron Technology, Inc. Method of laser ablation of semiconductor structures
EP1150551B1 (en) 1998-12-16 2007-06-13 Ibiden Co., Ltd. Conductive connecting pin and package board
US6136419A (en) * 1999-05-26 2000-10-24 International Business Machines Corporation Ceramic substrate having a sealed layer
WO2001091166A1 (fr) * 2000-05-26 2001-11-29 Ibiden Co., Ltd. Dispositif de fabrication et de controle d'un semi-conducteur
CN1784807B (zh) 2003-03-04 2013-03-20 诺福特罗尼有限公司 同轴波导微结构及其形成方法
JP4412143B2 (ja) * 2004-01-14 2010-02-10 セイコーエプソン株式会社 検査用治具の製造方法
DE102004032706A1 (de) 2004-07-06 2006-02-02 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement
US7199450B2 (en) * 2005-05-13 2007-04-03 International Business Machines Corporation Materials and method to seal vias in silicon substrates
KR100875625B1 (ko) * 2005-11-14 2008-12-24 티디케이가부시기가이샤 복합 배선 기판 및 그 제조 방법
US7482215B2 (en) 2006-08-30 2009-01-27 International Business Machines Corporation Self-aligned dual segment liner and method of manufacturing the same
JP2008188755A (ja) 2006-12-30 2008-08-21 Rohm & Haas Electronic Materials Llc 三次元微細構造体およびその形成方法
EP1973190A1 (en) 2007-03-20 2008-09-24 Rohm and Haas Electronic Materials LLC Integrated electronic components and methods of formation thereof
US7898356B2 (en) 2007-03-20 2011-03-01 Nuvotronics, Llc Coaxial transmission line microstructures and methods of formation thereof
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
EP2524413B1 (en) * 2010-01-22 2018-12-26 Nuvotronics LLC Thermal management
US8917150B2 (en) * 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) * 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
US9993982B2 (en) 2011-07-13 2018-06-12 Nuvotronics, Inc. Methods of fabricating electronic and mechanical structures
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
EP3095159A4 (en) 2014-01-17 2017-09-27 Nuvotronics, Inc. Wafer scale test interface unit: low loss and high isolation devices and methods for high speed and high density mixed signal interconnects and contactors
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
WO2016094129A1 (en) 2014-12-03 2016-06-16 Nuvotronics, Inc. Systems and methods for manufacturing stacked circuits and transmission lines
JP2017183653A (ja) * 2016-03-31 2017-10-05 スナップトラック・インコーポレーテッド 高周波用多層配線基板とその製造方法
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3683105A (en) * 1970-10-13 1972-08-08 Westinghouse Electric Corp Microcircuit modular package
JPS5232270A (en) * 1975-09-05 1977-03-11 Hitachi Ltd Passivation film formaion by sputtering
JPS5328266A (en) * 1976-08-13 1978-03-16 Fujitsu Ltd Method of producing multilayer ceramic substrate
US4386116A (en) * 1981-12-24 1983-05-31 International Business Machines Corporation Process for making multilayer integrated circuit substrate
EP0107701A1 (en) * 1982-05-03 1984-05-09 Motorola, Inc. Improved bonding means and methods for polymer coated devices
US4430365A (en) * 1982-07-22 1984-02-07 International Business Machines Corporation Method for forming conductive lines and vias
JPS5987893A (ja) * 1982-11-12 1984-05-21 株式会社日立製作所 配線基板とその製造方法およびそれを用いた半導体装置
JPS6010698A (ja) * 1983-06-29 1985-01-19 日本電気株式会社 多層配線基板およびその製造方法
JPS6014494A (ja) * 1983-07-04 1985-01-25 株式会社日立製作所 セラミツク多層配線基板およびその製造方法
JPS61125196A (ja) * 1984-11-22 1986-06-12 日本電気株式会社 回路基板
US4569876A (en) * 1984-08-08 1986-02-11 Nec Corporation Multi-layered substrate having a fine wiring structure for LSI or VLSI circuits
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
JPS6180896A (ja) * 1984-09-28 1986-04-24 株式会社日立製作所 多層配線基板
JPS6253000A (ja) * 1985-08-31 1987-03-07 日本電気株式会社 半導体の実装構造
JPS62189796A (ja) * 1986-02-15 1987-08-19 イビデン株式会社 多層プリント配線板の製造方法
US4721831A (en) * 1987-01-28 1988-01-26 Unisys Corporation Module for packaging and electrically interconnecting integrated circuit chips on a porous substrate, and method of fabricating same
US4799983A (en) * 1987-07-20 1989-01-24 International Business Machines Corporation Multilayer ceramic substrate and process for forming therefor
US4805683A (en) * 1988-03-04 1989-02-21 International Business Machines Corporation Method for producing a plurality of layers of metallurgy

Also Published As

Publication number Publication date
EP0332559A3 (en) 1990-12-19
CA1286791C (en) 1991-07-23
US4880684A (en) 1989-11-14
JPH01262696A (ja) 1989-10-19
EP0332559A2 (en) 1989-09-13

Similar Documents

Publication Publication Date Title
JP2505877B2 (ja) 基板を製造する方法
US7358445B1 (en) Circuit substrate and apparatus including the circuit substrate
US8003438B2 (en) Circuit module and manufacturing method thereof
US6143116A (en) Process for producing a multi-layer wiring board
US4753694A (en) Process for forming multilayered ceramic substrate having solid metal conductors
US8389867B2 (en) Multilayered circuit substrate with semiconductor device incorporated therein
US20070178279A1 (en) Hybrid multilayer substrate and method for manufacturing the same
JP2002170921A (ja) 半導体装置およびその製造方法
EP0987748A2 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
JP3574738B2 (ja) 配線基板
JP3199637B2 (ja) 多層配線基板の製造方法
JPH0992753A (ja) 多層セラミックス回路基板およびその製造方法
JPH09293968A (ja) 多層配線基板およびその製造方法
JP2003258160A (ja) セラミック積層基板およびこれを用いたセラミック積層電子部品
JP4070198B2 (ja) 配線基板
US20190229026A1 (en) Ceramic- based Fan - Out Wafer Level Packaging
JP3935090B2 (ja) 配線基板
JP2687604B2 (ja) プリント回路基板の製造方法
JPH06310861A (ja) セラミック多層基板におけるサーマルビアの形成方法
JP2000340716A (ja) 配線基板
JP3292620B2 (ja) 配線基板及びその製造方法
JPH10163594A (ja) 電子回路基板およびその製造方法
JP3610156B2 (ja) 多層配線基板の製造方法
JP3292646B2 (ja) 配線基板及びその製造方法
JPH11111766A (ja) 配線基板およびその製造方法