JP2503379B2 - テスト機能付集積回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テスト機能付集積回路
に関するものである。

【０００２】

【従来の技術】従来、リーク電流が存在するかどうか
や、分周回路を通常時より倍速化して動作させて行なう
分周チェック、集積回路内のＲＯＭに記憶してあるデー
タを読み出して集積回路外のデータと比較したり、集積
回路内のゲート回路の状態をチェックしたりするような
テスト機能を有した集積回路は、そのテスト機能の数に
応じた評価用のテスト端子を備えており、テストモード
に応じて複数のスイッチの操作により各テスト端子に信
号を与えていた。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
ものではテストモードが多数の場合、多くのスイッチお
よびテスト端子が必要となり、これに伴いチップ面積が
増大し、またコストもかかってしまうという不都合を有
していた。

【０００４】本発明の目的は、複数のテストモードを有
する集積回路のチップ面積の削減、低コスト化および実
行中のテストモードを識別可能とすることである。

【０００５】

【課題を解決するための手段】本発明は、１端子に外部
から入力される信号によって複数のテストモードのいず
れかを順次選択して設定する設定手段と、この設定手段
によって設定されたテストモードに応じた確認信号を外
部に出力する制御手段とを設けることにより、上記の目
的を達成している。そして、上記確認信号は上記１端子
から外部に出力されることが望ましい。

【０００６】

【実施例】以下、本発明を図面に示す一実施例に基づい
て具体的に説明する。

【０００７】図１において、１はスイッチで、集積回路
２上に形成された１端子であるテスト端子３に接続して
ある。４，５，６，７，８はフリップフロップ、９，１
０，１１，１２はＮＡＮＤゲート、１３，１４，１５，
１６，１７はインバータである。なお、これらにより設
定手段を構成する。インバータ１３〜１６の出力が
“１”になることによりそれぞれテストモード１〜４が
実行される。すなわち、インバータ１３〜１６の出力に
はそれぞれ異なるテスト用の回路（図示せず。）が接続
されている。このテスト用の回路としては、例えばリー
ク電流チェック、分周チェック、ＲＯＭのデータチェッ
ク、ゲート回路チェックなど、従来より公知のものであ
り、その詳細は省略する。１８は基本クロック入力端子
で、基本クロック信号を入力する。なお、本例では３２
ｋＨｚの基本クロック信号を入力する。１９，２０，２
１，２２はシフトレジスタを構成するフリップフロッ
プ、２３，２４，２５，２６はＮＡＮＤゲート、２７は
ＮＯＲゲートで、これらにより制御手段を構成し、テス
トモードに応じた確認信号を出力する。２８は外部出力
端子，２９はリセット端子で、パワーオンクリヤ信号が
供給される。なお、上記のものはすべて集積回路２上に
形成してある。

【０００８】つぎに、図２ｂ〜ｐのタイミングチャート
を参照して動作を説明する。なお、図２ｂ，ｃ，ｄ，
ｅ，ｆ，ｇ，ｈ，ｉ，ｊ，ｋ，ｍ，ｎ，ｐは、図１の
ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ，ｉ，ｊ，ｋ，ｍ，ｎ，ｐ
の出力信号を示す。いま、基本クロック入力端子１８に
は図２ｄのような基本クロック信号（３２ｋＨｚ）が入
力しており、スイッチ１は端子Ｙ（低電位側）に接続し
ているものとする。

【０００９】電源投入によってリセット端子２９にパワ
ーオンクリヤ信号Ｐ１が入力すると、フリップフロップ
４，６，７，８はリセットされ、それぞれの出力ｅ，
ｇ，ｈ，ｉは“０”となる。

【００１０】このときフリップフロップ５は、インバー
タ１１を介してリセットパルスＰ１がセット端子に入力
するので、その出力ｆは“１”となる。

【００１１】ここで、スイッチ１を端子Ｘ（高電位側）
に接続すると、テスト端子３は“１”となり、フリップ
フロップ４は基本クロック信号の立下がりでトリガされ
るので、そのデータ入力端子Ｄに入力している“１”を
取り込み、その出力ｅが“１”となる。よって、出力
ｅ，ｆが“１”となることから、ＮＡＮＤゲート９の出
力は“０”となり、インバータ１３の出力ｊが“１”と
なる。よって、テストモード１が実行される。

【００１２】また、フリップフロップ１９に入力する基
本クロック信号は、フリップフロップ１９で１分周さ
れ、この出力はフリップフロップ２０とＮＡＮＤゲート
２３に入力する。

【００１３】いま、フリップフロップ５の出力ｆが
“１”なので、ＮＡＮＤゲート２３は開いており、基本
クロック信号を１分周した出力は反転してＮＡＮＤゲー
ト２３を通過し、ＮＯＲゲート２７に入力する。

【００１４】フリップフロップ１９の出力を受けるフリ
ップフロップ２０の出力は基本クロック信号を２分周し
たものとなり、フリップフロップ２１とＮＡＮＤゲート
２４に入力する。フリップフロップ２１の出力は基本ク
ロック信号を３分周したものとなり、フリップフロップ
２２とＮＡＮＤゲート２５に入力し、フリップフロップ
２２の出力は基本クロック信号を４分周したものとな
り、ＮＡＮＤゲート２６に入力する。

【００１５】いま、フリップフロップ６の出力ｇとフリ
ップフロップ７の出力ｈとフリップフロップ８の出力ｉ
はすべて“０”なので、ＮＡＮＤゲート２４，２５，２
６は閉じており、基本クロック信号を２分周した出力，
３分周した出力，４分周した出力は、それぞれＮＡＮＤ
ゲート２４，２５，２６を通過できない。

【００１６】よって、ＮＯＲゲート２７の出力ｐ、つま
り確認信号はＮＡＮＤゲート２３の出力すなわち基本ク
ロック信号を１分周したものとなり、これが外部出力端
子２８から出力される。

【００１７】つまり、パワーオンクリヤ信号Ｐ１が入力
した後スイッチ１を１回高電位側に接続すると、テスト
モード１が実行され、同時にテストモード１が動作して
いることを示す確認信号として基本クロック信号を１分
周した周波数信号ｆ１が図２ｐのように発生する。

【００１８】つぎに、スイッチ１を端子Ｙ側に接続する
と、フリップフロップ４は出力ｄの立下がりでトリガさ
れるので、そのデータ入力端子Ｄに入力している“０”
を取り込み、その出力ｅは“０”となる。よって、ＮＡ
ＮＤゲート９，１０，１１，１２は閉じるので、テスト
モードの実行が終了する。

【００１９】この出力ｅの立下がりにより、フリップフ
ロップ５の出力“１”が１ビットシフトし、フリップフ
ロップ６の出力端子ｇが“１”になる。このとき、上述
したように出力ｅが“０”なので、出力ｇはＮＡＮＤゲ
ート１０を通過できない。

【００２０】このとき、フリップフロップ４の反転出力
ｅ´は“１”となり、この出力がフリップフロップ１
９，２０，２１，２２のリセット端子に入力するので、
フリップフロップ１９，２０，２１，２２の出力はすべ
て“０”になる。よって、ＮＡＮＤゲート２３，２４，
２５，２６は閉じ、ＮＯＲゲート２７の出力は“０”と
なり、外部出力端子２８から確認信号は出力されない。

【００２１】すなわち、スイッチ１が端子Ｙと接続して
いる場合、フリップフロップ４の出力ｅは“０”となる
ので、ＮＡＮＤゲート９，１０，１１，１２が閉じテス
トモードが終了するとともに、確認信号の出力も停止す
る。

【００２２】ここで再びスイッチ１が端子Ｘと接続する
と、フリップフロップ４の出力ｅが“１”となり、ＮＡ
ＮＤゲート９，１０，１１，１２に入力する。

【００２３】いま、出力ｆ，ｈ，ｉは“０”、出力ｇは
“１”なので、ＮＡＮＤゲート９，１０，１１，１２の
中でＮＡＮＤゲート１０の出力だけが“０”となり、よ
ってインバータ１４の出力ｋが“１”となる。すなわ
ち、テストモード２が実行される。

【００２４】このとき、フリップフロップ４の反転出力
ｅ´は“０”となるので、フリップフロップ１９，２
０，２１，２２のリセットは解除され、それぞれ上記の
出力を発生する。

【００２５】そして、出力ｆ，ｈ，ｉは“０”、出力ｇ
は“１”なので、ＮＡＮＤゲート２３，２４，２５，２
６の中でＮＡＮＤゲート２４だけが開いており、基本ク
ロック信号を２分周した出力が反転してＮＡＮＤゲート
２４を通過し、ＮＯＲゲート２７に入力する。

【００２６】よって、ＮＯＲゲート２７の出力ｐ、つま
り確認信号は基本クロック信号を２分周した周波数信号
ｆ２（図２ｐ）となり、これが外部出力端子２８から出
力される。

【００２７】つまり、テストモード１を実行していると
きにスイッチ１を低電位側に切り換えた後、再び高電位
側に接続すると、テストモード２が実行され、同時にテ
ストモード２が動作していることを示す確認信号として
基本クロック信号を２分周したものが出力される。

【００２８】以下同様に、スイッチ１が操作されるごと
にシフトレジスタの出力ｈ，ｉが“１”になり、これに
伴いＮＡＮＤゲート１１，１２の出力が“０”になり、
インバータ１５，１６の出力が“１”になるので、テス
トモード３，４が順次実行される。このときテストモー
ドの変化に同期してＮＯＲゲート２７から基本クロック
信号を３分周した確認信号ｆ３（図２ｐ）と基本クロッ
ク信号を４分周した確認信号ｆ４（図２ｐ）とが順次出
力される。

【００２９】つまり、テストモード２を実行していると
きにスイッチ１を低電位側に切り換えた後、再び高電位
側に接続すると、テストモード３が実行され、同時にテ
ストモード３が動作していることを示す確認信号として
基本クロック信号を３分周したものが出力され、この後
同様にスイッチ１を低電位側に切り換えた後、再び高電
位側に接続すると、テストモード４が実行され、同時に
テストモード４が動作していることを示す確認信号とし
て基本クロック信号を４分周したものが出力される。

【００３０】以下、スイッチ１を操作することにより、
上記の動作を繰り返す。

【００３１】すなわち、スイッチ１を、高電位側である
端子Ｘと低電位側である端子Ｙとに繰り返して切り換え
るたびに、テストモード１〜４がシフトして実行されす
べてのテストモードを順次行なうことができる。

【００３２】このように、１つのスイッチを操作するご
とに複数のテストモードが順次選択されて、しかも実際
に実行されているテストモードを確認できる確認信号を
出力するので、集積回路の省スペースおよびコストダウ
ンが図れる。

【００３３】なお、確認信号として出力される周波数信
号は、外部の判定回路（図示せず。）に供給され、その
周波数から現在どのモードが選択されているかを判定す
る。

【００３４】上記では、確認信号が確認信号出力用の端
子（外部出力端子２８）から出力する例を示したが、つ
ぎにテスト端子から確認信号を出力する例を図３を参照
して説明する。

【００３５】図３において、３０はＮチャネルトランジ
スタである。３１は電流電圧変換回路で、集積回路２の
外部に設けてある。なお、図１と同一番号のものは同一
のものとする。

【００３６】つぎに、動作を説明する。

【００３７】リセット端子２９にパワーオンクリヤ信号
が入力した後、スイッチ１が端子Ｘと接続することによ
り、上記と同様にインバータ１３の出力ｊが“１”とな
り、テストモード１が動作する。

【００３８】このときＮＯＲゲート２７の出力ｐとして
基本クロック信号を１分周した出力が発生し、この出力
はＮチャネルトランジスタ３０のゲートに入力する。Ｎ
チャネルトランジスタ３０はゲートに入力する信号に応
じてオンオフを繰り返し、これによりテスト端子３に基
本クロック信号を１分周した信号に応じた脈流電流が発
生する。この脈流電流を外部の電流電圧変換回路３１で
電圧に変換することにより、上記図２ｐと同様の出力が
得られ、これが確認信号となる。以下、スイッチ１の操
作にしたがって上記の例と同様の動作を行なう。

【００３９】この例では、テスト入力端子から確認信号
が出力されるので、テストモードの実行および確認に要
する端子が１つで済むので、上記の例よりもチップ面積
を縮 小できる。

【００４０】なお、上記では確認信号として周波数の異
なる信号を出力するようにしたが、上記に限らず、テス
トモードごとにパルス列（パターン）を変えたり、パル
スのデューティ比を変えたり、パルスの長さを変えるよ
うにしてもよい。

【００４１】また、上記ではスイッチ１を高電位側と低
電位側とに接続を単に切り換えることによりテストモー
ドを変更したが、これも上記に限らず、スイッチ１が高
電位側または低電位側に接続している時間に応じてテス
トモードを変更するようにしてもよいし、高電位側と低
電位側との接続時間の比に応じて変更するようにしても
よい。

【００４２】また、スイッチ１を端子Ｘ側に接続してい
る間、テストモードの確認信号をサイクリックに順次変
更していき、所望のテストモードを示す確認信号が出力
されたときにスイッチ１を端子Ｙと接続することによ
り、出力されていた確認信号に応じたテストモードを実
行するとともに、その確認信号を出力するようにしても
よい。

【００４３】つぎに、他の実施例を図４を参照して説明
する。

【００４４】同図において、３２はテスト回路で、所望
のテストを実行する回路である。３３はテストモード選
択回路で、プッシュスイッチ等からなり、所望のテスト
モードを選択する。

【００４５】つぎに動作を説明する。

【００４６】テストモード選択回路３３により所望のテ
ストモードが選択されると、テスト回路３２はテスト端
子３に切換え信号を出力する。集積回路２は、この切換
え信号によりテストモード１を実行させる信号とそれに
応じた確認信号をテスト回路３２に出力する。テスト回
路３２は入力する確認信号と選択されたテストモードと
を比較し、一致していればテストモード１を実行し、一
致していなければ切換え信号を再び出力してテストモー
ド２を指定する、以下、入力する確認信号と選択された
テストモードとが一致するまで切換え信号を出力し、一
致が検出された場合そのテストモードを実行する。

【００４７】この例によれば、テストモード選択回路３
３で所望のテストモードを選択するだけで自動的に選択
したテストモードが実行されるので、上記の例のように
所望のテストモードが選択されるまでスイッチ１を何回
も操作する必要がなくなり、上記の例に比べて煩しい操
作を解消できる。

【００４８】また、上記の各例では、基本クロック信号
の周波数を３２ｋＨｚとしたが、これも上記に限らず適
宜変更可能である。

【００４９】また、上記の各例では４種類のテストモー
ドを実行する例を示したが、テストモードの種類は４種
類に限らず、適宜変更可能である。

【００５０】

【発明の効果】本発明は、１端子に外部から入力される
信号によって複数のテストモードのいずれかを順次選択
して設定する設定手段と、この設定手段によって設定さ
れたテストモードに応じた確認信号を外部に出力する制
御手段とを設けることにより、複数のテストモードを有
する集積回路装置のチップ面積の削減、低コスト化およ
び使用者が現在実行しているテストモードの識別ができ
る。よって、例えばノイズ等により指定したものでない
テストモードが実行された場合でも、設定したものでな
いテストモードが実行していることが確認できるので、
誤ったテストデータを得てしまうという不都合を解消で
きる。

【００５１】上記確認信号を上記１端子から外部に出力
されるようにすれば、テストモードの実行および確認に
要する端子が１つで済むので、さらにチップ面積を縮小
でき る。

【図面の簡単な説明】

【図１】本発明の一実施例を示した電気回路図。

【図２】図１の動作説明のためのタイミングチャート

【図３】本発明の他の実施例を示した電気回路図。

【図４】本発明のさらに他の実施例を示したブロック回
路図。

【符号の説明】

３ １端子 １３，１４，１５，１６ 設定手段 ２７ 制御手段

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 １端子に外部から入力される信号によっ
   て複数のテストモードのいずれかを順次選択して設定す
   る設定手段と、 この設定手段によって設定されたテストモードに応じた
   確認信号を外部に出力する制御手段とを具備したことを
   特徴とするテスト機能付集積回路。
2. 【請求項２】 請求項１において、上記確認信号は上記
   １端子から外部に出力されることを特徴とするテスト機
   能付集積回路。