JP2023511338A - 集積半導体ウェーハ装置のための設置方法及び設置装置 - Google Patents

集積半導体ウェーハ装置のための設置方法及び設置装置 Download PDF

Info

Publication number
JP2023511338A
JP2023511338A JP2022543701A JP2022543701A JP2023511338A JP 2023511338 A JP2023511338 A JP 2023511338A JP 2022543701 A JP2022543701 A JP 2022543701A JP 2022543701 A JP2022543701 A JP 2022543701A JP 2023511338 A JP2023511338 A JP 2023511338A
Authority
JP
Japan
Prior art keywords
spring
semiconductor wafer
recess
glass substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022543701A
Other languages
English (en)
Other versions
JP7438374B2 (ja
Inventor
ロマーン オストホルト
ノルベルト アンブロジウス
ラファエル サントス
Original Assignee
エルペーカーエフ レーザー ウント エレクトロニクス アーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルペーカーエフ レーザー ウント エレクトロニクス アーゲー filed Critical エルペーカーエフ レーザー ウント エレクトロニクス アーゲー
Publication of JP2023511338A publication Critical patent/JP2023511338A/ja
Application granted granted Critical
Publication of JP7438374B2 publication Critical patent/JP7438374B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Micromachines (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)

Abstract

集積半導体ウェーハ装置、特に製造時中間生産物としての集積半導体コンポーネント装置のための設置方法であって、－壁（３）により形成される少なくとも１つの凹所（２）を有するガラスサブストレート（１）、－凹所（２）に配置されるべき１又は複数の半導体ウェーハ、特に半導体コンポーネント（９）、及び－凹所（２）に係合し、１又は複数の半導体ウェーハ（９）の凹所（２）における位置保持及び／又は整列のためにガラスサブストレート（１）上に形成された少なくとも１つのばね要素（１９）、を有する方法は、以下の方法ステップ：－ガラスサブストレート（１）に、位置決めすべき半導体ウェーハ（９）の輪郭スペース（Ｋ）に係合する緩和したばね要素（１９）を備え、－ばねマニピュレータサブストレート（２２）に、位置決めすべき半導体ウェーハ（９）の及び／又は少なくとも１つのばね要素（１９）の輪郭スペース（Ｋ）に適合する操作要素（２５）を備え、－ガラスサブストレート（１）をばねマニピュレータサブストレート（２２）に対して移動させ、それによりばね要素（１９）に半導体ウェーハ（９）の輪郭スペース（Ｋ）の外側にプレストレスを与え、ばね要素（１９）を偏向させるように、その操作要素（２５）を凹所（２）に進入させ、－半導体ウェーハ（９）を凹所（２）内に配置し、及び－ガラスサブストレート（１）をばねマニピュレータサブストレート（２２）に対して移動させて戻し、それによりばね要素（１９）を解放するように、その操作要素（２５）を半導体ウェーハ（９）の輪郭スペース（Ｋ）の外側に移動させ、その結果、少なくとも１つのばね要素（１９）が半導体ウェーハ（９）に作用し、凹所（２）においてその位置を保持し及び／又はそれを整列させる、ことを特徴とする。

Description

本発明は、独国特許出願ＤＥ１０２０２０２００８１７．５の優先権を主張し、その内容は参照によりここに組み込まれる。
本発明は、集積半導体ウェーハ装置、特に製造時中間生産物としての集積半導体コンポーネント装置のための設置方法に関し、及びこの設置方法を実行するための設置装置に関する。
以下の情報は、本発明の背景を明確化することを意図している。半導体産業は、様々な電子部品の集積密度の連続的な改良のおかげで急速に成長してきた。大部分は、この集積密度の改良は、より多くのコンポーネントが特定の領域に集積され得ることを意味する最小の特徴サイズの反復の減少から生じている。
小型化、高速度及びより大きいバンド幅並びにより低い電力消費に対する要求が近年増加しているので、ダイとも呼ばれる、包装されていない半導体ウェーハのためのより小さくより創造的な包装技術のニーズが上昇している。
連続的な集積の途中で、個々の半導体ウェーハとして回路基板に互いに隣接して先に取り付けられた非常に多数のアセンブリは結合され、「より大きな」半導体ウェーハを形成する。この場合、絶対的な大きさが製造方法の連続的な改良を介して減少できるので、「より大きな」はダイ上の回路の数を意味する。
積み重なった半導体装置において、論理回路、メモリー、プロセッサー回路などの能動回路は、少なくとも部分的に別個のサブストレート上に製造され、次いで物理的に及び電気的に互いに結合されて、機能デバイスを形成する。このような結合方法は非常に精練された技術を使用し、改良が望まれる。
半導体ウェーハ上の例えばＣＰＵとキャッシュの２つの補完アセンブリの組み合わせが、用語「オンダイ」を用いて書き直され得る：ＣＰＵは「オンダイの」キャッシュを有し、すなわち同じ半導体ウェーハ上に直接キャッシュを有し、それはデータの交換を相当スピードアップさせる。アセンブリ技術及び包装技術（ＡＶＴ）は、回路環境への半導体ウェーハ包装及び集積のさらなる加工を扱う。
多くの集積回路が通常、単一の半導体ウェーハ上に製造され、ウェーハ上の個々の半導体ウェーハは切断線に沿って集積回路をカットすることで単体化される。個々の半導体ウェーハは通常別個に、例えばマルチ半導体ウェーハモジュールに又は他のタイプのパッケージに封入される（カプセル化される）。
ウェーハレベルパッケージ（ＷＬＰ）構造が、電気製品の半導体コンポーネントのための包装構造として使用される。多数の電気的な入力／出力（Ｉ／Ｏ）端子及び高出力集積回路（ＩＣ）のための増大した要求が、電気的なＩ／Ｏ端子のためのより大きい中央距離を可能にするファンアウトタイプのＷＬＰ構造の発展をもたらした。
この場合、１又は複数の電気的な再配線層（再分配層：ＲＤＬ）を有する電気的な再配線構造が使用される。各々のＲＤＬは構造化された金属被覆層として設計されてもよく、電気的な配線として機能する。電気的な配線は、カプセルに埋め込まれた電子部品を、半導体コンポーネントパッケージの外部端子に及び／又は半導体コンポーネントパッケージの底面に配置された１又は複数の半導体ウェーハの１又は複数の電極に接続する。
特許文献１は、半導体ウェーハが流延材料・注封材料に埋め込まれている半導体パッケージを開示している。再分配層が、半導体ウェーハパッケージの表面設置のためのソルダーボールを具備している。半導体パッケージを通るビア（スルーガラスビア）が、半導体パッケージの表面にはんだ材料を具備しており、それによって第２の半導体パッケージが第１の半導体パッケージの上に積み重ねられ得る。
特許文献２は、表面設置のための半導体ウェーハパッケージを開示している。複数の端子が主面に設けられており、その端子に第２の半導体ウェーハパッケージが取り付けられ得る。
特許文献３は、論理回路部品及びパワー部品を有する電子モジュールを開示している。論理回路部品及びパワー部品は、上下に配置されたサブストレートに配置され、一緒に成形されている。
特許文献４及び特許文献５はさらに、ＴＳＭＣの３Ｄ半導体ウェーハ集積を記載している。半導体ウェーハはプラスチック樹脂に成形され、ビアはスルーシリコンビアの形態で作られるか、金属ロッドの形態で流延材料に埋め込まれる。
特許文献６は、ＣＳＰの充填不足を扱っており、そこでの製造時－中間生成物として半導体チップをそのキャリアで受容するための側壁を備えた凹所を有するホルダーを開示している。
特許文献７は、弾性手段と少なくとも部分的に一列に並んだチップを受容するための凹所を有する金属又は樹脂から作られるチップを加工するためのホルダーを開示している。
さらに、特許文献８は複雑な３Ｄ集積に関し、特許文献９は「集積されたファンアウトパッケージ」に関する。
流延材料を導入することで、半導体ウェーハ間の相対的な移動、さらに半導体ウェーハのための予め定められた意図する位置に対する相対的な移動がもたらされる。流延材料の硬化誘発された収縮が、凸凹な変形をもたらし得る張力を付加的に生じさせる。流入する流延材料のダイナミックな力がさらに、サブストレート上の半導体ウェーハのドリフトを生じさせる。さらに、裏面金属被覆を加工することで反り問題が生じ得ることが既に知られている。
上述の不都合を避けるために、最も近い従来技術を表す特許文献１０は、特許請求項１のプレアンブル部分に従う方法を提供し、１又は複数の半導体ウェーハを収容するための、対応する壁により形成される少なくとも１つの凹所を有するガラスから作られたサブストレートが、流延材料の導入の前に、半導体ウェーハに対して位置決めされ又は固定され、それにより少なくとも個々の半導体ウェーハがガラスサブストレートの壁によって取り囲まれる。したがって、１又は複数の半導体ウェーハをそれぞれの凹所に配置し、それらを他の半導体ウェーハから分離して配置することで、これらが流延材料の導入により引き起こされる望まれない影響から最適に保護される。ガラスサブストレートがサブストレートの又は半導体ウェーハを担持するプラスチックサブストレートの主延在平面と平行な半導体ウェーハの移動を１００μｍ未満に及び実施形態に応じて１０μｍ未満に制限することが試験により既に示されている。この目的のために、ガラスサブストレートは、半導体ウェーハに適合した凹所を有するマスクを形成し、それら凹所は好ましくはスルーホール（スルーガラスビア：ＴＧＶ）を既に具備でき、貫通接続を可能にする。
ＤＥ１０２００７０２２９５９Ａ１ ＵＳ６７１６６７０Ｂ１ ＤＥ１０２００６０３３１７５Ａ１ ＵＳ２０１４／００９１４７３Ａ１ ＵＳ２０１５／００６９６２３Ａ１ ＷＯ１９９８／０３７５８０Ａ１ ＵＳ４９５３２８３Ａ ＵＳ２０１５／０３０３１７４Ａ１ ＵＳ２０１７／０２０７２０４Ａ１ ＷＯ２０１９／０９１７２８Ａ１
さらに、特許文献１０に従うこの従来技術から、ガラスサブストレートの壁に、凹所における半導体ウェーハの位置保持及び／又は方向付けのためのばね要素を設けることが知られている。半導体ウェーハの対応する凹所への導入はここで問題を生じさせる、というのもこの目的のために繊細なばね要素が、それらが半導体ウェーハの輪郭によって占められるスペースの外側に位置決めされる広がった位置－ここで「輪郭スペース」と称する－と、半導体ウェーハに作用する位置の間で適切に扱われなければならないからである。
この問題を解決するために、本発明は、請求項１の特徴部分に従う製造中間生成物としてのこのような集積半導体ウェーハ装置のための対応する設置方法、及び請求項８に従う方法の対応する実施のための対応する設置装置を提供する。
したがって、本発明に従う設置方法は以下のステップを有する：
－ガラスサブストレートに、位置決めすべき半導体ウェーハの輪郭スペースに係合する緩和したばね要素を備え、
－ばねマニピュレータサブストレートに、位置決めすべき半導体ウェーハの及び／又は少なくとも１つのばね要素の輪郭スペースに適合する操作要素（マニピュレーション要素）を備え、
－ガラスサブストレートをばねマニピュレータサブストレートに対して移動させ、それによりばね要素に半導体ウェーハの輪郭スペースの外側にプレストレスを与え、ばね要素を偏向させるように、その操作要素を凹所に進入させ、
－半導体ウェーハを凹所内に配置し、及び
－ガラスサブストレートをばねマニピュレータサブストレートに対して移動させて戻し、それによりばね要素を解放するように、その操作要素を半導体ウェーハの輪郭スペースの外側に移動させ、その結果、少なくとも１つのばね要素が半導体ウェーハに作用し、凹所においてその位置を保持し及び／又はそれを整列させる。
本発明に従う方法は、技術的に簡単にガラスサブストレートでの１又は複数のばね要素の定められた非常に優しい操作を実現するために、ばねマニピュレータサブストレートを使用する。
ガラスサブストレート及びばねマニピュレータサブストレートは、非線形の自己収束によるレーザー照射によって加工され、次に適切なエッチング速度で及び適切なエッチング持続時間の間エッチングによる異方性の材料除去を受けるので、殆ど平坦な壁表面が凹所の境界表面及びサブストレート内の既存の構造の側面として生成され、それにより半導体ウェーハが、側壁表面から及びゆえに隣接する半導体ウェーハから非常に小さい距離を置いて配置され得る。
ガラスサブストレート及びばねマニピュレータサブストレートにおいて側壁表面を形成する凹所を製造する方法において、名称ＬＩＤＥ（Laser Induced Deep Etching）で知られたレーザー誘起ディープエッチングが使用される。この場合、ＬＩＤＥ法により、極めて正確な穴（スルーガラスビア＝ＴＧＶ）及び構造を非常に高速度で導入することが可能となり、よってガラスサブストレート及びばねマニピュレータサブストレートの合理的な製造のための要件がもたらされる。
従属請求項は、本発明に従う設置方法の好ましい発展形態を特定する。操作要素はそれゆえガラスサブストレートの厚さの半分より少ない最大深さまでその凹所に進入する。これは、１又は複数のばね要素のための必要な操作行程と半導体ウェーハを収容するために凹所の利用可能な深さの最小の可能な切り取りの間の合目的的な妥協を表す。
操作要素は好ましくは、下からガラスサブストレートの凹所に進入し、それにより半導体ウェーハは好都合に上から凹所にフィットすることができる。
操作要素のための好都合な形状は、それぞれのばね要素のために、台形断面を有する及び側面の操作フランクを有する台形状の突起である。この突起は、ばねマニピュレータサブストレートの板状基体に、好ましくは一体的に形成され得る。斜めに設定される側面の操作フランクは、繊細なばね要素への段階的な、したがって優しい作用を生じる。ここで、操作要素自体は、多数の製造サイクルに対して十分安定的であるように設計される。
凹所における前記半導体ウェーハは好ましくは、ガラスサブストレートとばねマニピュレータサブストレートの間の相対移動によって上げられた中間位置において前記操作要素上に位置し、前記操作要素が前記凹所から外側に移動されると、前記凹所におけるその最終位置に下げられる。ばねマニピュレータサブストレートの延伸とばね要素の関連する作動・活性化によって、それは前記ばね要素によって凹所内に保持され、そこで整列される。
１つの方法技術的な発展形態では、半導体ウェーハは、操作要素上に一時的に位置する半導体ウェーハのための付加的な固定として負圧を受けてもよい。同様に、ガラスサブストレートとばねマニピュレータサブストレートの間の負圧の適用はさらに、これら２つの構成部品の間の相対移動を保証し得る。
装置の観点では、１つの好ましい実施形態によれば、厚さ方向に連続する吸引流路が、前記ばねマニピュレータサブストレートに、特にその基体及び／又は前記操作要素に形成されている。
例示の実施形態を図面に示し、本発明をさらに説明するために以下に記載する。
本発明に従わない実施形態における凹所及びスルーガラスビア（ＴＧＶ）を有するガラスサブストレート（ガラス基板）の垂直な断面イラストレーションを示す。 同様に本発明に従わない実施形態における凹所及びスルーガラスビアを有するガラスサブストレートの水平な断面イラストレーションを示す。 集積半導体ウェーハパッケージの垂直な断面イラストレーションを示す。 半導体ウェーハを方向付けするためのばね要素を備えた集積半導体ウェーハ装置の１つの実施形態の概略的な断面平面図を示す。 （及び図６）２つの異なる設置位置におけるばね要素を有するさらなる実施形態におけるガラスサブストレートの概略的な断面平面図を示す。 （及び図５）２つの異なる設置位置におけるばね要素を有するさらなる実施形態におけるガラスサブストレートの概略的な断面平面図を示す。 ガラスサブストレートを有する設置装置の概略的な垂直断面イラストレーションを示し、ガラスサブストレート及びばねマニピュレータサブストレートは互いから離れた相対位置にある。 図７と同様なイラストレーションを示し、ばねマニピュレータサブストレートはガラスサブストレートに進入している。 設置装置のための連続的な設置－中間段階を有する図７及び８と同様なイラストレーションを示す。 設置装置のための連続的な設置－中間段階を有する図７及び８と同様なイラストレーションを示す。 設置装置のための連続的な設置－中間段階を有する図７及び８と同様なイラストレーションを示す。 設置装置のための連続的な設置－中間段階を有する図７及び８と同様なイラストレーションを示す。
図１は、後述する設置方法を対象としたガラスサブストレート１の最も重要な特徴を示す。厚さＤのガラスサブストレート１が、複数の凹所２と間隔ｂを備えている。「スルーガラスビア」、省略してＴＧＶとして知られているスルーホール４が、凹所２を取り囲む、ガラスサブストレート１の壁３に形成され、当該スルーガラスビアには、金属被覆５が従来通りに導入される。ガラスサブストレート１は、少なくとも基本的に、無アルカリガラスから、特にアルミノホウケイ酸ガラス又はホウケイ酸ガラスから成る。
図２は、平面図にて長方形である凹所２を再び有する同様のガラスサブストレート１の平面図を示す。壁３の領域では、図２の左に示される凹所２の両側にスルーホール４が導入され、距離を置いてその細い側面６，７に位置する。このタイプの更なるスルーホール４が、図２の右に示される凹所２の下に平行に２列で位置している。
凹所２は、－図１に示されるように－スルーホール（貫通孔）として設計されてもよいが、止まり穴として設計されてもよい。
図１及び２に従うガラスサブストレート１の場合のさらなる幾何学的比率は次のようである：その材料厚さＤは例えば５００μｍ未満であり、好ましくは３００μｍ未満であり、さらにいっそう好ましくは１００μｍ未満である。壁３の壁厚ｂは５００μｍ未満であり、好ましい漸次的変化は３００μｍ未満、２００μｍ未満、１００μｍ未満又は５０μｍ未満であり、好ましくはガラスサブストレート１の材料厚さＤより小さい。それに応じて、ガラスサブストレート１における２つの凹所２の間の最大の残りの壁厚ｂの、その材料厚Ｄに対する比ｂ／Ｄは、１：１未満、好ましくは２：３未満、１：３未満又は１：６未満であり得る。
図３から明らかなように、半導体コンポーネント９が側壁表面８から最小の可能な距離を隔ててそこに収納され得るように、ガラスサブストレート１における凹所２の大きさは原則として選択される。凹所２の位置は、それらがいわゆる「チップパッケージ」又は「ファンアウトパッケージ」として知られる集積半導体コンポーネント装置において半導体ウェーハとして形成される半導体コンポーネント９の望ましい後続の位置決めに対応するように選択される。
さて図３は、ガラスサブストレート１がチップパッケージの製造においてどのように使用され得るかを概略的に示す。壁３の側壁表面８と、これらに対向する半導体コンポーネント９の側面の間の距離は、この場合例えば３０μｍ未満、好ましくは２０μｍ未満、１０μｍ未満又は５μｍ未満である。
半導体コンポーネント９をガラスサブストレート１内のそれらの位置に固定するために、流延材料１２が凹所に流し込まれる。これは、ガラスサブストレート１、金属被覆５によってそこに導入されるスルーホール４及び流延材料１２に埋め込まれる半導体コンポーネント９の小型ユニットを生じさせる。再分配層と半導体コンポーネント９と接触するためにそこに位置決めされるソルダーボールを適用することによる図３に従う装置のさらなる加工は本発明の主題ではなく、特許文献１０に詳細に記載されている。
ガラスサブストレート１のそれぞれの凹所２における半導体コンポーネント９のきついフィッティング（嵌合）の際にコンポーネント９の傾斜に対抗するために、－図４に示されるように－コンポーネント９の角のための切り欠き１７をそれぞれの凹所２の角領域にガラスサブストレート１に形成することが可能である。
さらに、側壁表面８から突出する複数のストッパ１８がガラスサブストレート１に配置され、それにより凹所２における半導体コンポーネント９の位置固定の際のいわゆる「過剰決定（overdeterminacy）」を回避できる。
最後に、半導体コンポーネント９の予備固定はまた、ストッパ１８に対向する、ガラスサブストレート１の側壁表面８における２つのばね要素１９によって追加的にさらに最適化される。しかしながら、構造要素凹所１７、ストッパ１８及びばね要素１９はまた別個に、それぞれ単独で又はさもなければ様々な組み合わせで、集積半導体ウェーハ装置の様々な凹所２に挿入され得ることに留意されたい。
本発明を実施する設置方法及びここで対応的に使用される設置装置を以下により詳細に記載する。この場合、図５及び６は、図４と同様に、ここでは描かれていない半導体ウェーハを収容するための凹所２を備えたガラスサブストレート１を再び示す。それは図５及び６において破線形状でマークされたその輪郭スペースＫによってのみ示されている。輪郭スペースＫは、その平面図に対して半導体ウェーハによって占められる外側プロフィールを表す。この実施形態では、２つのばね要素１９はそれぞれ、ばねアーム２０によって形成されており、ばねアーム２０は、それらの端部でガラスサブストレートに接続しており、それらの他方の端部で互いに指向しており、図５に示されるそれらの緩和した位置では凹所２に僅かに斜めに突き出ている。ばねアーム２０はそれにより輪郭スペースＫに係合する。図６は、ばねアーム２０の偏向した張られた位置を示しており、そこではこれらアームは輪郭スペースＫの外側に移動しており、もはやそれと交差しない。
図７及び８に関連して、今度は本発明に従う設置装置２１の説明をするが、そのコア構成要素はばねマニピュレータサブストレート２２である。これは、対応するフィリグリー法（金銀線細工法）を用いてガラスサブストレート１に同様に製造され、板状基体２３と、台形断面を有する及び側面の操作フランク２６を有する、台形状の突起の形態でその上側２４に形成された操作要素２５とを有する。これら操作要素２５のプロフィール及び高さは、それらがばね要素１９のばねアーム２０と適切に交わることができるように選択される。詳細には、ガラスサブストレート１をばねマニピュレータサブストレート２２に関して移動させるために、ばねマニピュレータサブストレート２２はガラスサブストレート１に対して下から動かされ、それにより操作要素２５が凹所２に突入し、それらの操作フランク２６によってばねアーム２０を徐々に掴み、それらアームを図５又は７に示される緩和した位置から、図６又は８に示されるテンションのかかった外側に押された位置に運ぶ。このステップは図９ａ及び９ｂにも示されている。
この位置では、輪郭スペースＫが開けられ、従って半導体コンポーネント９が何の妨げも無く上からそこに位置する操作要素２５上の凹所２に配置できる程度に、ばねアーム２０は外側に押圧される－図９ｃ参照。
ばねマニピュレータサブストレート２２は次に再び下げられ、その結果先ず、それぞれの半導体コンポーネント９が凹所２にさらに下げられ、次にばねアーム２０が解放される。これらばねアームはしたがって半導体コンポーネント９に作用し、それらを位置に関して正確に凹所２において整列させる。この製造中間ステップに基づき、－上述したように従来技術と同様に－半導体コンポーネント９を凹所２に成型し（cast）、再分配層及びソルダーボールを適用することが再び可能である。
装置の観点では、ばねマニピュレータサブストレート２２はまだ、操作要素２５の領域において厚さ方向ＤＲに及びそれらの間で連続する吸引流路２７，２８を具備することで補足する必要がある。図９ａ～９ｄにおいて中央に描かれた吸引流路２７は、凹所２の間の壁３と同じ高さであり、負圧の適用ｐによってガラスサブストレート１とばねマニピュレータサブストレート２２の間の相対移動の際の運動を駆動するよう機能する。半導体コンポーネント９は同様に、負圧の適用ｐによって他の吸引流路２８を介して操作要素２５上のそれらの位置に固定される。
ばねアーム２０の屈曲・偏向は５～１００μｍ程度である。操作要素２５の高さｈ及びゆえに凹所へのその最大進入深さｔは相当に小さく、好ましくはガラスサブストレート１の厚さＤの半分より小さい。
１ ガラスサブストレート
２ 凹所
３ 壁
９ 半導体ウェーハ
１９ ばね要素
２２ ばねマニピュレータサブストレート
２５ 操作要素
Ｋ 輪郭スペース

Claims (11)

  1. 集積半導体ウェーハ装置、特に製造時中間生産物としての集積半導体コンポーネント装置のための設置方法であって、
    －壁（３）により形成される少なくとも１つの凹所（２）を有するガラスサブストレート（１）、
    －前記凹所（２）に配置されるべき１又は複数の半導体ウェーハ、特に半導体コンポーネント（９）、及び
    －前記凹所（２）に係合し、１又は複数の半導体ウェーハ（９）の前記凹所（２）における位置保持及び／又は整列のために前記ガラスサブストレート（１）に形成された少なくとも１つのばね要素（１９）、を有する方法において、
    以下の方法ステップ：
    －前記ガラスサブストレート（１）に、位置決めすべき前記半導体ウェーハ（９）の輪郭スペース（Ｋ）に係合する緩和したばね要素（１９）を備え、
    －ばねマニピュレータサブストレート（２２）に、位置決めすべき前記半導体ウェーハ（９）の及び／又は前記少なくとも１つのばね要素（１９）の前記輪郭スペース（Ｋ）に適合する操作要素（２５）を備え、
    －前記ガラスサブストレート（１）を前記ばねマニピュレータサブストレート（２２）に対して移動させ、それにより前記ばね要素（１９）に前記半導体ウェーハ（９）の前記輪郭スペース（Ｋ）の外側にプレストレスを与え、前記ばね要素（１９）を偏向させるように、その操作要素（２５）を前記凹所（２）に進入させ、
    －前記半導体ウェーハ（９）を前記凹所（２）内に配置し、及び
    －前記ガラスサブストレート（１）を前記ばねマニピュレータサブストレート（２２）に対して移動させて戻し、それにより前記ばね要素（１９）を解放するように、その操作要素（２５）を前記半導体ウェーハ（９）の前記輪郭スペース（Ｋ）の外側に移動させ、その結果、前記少なくとも１つのばね要素（１９）が前記半導体ウェーハ（９）に作用し、前記凹所（２）においてその位置を保持し及び／又はそれを整列させる、
    を特徴とする方法。
  2. 前記操作要素（２１）が、前記ガラスサブストレート（１）の厚さ（Ｄ）の半分より少ない最大進入深さ（ｔ）まで前記凹所（２）に進入する、ことを特徴とする請求項１に記載の設置方法。
  3. 前記操作要素（２５）が、下から前記ガラスサブストレート（１）の前記凹所（２）に進入する、ことを特徴とする請求項１又は２に記載の設置方法。
  4. 前記ばね要素（１９）のための、台形断面を有する及び側面の操作フランク（２６）を有する突起が、操作要素（２５）として使用される、ことを特徴とする請求項１～３のいずれか一項に記載の設置方法。
  5. 前記凹所（２）における前記半導体ウェーハ（９）は、上げられた中間位置において前記操作要素（２５）上に位置し、前記操作要素（２５）が前記凹所（２）から外側に移動されると、前記凹所（２）におけるその最終位置に下げられる、ことを特徴とする請求項１～４のいずれか一項に記載の設置方法。
  6. 前記操作要素（２５）上に位置する前記半導体ウェーハ（９）は、負圧の適用によって前記中間位置において前記操作要素（２５）上に固定される、ことを特徴とする請求項５に記載の設置方法。
  7. ガラスサブストレート（１）とばねマニピュレータサブストレート（２２）の間の相対移動が、これら２つのコンポーネント間での負圧の適用（ｐ）によって実現される、ことを特徴とする請求項１～６のいずれか一項に記載の設置方法。
  8. 請求項１～７のいずれか一項に記載の設置方法を実施する設置装置であって、
    前記ガラスサブストレート（１）に対してその厚さ方向（ＤＲ）に移動可能なばねマニピュレータサブストレート（２２）を有し、
    前記ばねマニピュレータサブストレート（２２）は、位置決めすべき前記半導体ウェーハ（９）の及び／又は前記少なくとも１つのばね要素（１９）の前記輪郭スペース（Ｋ）に適合する少なくとも１つの操作要素（２５）を備えている、ことを特徴とする設置装置。
  9. 前記ばねマニピュレータサブストレート（２２）は、そこに配置された前記少なくとも１つの操作要素（２５）を有する板状基体（２３）から形成されている、ことを特徴とする請求項８に記載の設置装置。
  10. 前記操作要素（２５）は、前記ばね要素（１９）のための、台形断面を有する及び側面の操作フランク（２６）を有する突起として設計されている、ことを特徴とする請求項８又は９に記載の設置装置。
  11. 前記厚さ方向（ＤＲ）に連続する吸引流路（２７，２８）が、前記ばねマニピュレータサブストレート（２２）に、特に前記板状基体（２３）及び／又は前記操作要素（２５）に形成されている、ことを特徴とする請求項８～１０のいずれか一項に記載の設置装置。
JP2022543701A 2020-01-23 2021-01-12 集積半導体ウェーハ装置のための設置方法及び設置装置 Active JP7438374B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102020200817.5A DE102020200817B3 (de) 2020-01-23 2020-01-23 Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung
DE102020200817.5 2020-01-23
PCT/EP2021/050495 WO2021148281A1 (de) 2020-01-23 2021-01-12 Montageverfahren für eine integrierte halbleiter-wafer-vorrichtung sowie montagevorrichtung

Publications (2)

Publication Number Publication Date
JP2023511338A true JP2023511338A (ja) 2023-03-17
JP7438374B2 JP7438374B2 (ja) 2024-02-26

Family

ID=74184654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022543701A Active JP7438374B2 (ja) 2020-01-23 2021-01-12 集積半導体ウェーハ装置のための設置方法及び設置装置

Country Status (8)

Country Link
US (1) US20230096742A1 (ja)
EP (1) EP4094285A1 (ja)
JP (1) JP7438374B2 (ja)
KR (1) KR20220127838A (ja)
CN (1) CN115004346A (ja)
DE (1) DE102020200817B3 (ja)
TW (1) TWI803805B (ja)
WO (1) WO2021148281A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022130976B3 (de) 2022-11-23 2023-11-30 Lpkf Laser & Electronics Aktiengesellschaft Monolithische Membran aus Glas, Doppel-Vertikalmembran-Anordnung, mikromechanische Federstruktur und zugehöriges Herstellungsverfahren

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680602B2 (ja) * 1987-11-28 1994-10-12 株式会社村田製作所 電子部品チップ保持治具および電子部品チップ取扱い方法
US5889332A (en) * 1997-02-21 1999-03-30 Hewlett-Packard Company Area matched package
JPH10284878A (ja) * 1997-04-09 1998-10-23 Fukuoka Toshiba Electron Kk 半導体部品用搬送キャリアおよびそれを用いた半導体装置の製造方法
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6846380B2 (en) * 2002-06-13 2005-01-25 The Boc Group, Inc. Substrate processing apparatus and related systems and methods
JP4405246B2 (ja) * 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
CN101019473A (zh) * 2004-05-20 2007-08-15 纳米纳克斯公司 具有快速制作周期的高密度互连系统
US7258703B2 (en) * 2005-01-07 2007-08-21 Asm Assembly Automation Ltd. Apparatus and method for aligning devices on carriers
JP2006343182A (ja) * 2005-06-08 2006-12-21 Renesas Technology Corp 半導体集積回路装置の製造方法
DE102006033175A1 (de) 2006-07-18 2008-01-24 Robert Bosch Gmbh Elektronikanordnung
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
DE102007022959B4 (de) 2007-05-16 2012-04-19 Infineon Technologies Ag Verfahren zur Herstellung von Halbleitervorrichtungen
CN101765784B (zh) * 2008-02-15 2013-06-26 综合测试电子系统有限公司 用于将多个分离成单件的半导体器件保持并定向在接线端支架的容纳凹部中的装置和方法
MY152434A (en) * 2009-08-18 2014-09-30 Multitest Elektronische Syst System for post-processing of electronic components
US9209156B2 (en) 2012-09-28 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuits stacking approach
EP2765431B1 (en) * 2013-02-11 2016-05-25 Rasco GmbH Carrier for electronic components
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
EP2884293A1 (en) * 2013-12-12 2015-06-17 Rasco GmbH Semiconductor device carrier
US9601463B2 (en) 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
US9881908B2 (en) 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same
MY197514A (en) * 2017-11-10 2023-06-19 Lpkf Laser & Electronics Ag Method and device for the integration of semiconductor wafers

Also Published As

Publication number Publication date
JP7438374B2 (ja) 2024-02-26
WO2021148281A1 (de) 2021-07-29
DE102020200817B3 (de) 2021-06-17
TW202133716A (zh) 2021-09-01
CN115004346A (zh) 2022-09-02
EP4094285A1 (de) 2022-11-30
US20230096742A1 (en) 2023-03-30
KR20220127838A (ko) 2022-09-20
TWI803805B (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
US10964594B2 (en) Methods of packaging semiconductor devices including placing semiconductor devices into die caves
TWI512848B (zh) 封裝結構性元件
CN110021557B (zh) 半导体装置封装及相关方法
US8828848B2 (en) Die structure and method of fabrication thereof
TW201434097A (zh) 封裝一半導體裝置之方法及封裝裝置
KR100886706B1 (ko) 적층 패키지 및 그의 제조 방법
JP2011097034A (ja) 再配線構造を有する半導体素子とパッケージ、及びその製造方法
US20110084374A1 (en) Semiconductor package with sectioned bonding wire scheme
CN111434191B (zh) 集成半导体晶片的方法和装置
JP7438374B2 (ja) 集積半導体ウェーハ装置のための設置方法及び設置装置
US20220173003A1 (en) Warpage Control of Packages Using Embedded Core Frame
CN109817587B (zh) 形成半导体结构的方法及封装件
US10770432B2 (en) ASICS face to face self assembly
CN112736065A (zh) 用于集成电路封装的面板状金属墙格阵列及其制造方法
KR20210020198A (ko) 반도체 패키지 및 그의 제조 방법
JP4497304B2 (ja) 半導体装置及びその製造方法
US11710684B2 (en) Package with separate substrate sections
CN218498065U (zh) 半导体器件
US20240120317A1 (en) Semiconductor device including vertically interconnected semiconductor dies
KR20170070259A (ko) 밀집 패키지 배선을 갖는 멀티 칩 모듈 반도체 칩 패키지
JP2002151371A (ja) チップ状電子部品の製造に用いる疑似ウエーハおよびその製造方法ならびにチップ状電子部品の製造方法
TWM624922U (zh) 具有切割對位記號的導線架元件
CN113488459A (zh) 半导体结构及其形成方法
TWI627687B (zh) 終極薄覆晶封裝構造及其製造方法
TW202406064A (zh) 封裝結構及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240213

R150 Certificate of patent or registration of utility model

Ref document number: 7438374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150