CN115004346A - 用于集成半导体晶片装置的安装方法以及安装装置 - Google Patents

用于集成半导体晶片装置的安装方法以及安装装置 Download PDF

Info

Publication number
CN115004346A
CN115004346A CN202180010723.8A CN202180010723A CN115004346A CN 115004346 A CN115004346 A CN 115004346A CN 202180010723 A CN202180010723 A CN 202180010723A CN 115004346 A CN115004346 A CN 115004346A
Authority
CN
China
Prior art keywords
spring
semiconductor wafer
recess
glass substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180010723.8A
Other languages
English (en)
Inventor
罗曼·奥斯托尔特
诺伯特·安布罗斯
拉斐尔·桑托斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LPKF Laser and Electronics AG
Original Assignee
LPKF Laser and Electronics AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LPKF Laser and Electronics AG filed Critical LPKF Laser and Electronics AG
Publication of CN115004346A publication Critical patent/CN115004346A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Micromachines (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)

Abstract

一种安装方法，其用于集成半导体晶片装置，特别是作为制造中间产品的集成半导体组件结构，其包含：具有由壁(3)形成的至少一个凹部(2)的玻璃基材(1)；将要被布置在该凹部(2)中的一个或多个半导体晶片，特别是半导体组件(9)；以及至少一个弹簧元件(19)，其接合至该凹部(2)中并且构造在该玻璃基材(1)上，用于维持该半导体晶片(9)在该凹部(2)中的定位和/或定向，该方法具有下列方法步骤：设置该玻璃基材(1)，其具有接合到将要被定位的该半导体晶片(9)的轮廓空间(K)中的松弛弹簧元件(19)；设置弹簧操纵器基材(22)，其具有适合至少一个弹簧元件(19)和/或将要被定位的该半导体晶片(9)的该轮廓空间(K)的操纵元件(25)；使该玻璃基材(1)相对于该弹簧操纵器基材(22)移位，以使它的操纵元件(25)进入该凹部(2)，使该弹簧元件(19)预张紧且偏转至该半导体晶片(9)的该轮廓空间(K)之外；将该半导体晶片(9)放置在该凹部(2)中，以及使该玻璃基材(1)相对于该弹簧操纵器基材(22)向后移位，以使它的操纵元件(25)移出该半导体晶片(9)的该轮廓空间(K)，释放该弹簧元件(19)，从而该至少一个弹簧元件(19)作用于该半导体晶片(9)以维持其在该凹部(2)中的定位和/或定向。

Description

用于集成半导体晶片装置的安装方法以及安装装置
本申请要求德国专利申请DE 10 2020 200 817.5的优先权，其内容通过引用并入本文。
技术领域
本发明涉及一种安装方法，其用于集成半导体晶片装置，特别是作为制造中间产品的集成半导体组件结构，以及涉及一种用于执行该安装方法的安装装置。
背景技术
以下信息旨在澄清本发明的背景。由于不断改善各种电子组件的集成密度，半导体工业经历了快速的增长。在大多数情况下，集成密度的改善是不断减少最小特征尺寸的结果，从而更多组件可集成到特定区域中。
近年来，由于小型化、更高速度和更大带宽以及更低功耗的需求不断增加，对于用于也被称为管芯的未封装半导体晶片的更小和更富有创意的封装技术的需要增加。
在不断集成的过程中，对数量越来越多的先前在电路板上作为单个的半导体晶片并排安装的组件进行组合，以形成“较大的”半导体晶片。在这种情况下，因为能够通过制造工艺的持续优化而减小绝对尺寸，所以“较大的”意指管芯上的电路的数量。
在层叠的半导体装置中，为了形成功能装置，至少部分地在独立的基材上制造诸如逻辑、存储器、处理器电路之类的有源电路，然后使其彼此物理和电气接合。这样的接合工艺应用需要改进的高度复杂的技术。
例如，诸如CPU和高速缓存器之类的两个互补组件在半导体晶片上的组合可以使用术语“管芯上的”来改写：CPU具有“管芯上的”高速缓存器，也就是说正好在同一半导体晶片上，这极大地加快了数据的交换。组装和连接技术涉及将半导体晶片封装和集成到电路环境中的进一步处理。
许多集成电路通常在单个半导体晶片上制造，并且通过沿着切割线锯开该集成电路，使晶片上的各个半导体晶片成为单体。各个半导体晶片通常例如以多半导体晶片模块或其他类型的封装(Packaging)的形式进行独立密封。
晶片级封装(WLP)结构被用作电子产品的半导体组件的封装结构。电气输入/输出(I/O)接触的数量增加以及高功率集成电路(IC)的需求增加已经导致对允许中心距离较大的电气I/O接触的扇出WLP结构的开发。
在这种情况下，使用包含一个或多个电气重分布层(RDL)的电气重分配结构。各个RDL可以被设计为结构化的金属化层且用作电气互连件，其被设计为使嵌入在密封部中的电子组件连接至半导体组件封装的外部端子和/或布置在半导体组件封装的底面的半导体晶片的一个或多个电极。
DE 10 2007 022 959 A1公开了一种使半导体晶片嵌入浇铸料(castingcompound)的半导体封装。重分布层设置有用于半导体晶片封装的表面安装的焊球。穿过半导体封装的穿通接触部设置有在半导体封装的表面上的焊料，第二半导体封装通过它能够层叠于第一半导体封装上。
US 6 716 670 B1公开了一种用于表面安装的半导体晶片封装。在主表面上设置能够附接第二半导体晶片封装的接触的接触。
DE 10 2006 033 175 A1公开了一种电子模块，其包含逻辑部件与功率部件。该逻辑部件和功率部件布置在彼此堆叠地布置且浇铸在一起的基材上。
此外，US 2014/0091473 A1和US 2015/0069623 A1描述TMSC的3D半导体晶片集成，其中，在塑料树脂中浇铸半导体晶片，并且以硅通孔的形式创建通路或者以金属杆的形式将通路嵌入浇铸料中。
WO 1998/037580 A1涉及CSP的底填且公开了一种夹持器，其具有带侧壁的凹部，用于容纳作为其中包含的所制造的中间产品的半导体芯片及其载体。
US 4 953 283 A公开了一种用于对由金属或树脂制成的芯片进行机械加工的夹持器，其具有至少部分地以弹性构件为内衬的用于容纳芯片的凹部。
此外，US 2015/0303174 A1涉及复杂的3D集成，并且US 2017/0207204 A1涉及“集成扇出封装”。
引入浇铸料可以导致半导体晶片之间以及相对于半导体晶片的预定的期望位置的相对位移。由硬化引起的浇铸料的收缩还导致可能造成不均匀变形的张力。此外，流入浇铸料的动力造成半导体晶片在基材上漂移。对背面金属化物进行机械加工可能导致翘曲问题也是已知的。
为了避免上述缺点，代表最接近的现有技术的WO 2019/091728 A1提供了一种根据本专利权利要求1的前序部分所述的方法，其中，在引入浇铸料之前，设置或固定与半导体晶片有关的由玻璃制成的基材，其具有由对应壁形成的至少一个凹部，用于容纳一个或多个半导体晶片，以至少使各个半导体晶片被玻璃基材的壁包围，特别是彼此分离。因此，通过将一个或多个半导体晶片布置在相应的凹部中并且将其与其他半导体晶片分开布置，最佳地保护它们免受由引入浇铸料所造成的不希望的影响。试验已显示，玻璃基材将半导体晶片的与承载半导体晶片的基材或塑料基材的延伸主平面平行的位移限制为小于100μm，并且根据实现，限制为小于10μm。为此，玻璃基材形成具有适合半导体晶片的凹部的屏蔽，其可以优选地配备有贯穿孔(玻璃通孔：TGV)且允许贯穿连接(through-connection)。
此外，从根据WO 2019/091728 A1的现有技术可知，在玻璃基材的壁上设置弹簧元件，用于维持半导体晶片在凹部中的定位和/或定向。在此将半导体晶片引入到对应凹部中可能造成问题，因为用于此目的的精细弹簧元件在伸展位置与作用于半导体晶片的位置之间必须适当地予以处理，在处于伸展位置时，它们设置在被半导体晶片的轮廓占用的被本文称为“轮廓空间”的空间外。
发明内容
为了解决这个问题，根据权利要求1的特征部分，本发明提供了一种对应的安装方法，其用于作为制造中间产品的集成半导体晶片装置，以及提供了一种根据权利要求8的用于对应地执行该方法的对应的安装装置。
因此，根据本发明的安装方法包含下列步骤：
-设置玻璃基材，其具有接合到将要被定位的半导体晶片的轮廓空间中的松弛弹簧元件；
-设置弹簧操纵器基材，其具有适合至少一个弹簧元件和/或将要被定位的该半导体晶片的该轮廓空间的操纵元件；
-使该玻璃基材相对于该弹簧操纵器基材移位，以使它的操纵元件进入该凹部，使该弹簧元件预张紧且偏转至该半导体晶片的该轮廓空间之外；
-将该半导体晶片放置在该凹部中；以及
-使该玻璃基材相对于该弹簧操纵器基材向后移位，以使它的操纵元件移出该半导体晶片的该轮廓空间，释放该弹簧元件，因此，该至少一个弹簧元件作用于该半导体晶片以维持其在该凹部中的定位和/或定向。
根据本发明的方法使用该弹簧操纵器基材以技术上简单的方式实现在该玻璃基材上的一个或多个弹簧元件的极为平缓的明确的操纵。
因为该玻璃基材和该弹簧操纵器基材通过经过非线性自聚焦的激光辐射被加工，然后通过在适当蚀刻速率或适当蚀刻持续时间下的蚀刻经受材料的各向异性去除，所以产生大致平坦的壁面作为凹部的边界表面和基材中现有结构的侧面，从而能够在与侧壁面从而也与毗邻半导体晶片有极小距离的方式下布置半导体晶片。
在用于在玻璃基材和弹簧操纵器基材中产生构成侧壁面的凹部的方法中，使用被称为LIDE(Laser Induced Deep Etching)的激光诱发深蚀刻法。在这种情况下，LIDE法使以极高的速度引入极精确的孔(玻璃通孔：TGV)和结构成为可能，并且因此提供对合理制造玻璃和弹簧操纵器基材的要求。
从属权利要求说明根据本发明的安装方法的优选变型。该操纵元件因此可以进入到其凹部小于玻璃基材厚度的一半的最大深度。这表示在一个或多个弹簧元件的必要操纵行程与用于容纳半导体晶片的凹部的可用深度的可能的最小的修剪之间的权宜之计。
该操纵元件优选地从下方进入玻璃基材的凹部，从而半导体晶片能够方便地从上方装入凹部。
该操纵元件的有利形状是用于相应的弹簧元件的具有梯形横截面且具有横向操纵边缘的踏板状突出物。这个突出物可以构造在该弹簧操纵器基材的板状基体上，优选地一体地形成。斜置横向操纵边缘导致精细弹簧元件上有渐进且因此平缓的作用，其中，该操纵元件本身设计为对于大量的生产周期足够稳定。
通过玻璃基材与弹簧操纵器基材之间的相对移动，在凹部中的半导体晶片优选地被放置在处于升高的中间位置的该操纵元件上，并且在该操纵元件移出凹部时，下降到其在凹部中的最终位置。通过该弹簧操纵器基材的伸展以及相关联地激活该弹簧元件，它随后被该弹簧元件夹持并且其中进行定向。
在一个方法变型方案中，该半导体晶片可以经受负压，其作为对暂时放置在操纵元件上的半导体晶片的额外的固定。同样，在玻璃基材与弹簧操纵器基材之间施加负压也可确保这两个组件的相对位移。
就该装置而言，根据一个优选实施例，然后在该弹簧操纵器基材中，特别是在它的基体中和/或在该操纵元件中形成在厚度方向连续的吸气通道。
附图说明
为了进一步解释本发明，在附图中示出并且在下文描述了示例性实施例。在附图中：
图1示出在不是根据本发明的实施例中的具有凹部和穿通接触部(TGV)的玻璃基材的垂直剖面图；
图2同样示出在不是根据本发明的实施例中的具有凹部和穿通接触部的玻璃基材的水平剖面图；
图3示出集成半导体晶片封装的垂直剖面图；
图4示出具有用于对半导体晶片进行定向的弹簧元件的集成半导体晶片装置的一个实施例的示意剖面平面图；
图5和图6示出具有处于两个不同安装位置的弹簧元件的另一实施例的玻璃基材的的示意剖面平面图；
图7示出安装装置与玻璃基材的示意垂直剖面图，其中玻璃基材和弹簧操纵器基材处于互相延伸的相对位置；
图8与图7类似，其示出弹簧操纵器基材缩进玻璃基材；以及
图9a至图9d与图7和图8类似，其示出安装装置的相继中间安装步骤。
具体实施方式
图1示出玻璃基材1的最重要特征，其旨在用于以下所述的安装方法。厚度D的玻璃基材1设置有多个凹部2和间距b。在包围凹部2的玻璃基材1的壁3中形成作为周知的被简称为TGV的“玻璃通孔”的贯穿孔4，根据传统方式，在玻璃通孔中引入金属化物5。玻璃基材1至少基本上由无碱玻璃——特别是铝硼硅酸盐玻璃或硼硅酸盐玻璃组成。
图2示出同样具有在平面图中为矩形的凹部2的类似的玻璃基材1的平面图。在壁3的区域中，在图2所示的左边的凹部2的在其窄边6、7侧翼一定距离处的两侧引入贯穿孔4。在图2所示的右边的凹部2的下方，也设置有这种类型的两排平行的贯穿孔4。
如图1所示，凹部2可被设计为贯穿的开口，不过也可为盲孔。
在根据图1和图2的玻璃基材1的情况下，另外的几何比率如下：其厚度D可以例如小于500μm、优选地小于300μm、或者甚至更优选地小于100μm。壁3的壁厚度b小于500μm，并且优选的等级是小于300μm、小于200μm、小于100μm、或小于50μm，并且优选地小于玻璃基材1的材料厚度D。玻璃基材1中的两个凹部2的最大剩余壁厚度b与其材料厚度D的比率b/D因此可以小于1:1，优选地小于2:3、小于1:3、或小于1:6。
由图3显而易见，原则上将玻璃基材1的凹部2的大小选择为，实现能够以使半导体组件9与侧壁面8处于最小的可能距离的方式在其中容纳半导体组件9。选择凹部2的位置以使它们对应于作为半导体晶片而实现的半导体组件9在被称为“芯片封装”或“扇出封装”的集成半导体组件结构中的希望的后续位置。
图3则示意性地示出在制造芯片封装时可以如何使用玻璃基材1。壁3的侧壁面8和半导体组件9的与其相对的侧面之间的距离在这种情况下例如小于30μm、优选地小于20μm、小于10μm、或小于5μm。
为了使半导体组件9固定在其在玻璃基材1之中的位置，将浇铸料12浇铸到凹部2中。这导致玻璃基材1、在其中引入金属化物5的贯穿孔4和嵌入浇铸料12的半导体组件9成为紧凑的单元。根据图3的布置的通过施加重分布层及设置在其上的用于接触半导体组件9的焊球的进一步处理不是本发明的主题且在WO 2019/091728 A1中进行了详细描述。
为了在使半导体组件9紧紧装配在玻璃基材1的相应的凹部2中期间对抗组件9的倾斜，如图4所示，可以在各个凹部2的转角区域、在玻璃基材1中形成用于组件9的转角的留空部17。
此外，在玻璃基材1上布置从侧壁面8突出的挡块18，由此在使半导体组件9的位置固定在凹部2中时避免被称为“超定
Figure BDA0003761249200000061
”的问题。
最后，还另外通过在玻璃基材1的与挡块18相对的侧壁面8中的两个弹簧元件19进一步优化半导体组件9的初步固定。然而，也应指出，在其自身或不同组合的各种情况下，也可将留空部17、挡块18和弹簧元件19的构造组件分别进入集成半导体晶片装置的不同凹部2。
下文更详细地描述实现实际发明的安装方法以及因此在其中使用的安装装置。在这种情况下，与图4类似，图5和图6再度示出具有用于容纳此处未示出的半导体晶片的凹部2的玻璃基材1。在图5和图6中仅通过以虚线形式标示的轮廓空间K表示半导体晶片，并且其代表相对于平面图而言的由半导体晶片占用的外部轮廓。在这个实施例中，两个弹簧元件19均由其一端连接至玻璃基材并且其另一端朝着彼此定向的的弹簧臂20形成，并且在处于其在图5所示的松弛位置时稍微倾斜地突出到凹部2中。弹簧臂20由此接合轮廓空间K。图6示出弹簧臂20的偏转张紧位置，在该位置其移出轮廓空间K且不再与其相交。
现在参考图7和图8给出根据本发明的安装装置21的说明，其核心组件是弹簧操纵器基材22。其制造与使用对应的累丝工艺(Filigran-Prozess)的玻璃基材1类似，并且具有板状基体23和在其上侧24上成形的操纵元件25，其形式为具有梯形横截面且具有横向操纵边缘26的踏板状突出物。选择这些操纵元件25的轮廓和高度以使它们能够与弹簧元件19的弹簧臂20以适当的方式相互作用。具体地，为了使玻璃基材1相对于弹簧操纵器基材22移位，使后者从与玻璃基材1相反的下方移动以使操纵元件25进入凹部2，以及利用其操纵边缘26逐渐抓紧弹簧臂20且使它们离开图5和图7所示的松弛位置而进入图6和图8所示的被向外挤压的张紧位置。这个步骤也在图9a和图9b中示出。
在这个位置，弹簧臂20被向外挤压至一定程度，使得轮廓空间K清空并且因此使半导体组件9能够从上方放入在位于其中的操纵元件25上的凹部2而没有任何阻碍，参考图9c。
然后，再度降低弹簧操纵器基材22，其首先导致各个半导体组件9向下落回凹部2中，其次导致释放弹簧臂20。因此，其作用于半导体组件9并且使它们在凹部2中准确地定位。如上所述且与现有技术类似，基于这个中间制造步骤，则同样有可能在凹部2中浇铸半导体组件9以及施加重分布层及焊球。
就该装置而言，仍需要通过在操纵元件25的区域中及其之间设置在厚度方向DR上连续的吸气通道27、28来辅助弹簧操纵器基材22。图9a至图9d的中间所示的吸气通道27与在凹部2之间的壁3齐平，并且用于在玻璃基材1与弹簧操纵器基材22通过施加负压p而相对位移期间对移动进行驱动。同样，通过施加负压p，经由其他吸气通道28，使半导体组件9固定在它们在操纵元件25上的位置。
弹簧臂20的偏转为5-100μm的数量级。操纵元件25的高度h以及因此导致的其进入到凹部的最大穿透深度t明显减小，优选地小于玻璃基材1的厚度D的一半。

Claims (11)

1.一种安装方法，其用于集成半导体晶片装置，特别是作为制造中间产品的集成半导体组件结构，其包含：
具有由壁(3)构成的至少一个凹部(2)的玻璃基材(1)，
将要被布置在该凹部(2)中的一个或多个半导体晶片，特别是半导体组件(9)，以及
至少一个弹簧元件(19)，其接合至该凹部(2)中并且构造在该玻璃基材(1)上，用于维持该半导体晶片(9)在该凹部(2)中的定位和/或定向，
其特征在于下列方法步骤：
设置该玻璃基材(1)，其具有接合至将要被定位的该半导体晶片(9)的轮廓空间(K)中的松弛的弹簧元件(19)，
设置弹簧操纵器基材(22)，其具有适合至少一个弹簧元件(19)和/或将要被定位的该半导体晶片(9)的该轮廓空间(K)的操纵元件(25)，
使该玻璃基材(1)相对于该弹簧操纵器基材(22)移位，以使它的操纵元件(25)进入该凹部(2)，使该弹簧元件(19)预张紧且偏转至该半导体晶片(9)的该轮廓空间(K)之外，
将该半导体晶片(9)放置在该凹部(2)中，以及
使该玻璃基材(1)相对于该弹簧操纵器基材(22)向后移位，以使它的操纵元件(25)移出该半导体晶片(9)的该轮廓空间(K)，释放该弹簧元件(19)，从而该至少一个弹簧元件(19)作用于该半导体晶片(9)以维持其在该凹部(2)中的定位和/或定向。
2.如权利要求1所述的安装方法，其特征在于：该操纵元件(21)进入到该凹部(2)小于该玻璃基材(1)的厚度(D)的一半的最大穿透深度(t)。
3.如权利要求1或2所述的安装方法，其特征在于：该操纵元件(25)从下方进入该玻璃基材(1)的该凹部(2)。
4.如权利要求1至3中的任一项所述的安装方法，其特征在于：将具有梯形横截面且具有横向操纵边缘(26)的用于该弹簧元件(19)的突出物用作操纵元件(25)。
5.如权利要求1至4中的任一项所述的安装方法，其特征在于：在该凹部(2)中的该半导体晶片(9)被放置在处于升高的中间位置的该操纵元件(25)上且在该操纵元件(25)从该凹部(2)移出时下降到其在该凹部(2)中的最终位置。
6.如权利要求5所述的安装方法，其特征在于：通过施加负压，将放置在该操纵元件(25)上的该半导体晶片(9)在该中间位置固定于该操纵元件(25)上。
7.如权利要求1至6中的任一项所述的安装方法，其特征在于：在玻璃基材(1)与弹簧操纵器基材(22)之间的相对位移通过在这两个组件之间施加负压(p)来实现。
8.一种安装装置，其用于执行如权利要求1至7中的任一项所述的安装方法，其特征在于：能够相对于该玻璃基材(1)在其厚度方向(DR)上移位的弹簧操纵器基材(22)，该弹簧操纵器基材设置有至少一个操纵元件(25)，所述至少一个操纵元件适合该至少一个弹簧元件(19)和/或将要被定位的该半导体晶片(9)的轮廓空间(K)。
9.如权利要求8所述的安装装置，其特征在于：该弹簧操纵器基材(22)由上面布置有该至少一个操纵元件(25)的板状基体(23)构成。
10.如权利要求8或9所述的安装装置，其特征在于：该操纵元件(25)被设计为具有梯形横截面且具有横向操纵边缘(26)的用于该弹簧元件(19)的突出物。
11.如权利要求8至10中的任一项所述的安装装置，其特征在于：在该弹簧操纵器基材(22)中，特别是在基体(23)和/或该操纵元件(25)中形成在该厚度方向(DR)上连续的吸气通道(27，28)。
CN202180010723.8A 2020-01-23 2021-01-12 用于集成半导体晶片装置的安装方法以及安装装置 Pending CN115004346A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102020200817.5A DE102020200817B3 (de) 2020-01-23 2020-01-23 Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung
DE102020200817.5 2020-01-23
PCT/EP2021/050495 WO2021148281A1 (de) 2020-01-23 2021-01-12 Montageverfahren für eine integrierte halbleiter-wafer-vorrichtung sowie montagevorrichtung

Publications (1)

Publication Number Publication Date
CN115004346A true CN115004346A (zh) 2022-09-02

Family

ID=74184654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180010723.8A Pending CN115004346A (zh) 2020-01-23 2021-01-12 用于集成半导体晶片装置的安装方法以及安装装置

Country Status (8)

Country Link
US (1) US20230096742A1 (zh)
EP (1) EP4094285A1 (zh)
JP (1) JP7438374B2 (zh)
KR (1) KR20220127838A (zh)
CN (1) CN115004346A (zh)
DE (1) DE102020200817B3 (zh)
TW (1) TWI803805B (zh)
WO (1) WO2021148281A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022130976B3 (de) 2022-11-23 2023-11-30 Lpkf Laser & Electronics Aktiengesellschaft Monolithische Membran aus Glas, Doppel-Vertikalmembran-Anordnung, mikromechanische Federstruktur und zugehöriges Herstellungsverfahren

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680602B2 (ja) * 1987-11-28 1994-10-12 株式会社村田製作所 電子部品チップ保持治具および電子部品チップ取扱い方法
US5889332A (en) * 1997-02-21 1999-03-30 Hewlett-Packard Company Area matched package
JPH10284878A (ja) * 1997-04-09 1998-10-23 Fukuoka Toshiba Electron Kk 半導体部品用搬送キャリアおよびそれを用いた半導体装置の製造方法
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6846380B2 (en) * 2002-06-13 2005-01-25 The Boc Group, Inc. Substrate processing apparatus and related systems and methods
JP4405246B2 (ja) * 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
CN101019473A (zh) * 2004-05-20 2007-08-15 纳米纳克斯公司 具有快速制作周期的高密度互连系统
US7258703B2 (en) * 2005-01-07 2007-08-21 Asm Assembly Automation Ltd. Apparatus and method for aligning devices on carriers
JP2006343182A (ja) * 2005-06-08 2006-12-21 Renesas Technology Corp 半導体集積回路装置の製造方法
DE102006033175A1 (de) 2006-07-18 2008-01-24 Robert Bosch Gmbh Elektronikanordnung
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
DE102007022959B4 (de) 2007-05-16 2012-04-19 Infineon Technologies Ag Verfahren zur Herstellung von Halbleitervorrichtungen
CN101765784B (zh) * 2008-02-15 2013-06-26 综合测试电子系统有限公司 用于将多个分离成单件的半导体器件保持并定向在接线端支架的容纳凹部中的装置和方法
MY152434A (en) * 2009-08-18 2014-09-30 Multitest Elektronische Syst System for post-processing of electronic components
US9209156B2 (en) 2012-09-28 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuits stacking approach
EP2765431B1 (en) * 2013-02-11 2016-05-25 Rasco GmbH Carrier for electronic components
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
EP2884293A1 (en) * 2013-12-12 2015-06-17 Rasco GmbH Semiconductor device carrier
US9601463B2 (en) 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
US9881908B2 (en) 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same
MY197514A (en) * 2017-11-10 2023-06-19 Lpkf Laser & Electronics Ag Method and device for the integration of semiconductor wafers

Also Published As

Publication number Publication date
JP7438374B2 (ja) 2024-02-26
WO2021148281A1 (de) 2021-07-29
DE102020200817B3 (de) 2021-06-17
TW202133716A (zh) 2021-09-01
EP4094285A1 (de) 2022-11-30
JP2023511338A (ja) 2023-03-17
US20230096742A1 (en) 2023-03-30
KR20220127838A (ko) 2022-09-20
TWI803805B (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
US7129110B1 (en) Semiconductor device and method for manufacturing the same
TWI512848B (zh) 封裝結構性元件
US20100072600A1 (en) Fine-pitch oblong solder connections for stacking multi-chip packages
US20080076208A1 (en) Method of making a semiconductor package and method of making a semiconductor device
US9230894B2 (en) Methods for manufacturing a chip package
KR20160140320A (ko) Ｍｅｍｓ 패키지 및 그 제조 방법
US8431479B2 (en) Semiconductor devices having redistribution structures and packages, and methods of forming the same
CN106601633A (zh) 集成多输出（info）封装件结构及其形成方法
US20120286411A1 (en) Semiconductor device and manufacturing method thereof, and semiconductor module using the same
US8828848B2 (en) Die structure and method of fabrication thereof
US10832999B2 (en) Packaging methods for semiconductor devices comprising forming trenches in separation regions between adjacent packaging substrates
US20110183467A1 (en) Packaging method involving rearrangement of dice
US20190206833A1 (en) Eplb/ewlb based pop for hbm or customized package stack
US20110084374A1 (en) Semiconductor package with sectioned bonding wire scheme
EP1596433B1 (en) A method for creating neo-wafers from singulated integrated circuit die and a device made according to the method
CN112908981A (zh) 半导体设备封装和其制造方法
US11515259B2 (en) Method and device for the integration of semiconductor wafers
CN115004346A (zh) 用于集成半导体晶片装置的安装方法以及安装装置
US11094625B2 (en) Semiconductor package with improved interposer structure
EP3736863A1 (en) On-silicon bridge interconnecting disaggregated cavity dies
US11710684B2 (en) Package with separate substrate sections
KR102202635B1 (ko) 비아 프레임 및 이를 포함하는 반도체 패키지
CN108346586B (zh) 封装体装置及其制造方法
US20230067918A1 (en) Leadframe-less laser direct structuring (lds) package
US11961796B2 (en) Semiconductor package dielectric substrate including a trench

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination