TW202133716A - 用於積體半導體晶圓裝置之安裝方法及能用於該方法之安裝裝置 - Google Patents

用於積體半導體晶圓裝置之安裝方法及能用於該方法之安裝裝置 Download PDF

Info

Publication number
TW202133716A
TW202133716A TW110101696A TW110101696A TW202133716A TW 202133716 A TW202133716 A TW 202133716A TW 110101696 A TW110101696 A TW 110101696A TW 110101696 A TW110101696 A TW 110101696A TW 202133716 A TW202133716 A TW 202133716A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
recess
spring
glass substrate
substrate
Prior art date
Application number
TW110101696A
Other languages
English (en)
Other versions
TWI803805B (zh
Inventor
羅曼 奧斯托特
諾伯特 安布羅修斯
拉斐爾 桑托斯
Original Assignee
德商Ｌｐｋｆ激光電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商Ｌｐｋｆ激光電子股份有限公司 filed Critical 德商Ｌｐｋｆ激光電子股份有限公司
Publication of TW202133716A publication Critical patent/TW202133716A/zh
Application granted granted Critical
Publication of TWI803805B publication Critical patent/TWI803805B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Abstract

一種安裝方法，其用於積體半導體晶圓裝置，特別是積體半導體組件配置，當作製造中間產品，其包含： 具有由壁部形成之至少一凹部的一玻璃基材， 將會配置於該凹部中的一或多個半導體晶圓，特別是半導體組件，與 至少一彈簧元件，其接入該凹部且形成於該玻璃基材上用以維持該(等)半導體晶圓在該凹部中的定位及/或定向， 該方法有下列方法步驟： 提供該玻璃基材，其具有接入將會被定位之該半導體晶圓之該輪廓空間的一鬆弛彈簧元件， 提供一彈簧操縱器基材，其具有適合將會被定位之該半導體晶圓之該輪廓空間及/或該至少一彈簧元件的一操縱元件， 使該玻璃基材相對於該彈簧操縱器基材移位致使它的操縱元件插入該凹部，預張緊及偏轉該彈簧元件使其離開該半導體晶圓之該輪廓空間， 放置該半導體晶圓於該凹部中，與 使該玻璃基材相對於該彈簧操縱器基材後退移位致使它的操縱元件移動離開該半導體晶圓之該輪廓空間，釋放該彈簧元件，因此，該至少一彈簧元件作用於該半導體晶圓以維持它在該凹部中的定位及/或定向。

Description

用於積體半導體晶圓裝置之安裝方法及能用於該方法之安裝裝置
發明領域
本發明有關於一種安裝方法，其用於積體半導體晶圓裝置，特別是積體半導體組件配置，當作製造中間產品，以及有關於一種用於執行該安裝方法的安裝裝置。
發明背景
以下資訊旨在澄清本發明的背景。由於不斷改善各種電子組件的集成密度，半導體工業經歷了快速的增長。在大多數情況下，集成密度的改善為不斷減少最小特徵尺寸的結果，意指更多組件可集成到特定區域中。
近年來，由於小型化、加快速度和加大帶寬以及功耗更低的需求不斷增加，因此對於也被稱為晶粒的未封裝半導體晶圓，需要更小和更富有創意的包裝技術。
在不斷集成的過程中，組合越來越多個由在電路板上先前並排安裝成為個別半導體晶圓組成的總成以形成「較大的」半導體晶圓。在此情形下，「較大的」意指晶粒上的電路個數，因為通過製程的持續精細化能夠減少絕對尺寸。
在堆疊的半導體裝置中，為了形成功能裝置，將例如邏輯、記憶體、處理器電路之類的主動電路至少部份製造於獨立的基材上，然後使其互相物理及電氣接合。此類接合製程應用需要改良的高度複雜技術。
使用用語「晶粒上」，可改寫例如CPU與快取之兩個互補總成在半導體晶圓上的組合：CPU有「晶粒上」快取，也就是說直接在同一個半導體晶圓上，這大幅加快資料的交換。組裝及封裝技術涉及將半導體晶圓封裝及集成於電路環境中的進一步加工。
許多積體電路通常製造於單一半導體晶圓上，且藉由沿著切割線鋸斷積體電路，將晶圓上的個別半導體晶圓切單。個別半導體晶圓通常個別囊封成例如多半導體晶圓模組或其他類型的封裝。
晶圓級封裝(WLP)結構用來作為電子產品之半導體組件的封裝結構。電氣輸入/輸出(I/O)接觸的個數增加以及高功率積體電路(IC)的需求增加已導致開發出使得電氣I/O接觸有較大中心距離的扇出WLP結構。
在此情形下，使用包含一或多個電氣重分配層(RDL)的電氣重分配結構。各個RDL可設計成為結構化金屬化層且用作電氣互連件，其經設計成可使嵌入囊封的電子組件連接至半導體組件封裝件的外部端子及/或半導體晶圓設置在半導體組件封裝件之底面上的一或多個電極。
德國專利第DE 10 2007 022 959 A1號揭示一種將半導體晶圓嵌在澆鑄化合物(casting compound)中的半導體封裝件。重分配層設有用於表面安裝半導體晶圓封裝件的焊球。穿過半導體封裝件的玻璃通孔設有在半導體封裝件表面上的焊接材料，第二半導體封裝件通過它能夠堆疊於第一者上。
美國專利第US 6 716 670 B1號揭示一種用於表面安裝的半導體晶圓封裝件。在主表面上設有能夠附接第二半導體晶圓封裝件之接觸的接觸。
德國專利第DE 10 2006 033 175 A1號揭示一種電子模組，其包含邏輯部件與功率部件。該邏輯部件及功率部件配置於彼此疊在上面且注鑄在一起的數個基材上。
此外，美國專利第US 2014/0091473 A1及美國專利第US 2015/0069623 A1號描述TMSC的3D半導體晶圓集成，其中，將數個半導體晶圓注鑄於塑膠樹脂中且作成形式為矽通孔或作成嵌入澆鑄化合物形式為金屬桿的導通孔。
世界專利第WO 1998/037580 A1號涉及CSP的底填且揭示一種夾持器，其具有凹部及側壁用以收容半導體晶片及其載體一起作為包含於其中的製造中間產品。
美國專利第US 4 953 283 A號揭示一種用於機械加工由金屬或樹脂製成之晶片的夾持器，其具有至少部份以彈性構件為內襯用於收容晶片的凹部。
此外，美國專利第US 2015/0303174 A1號有關於複雜的3D集成，且美國專利第US 2017/0207204 A1號有關於「積體扇出封裝」。
引進澆鑄化合物可能導致半導體晶圓之間以及相對於半導體晶圓之預定計畫位置的相對位移。澆鑄化合物由硬化引起的收縮另外導致可能造成不均勻變形的張力。此外，流入澆鑄化合物的動態力造成半導體晶圓在基材上漂移。也已經知道，機械加工背面金屬化物可能導致翹曲問題。
為了避免上述缺點，代表最近先前技術的世界專利第WO 2019/091728 A1號提供一種根據專利請求項1之前言的方法，其中，在引進澆鑄化合物之前，安置或固定與半導體晶圓關聯由玻璃製成的基材，其具有由對應壁部形成的至少一凹部，用於收容一或多個半導體晶圓，致使至少個別半導體晶圓被玻璃基材的壁部包圍，特別是因而互相分離。因此，藉由配置一或多個半導體晶圓於各個凹部中且與其他半導體晶圓分離地配置它們，以最佳地保護它們免受害於由引進澆鑄化合物所造成的非所欲影響。試驗已顯示，玻璃基材限制與攜載半導體晶圓之基材或塑膠基材的延伸主平面平行的半導體晶圓之位移小於100微米，且取決於實作，小於10微米。為此，玻璃基材形成有適合半導體晶圓之凹部的遮罩，它最好已配備有貫穿孔(玻璃通孔：TGV)且允許轉接(through-connection)。
此外，從根據世界專利第WO 2019/091728 A1號的此一先前技術已知，在玻璃基材的壁部上可裝設彈簧元件用於維持半導體晶圓在凹部中的定位及/或定向。在此將半導體晶圓引進到對應凹部中可能造成問題，因為用於此目的的精細彈簧元件在伸展位置與作用於半導體晶圓的位置之間必須適當地予以處理，在處於伸展位置時，它們位在被半導體晶圓輪廓佔用被本文稱為「輪廓空間」的空間外。
發明概要
為了解決此問題，根據專利請求項1的特徵化部份，本發明提供一種對應安裝方法，其用於積體半導體晶圓裝置，當作製造中間產品，以及根據專利請求項8，提供一種用於該方法之對應效能的對應安裝裝置。
相應地，根據本發明的安裝方法包含下列步驟： 提供該玻璃基材，其具有接入將會被定位之該半導體晶圓之該輪廓空間的一鬆弛彈簧元件， 提供一彈簧操縱器基材，其具有適合將會被定位之該半導體晶圓之該輪廓空間及/或該至少一彈簧元件的一操縱元件， 使該玻璃基材相對於該彈簧操縱器基材移位致使它的操縱元件插入該凹部，預張緊及偏轉該彈簧元件使其離開該半導體晶圓之該輪廓空間， 放置該半導體晶圓於該凹部中，與 使該玻璃基材相對於該彈簧操縱器基材後退移位致使它的操縱元件移動離開該半導體晶圓之該輪廓空間，釋放該彈簧元件，因此，該至少一彈簧元件作用於該半導體晶圓以維持它在該凹部中的定位及/或定向。
根據本發明的方法使用該彈簧操縱器基材以技術簡單的方式實現在該玻璃基材上之彈簧元件或數個的極為溫柔明確操縱。
由於該玻璃基材及該彈簧操縱器基材的機械加工透過通過非線性自聚焦的雷射輻射，然後透過以適當蝕刻速度或適當蝕刻持續時間的蝕刻經受材料的各向異性移除，產生實質平坦的壁面作為凹部的邊界表面和基材中現有結構的側面，意指能夠與側壁面從而也與毗鄰半導體晶圓有極小距離的方式配置半導體晶圓。
在用於在玻璃基材及彈簧操縱器基材中產生形成側壁面之凹部的方法中，使用以LIDE聞名的雷射誘發深蝕刻法。在此情形下，該LIDE方法使得有可能以極高的速度引進極精確的孔洞(玻璃通孔：TGV)及結構，且因此提供合理製造玻璃及彈簧操縱器基材的要求。
專利附屬項詳述本發明安裝方法的較佳發展。該操縱元件因此可插入彼之凹部到小於玻璃基材之一半厚度的最大深度。這表示該(等)彈簧元件的必要操縱行程與凹部可用深度的最小可能修剪以收容該半導體晶圓之間有權宜之計。
該操縱元件最好從下方插入玻璃基材的凹部，意指半導體晶圓能夠方便地從上方裝入凹部。
該操縱元件的權宜形狀為有梯形橫截面且有橫向操縱邊緣用於各個彈簧元件的踏板狀突出物。此突出物可形成於該彈簧操縱器基材的板狀基體上，一體成形為較佳。斜置橫向操縱邊緣導致精細彈簧元件上有逐漸從而溫柔的作用，其中，該等操縱元件本身設計成對於大量的生產週期有足夠的穩定性。
通過玻璃基材與彈簧操縱器基材的相對移動，在凹部中的半導體晶圓最好放在處於一升高中間位置的該操縱元件上，且在該操縱元件移出凹部時，放低到它在凹部中的最終位置。通過該彈簧操縱器基材的延伸以及該等彈簧元件的相關激活，它隨後被該等彈簧元件夾持及定向於凹部中。
在一方法發展中，該半導體晶圓可經受負壓作為暫時放在操縱元件上之半導體晶圓的額外固定。同樣，在玻璃基材與彈簧操縱器基材之間施加負壓也可確保這兩個組件的相對位移。
就該裝置而言，根據一較佳具體實施例，在厚度方向連續的吸氣通道隨後形成於該彈簧操縱器基材中，特別是它的基體及/或形成於該操縱元件中。
圖1圖示玻璃基材1的最重要特徵，其旨在用於以下所述的安裝方法。厚度D的玻璃基材1設有複數個凹部2及間距b。習知簡稱TGV之「玻璃通孔」的貫穿孔4形成於包圍凹部2的玻璃基材1壁部3，跟傳統一樣，在玻璃通孔中引進金屬化物5。玻璃基材1至少實質由無鹼玻璃組成，特別是鋁硼矽酸鹽玻璃或硼矽酸鹽玻璃。
圖2的平面圖圖示再度有在平面圖中為矩形之數個凹部2的類似玻璃基材1。在壁部3的區域中，採用在圖示於圖2左邊之凹部2兩側上與窄邊6、7有一段距離的貫穿孔4。在圖示於圖2右邊的凹部2下面，進一步有兩排平行的這種貫穿孔4。
如圖1所示，凹部2可設計成為穿孔，不過也可為盲孔。
在圖1及2玻璃基材1之情形下，進一步的幾何比如下：材料厚度D可例如小於500微米、小於300微米為較佳、或甚至小於100微米更佳。壁部3的壁部厚度b小於500微米，且較佳的等級是小於300微米、小於200微米、小於100微米、或小於50微米，且最好小於玻璃基材1的材料厚度D。玻璃基材1中之兩個凹部2的最大剩餘壁部厚度b與其材料厚度D的b/D比因此可小於1：1，最好小於2：3、小於1：3、或小於1：6。
由圖3顯而易見，原則上選擇玻璃基材1的凹部2大小致使半導體組件9能夠以與側壁面8有最小可能距離的方式收容於其中。選擇凹部2的位置致使它們對應至在被稱為「晶片封裝件」或「扇出封裝件」的積體半導體組件配置中形成為半導體晶圓之半導體組件9的所欲後續定位。
圖3此時示意圖示在製造晶片封裝件時可如何使用玻璃基材1。半導體組件9壁部3之側壁面8和與其相對之側面的距離在此情形下例如小於30微米、小於20微米、小於10微米、或小於5微米為較佳。
為了固定半導體組件9在玻璃基材1內的位置，將澆鑄化合物12澆鑄到凹部2中。這導致玻璃基材1、有金屬化物5引進於其中之貫穿孔4和嵌入澆鑄化合物12之半導體組件9成為緊湊的單元。根據圖3之配置藉由施加重分配層及位於其上用於接觸半導體組件9之焊球的進一步加工不是本發明的主題且在世界專利第WO 2019/091728 A1號中有詳細描述。
為了在使半導體組件9緊緊裝配於玻璃基材1之各個凹部2中期間對抗組件9的傾斜，如圖4所示，在各個凹部2的轉角區域中，有可能形成組件9在玻璃基材1中之轉角的切口17。
另外，在玻璃基材1上配置從側壁面8突出的擋塊18，藉此避免在固定半導體組件9於在凹部2中之位置時被稱為「過度決定(overdeterminacy)」的問題。
最後，另外也用在玻璃基材1與擋塊18相對之側壁面8中的兩個彈簧元件19進一步優化半導體組件9的初步固定。不過，也應指出，在本身或不同組合的各個情形下，也可將凹部17、擋塊18及彈簧元件19的構造元件個別插進積體半導體晶圓裝置的不同凹部2。
此時更詳細地描述實現本發明的安裝方法以及相應地使用於其中的安裝裝置。在此情形下，與圖4類似的圖5及6再度圖示具有用於收容未圖示於此之半導體晶圓之凹部2的玻璃基材1。在圖5及6中只用以虛線形式標示的輪廓空間K表示半導體晶圓且代表相對於平面圖被半導體晶圓佔用的外形。在此具體實施例中，兩個彈簧元件19各自由一端連接至玻璃基材且另一端朝向對方之另一端的彈簧臂20形成，且在處於圖5之鬆弛位置時稍微傾斜突出進入凹部2。彈簧臂20從而接入輪廓空間K。圖6圖示彈簧臂20的偏轉張緊位置，在此其係移出輪廓空間K且不再與其相交。
參考圖7及8，此時給出根據本發明之安裝裝置21的解釋，其核心組件為彈簧操縱器基材22。其製造與使用對應纍絲製程(filigree process)的玻璃基材1類似且有板狀基體23與形成於其上側24上的操縱元件25，其形式為有梯形橫截面且有橫向操縱邊緣26的踏板狀突出物。選擇這些操縱元件25的輪廓及高度致使它們能夠與彈簧元件19的彈簧臂20以適當的方式相互作用。詳言之，為了使玻璃基材1相對於彈簧操縱器基材22移位，使後者從與玻璃基材1相反的下方移動致使操縱元件25插入凹部2，以及用其操縱邊緣26逐漸抓緊彈簧臂20且使它們離開圖示於圖5及7的鬆弛位置進入圖示於圖6及8被向外壓的張緊位置。此步驟也圖示於圖9a及9b。
在此位置，彈簧臂20被向外壓使得輪廓空間K空出來且半導體組件9因此能夠從上方放入在位於其中之操縱元件25上的凹部2而沒有任何阻礙，參考圖9c。
然後，再度放低彈簧操縱器基材22，結果，首先是，各個半導體組件9放低回到凹部2中，其次是釋放彈簧臂20。這些因此作用於半導體組件9上且使它們在凹部2中準確地定位。基於這個製造中間步驟，則再度有可能將半導體組件9澆鑄於凹部2中以及施加重分配層及焊球，如上述且與先前技術類似。
就該裝置而言，仍需要在操縱元件25之區域中及其間設有在厚度方向DR連續的吸氣通道27、28來輔助彈簧操縱器基材22。圖示於圖9a至9d之中間的吸氣通道27與在凹部2之間的壁部3齊平且用來在玻璃基材1與彈簧操縱器基材22通過施加負壓p而相對位移的期間驅動移動。同樣，通過施加負壓p，經由其他吸氣通道28，使半導體組件9固定於它們在操縱元件25上的位置。
彈簧臂20的偏轉為5至100微米的數量級。操縱元件25的高度h從而進入凹部的最大穿透深度t明顯更低，小於玻璃基材1的一半厚度D為較佳。
1:玻璃基材 2:凹部 3:壁部 4:貫穿孔 5:金屬化物 6,7:窄邊 8:側壁面 9:半導體組件 12:澆鑄化合物 17:切口/凹部 18:擋塊 19:彈簧元件 20:彈簧臂 21:安裝裝置 22:彈簧操縱器基材 23:板狀基體 24:上側 25:操縱元件 26:橫向操縱邊緣 27,28:吸氣通道 b:間距/最大剩餘壁部厚度 D:厚度 DR:厚度方向 h:高度 K:輪廓空間 p:負壓 t:最大穿透深度
為了進一步解釋本發明，圖示及描述數個示範具體實施例於下文。附圖有： 圖1的垂直剖面圖圖示不是本發明具體實施例具有凹部及玻璃通孔(TGV)的玻璃基材， 圖2的水平剖面圖同樣圖示不是本發明具體實施例具有凹部及玻璃通孔的玻璃基材， 圖3的垂直剖面圖圖示積體半導體晶圓封裝件， 圖4的示意剖面俯視圖圖示積體半導體晶圓裝置的一具體實施例，其具有用於定向半導體晶圓的彈簧元件， 圖5及6的示意剖面俯視圖圖示玻璃基材的另一具體實施例，其具有處於兩個不同安裝位置的彈簧元件， 圖7的示意垂直剖面圖圖示有玻璃基材的安裝裝置，其中玻璃基材與彈簧操縱器基材正處於互相延伸的相對位置， 圖8與圖7類似，其圖示彈簧操縱器基材縮進玻璃基材，與 圖9a至9d與圖7及8類似，其圖示安裝裝置的相繼安裝中間步驟。
1:玻璃基材
2:凹部
3:壁部
20:彈簧臂
21:安裝裝置
22:彈簧操縱器基材
23:板狀基體
24:上側
25:操縱元件
26:橫向操縱邊緣

Claims (11)

  1. 一種安裝方法，其用於積體半導體晶圓裝置，特別是積體半導體組件配置，當作製造中間產品，其包含： 具有由壁部形成之至少一凹部的一玻璃基材， 將會配置於該凹部中的一或多個半導體晶圓，特別是半導體組件，與 至少一彈簧元件，其接入該凹部且形成於該玻璃基材上，用以維持該或該等半導體晶圓在該凹部中的定位及/或定向， 特徵在於下列方法步驟： 提供該玻璃基材，其具有接入將會被定位之該半導體晶圓之該輪廓空間的一鬆弛彈簧元件， 提供一彈簧操縱器基材，其具有適合將會被定位之該半導體晶圓之該輪廓空間及/或該至少一彈簧元件的一操縱元件， 使該玻璃基材相對於該彈簧操縱器基材移位致使它的操縱元件插入該凹部，預張緊及偏轉該彈簧元件使其離開該半導體晶圓之該輪廓空間， 放置該半導體晶圓於該凹部中，與 使該玻璃基材相對於該彈簧操縱器基材後退移位，致使它的操縱元件移動離開該半導體晶圓之該輪廓空間，釋放該彈簧元件，於是該至少一彈簧元件作用於該半導體晶圓以維持它在該凹部中的定位及/或定向。
  2. 如請求項1之安裝方法，其特徵在於：該操縱元件插入該凹部到小於該玻璃基材之一半厚度的一最大穿透深度。
  3. 如請求項1或2之安裝方法，其特徵在於：該操縱元件從下方插入該玻璃基材之該凹部。
  4. 如請求項1至3中之任一項的安裝方法，其特徵在於：有一梯形橫截面且有一橫向操縱邊緣用於該彈簧元件的一突出物用來作為操縱元件。
  5. 如請求項1至4中之任一項的安裝方法，其特徵在於：在該凹部中之該半導體晶圓放在處於一升高中間位置的該操縱元件上且在該操縱元件從該凹部移出時放低到它在該凹部中的最終位置。
  6. 如請求項5之安裝方法，其特徵在於：通過施加負壓，將放在該操縱元件上的該半導體晶圓固定在處於該中間位置的該操縱元件上。
  7. 如請求項1至6中之任一項的安裝方法，其特徵在於：玻璃基材與彈簧操縱器基材之間的相對位移通過在這兩個組件之間施加負壓來實現。
  8. 一種安裝裝置，其用於執行如請求項1至7中之任一項的安裝方法，其特徵在於：相對於該玻璃基材在其厚度方向能夠移位的一彈簧操縱器基材，該彈簧操縱器基材設有至少一操縱元件，其適合將會被定位之該半導體晶圓之該輪廓空間及/或該至少一彈簧元件。
  9. 如請求項8之安裝裝置，其特徵在於：該彈簧操縱器基材由有該至少一操縱元件配置於其上的一板狀基體形成。
  10. 如請求項8或9之安裝裝置，其特徵在於：該操縱元件設計成為有一梯形橫截面且有一橫向操縱邊緣用於該彈簧元件的一突出物。
  11. 如請求項8至10中之任一項的安裝裝置，其特徵在於：形成在該厚度方向連續的數個吸氣通道於該彈簧操縱器基材中，特別是，於該基體及/或該操縱元件中。
TW110101696A 2020-01-23 2021-01-15 用於積體半導體晶圓裝置之安裝方法及能用於該方法之安裝裝置 TWI803805B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020200817.5A DE102020200817B3 (de) 2020-01-23 2020-01-23 Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung
DE102020200817.5 2020-01-23

Publications (2)

Publication Number Publication Date
TW202133716A true TW202133716A (zh) 2021-09-01
TWI803805B TWI803805B (zh) 2023-06-01

Family

ID=74184654

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110101696A TWI803805B (zh) 2020-01-23 2021-01-15 用於積體半導體晶圓裝置之安裝方法及能用於該方法之安裝裝置

Country Status (8)

Country Link
US (1) US20230096742A1 (zh)
EP (1) EP4094285A1 (zh)
JP (1) JP7438374B2 (zh)
KR (1) KR20220127838A (zh)
CN (1) CN115004346A (zh)
DE (1) DE102020200817B3 (zh)
TW (1) TWI803805B (zh)
WO (1) WO2021148281A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022130976B3 (de) 2022-11-23 2023-11-30 Lpkf Laser & Electronics Aktiengesellschaft Monolithische Membran aus Glas, Doppel-Vertikalmembran-Anordnung, mikromechanische Federstruktur und zugehöriges Herstellungsverfahren

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680602B2 (ja) * 1987-11-28 1994-10-12 株式会社村田製作所 電子部品チップ保持治具および電子部品チップ取扱い方法
US5889332A (en) * 1997-02-21 1999-03-30 Hewlett-Packard Company Area matched package
JPH10284878A (ja) * 1997-04-09 1998-10-23 Fukuoka Toshiba Electron Kk 半導体部品用搬送キャリアおよびそれを用いた半導体装置の製造方法
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6846380B2 (en) * 2002-06-13 2005-01-25 The Boc Group, Inc. Substrate processing apparatus and related systems and methods
JP4405246B2 (ja) * 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
CN101019473A (zh) * 2004-05-20 2007-08-15 纳米纳克斯公司 具有快速制作周期的高密度互连系统
US7258703B2 (en) * 2005-01-07 2007-08-21 Asm Assembly Automation Ltd. Apparatus and method for aligning devices on carriers
JP2006343182A (ja) * 2005-06-08 2006-12-21 Renesas Technology Corp 半導体集積回路装置の製造方法
DE102006033175A1 (de) 2006-07-18 2008-01-24 Robert Bosch Gmbh Elektronikanordnung
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
DE102007022959B4 (de) 2007-05-16 2012-04-19 Infineon Technologies Ag Verfahren zur Herstellung von Halbleitervorrichtungen
CN101765784B (zh) * 2008-02-15 2013-06-26 综合测试电子系统有限公司 用于将多个分离成单件的半导体器件保持并定向在接线端支架的容纳凹部中的装置和方法
MY152434A (en) * 2009-08-18 2014-09-30 Multitest Elektronische Syst System for post-processing of electronic components
US9209156B2 (en) 2012-09-28 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuits stacking approach
EP2765431B1 (en) * 2013-02-11 2016-05-25 Rasco GmbH Carrier for electronic components
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
EP2884293A1 (en) * 2013-12-12 2015-06-17 Rasco GmbH Semiconductor device carrier
US9601463B2 (en) 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
US9881908B2 (en) 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same
MY197514A (en) * 2017-11-10 2023-06-19 Lpkf Laser & Electronics Ag Method and device for the integration of semiconductor wafers

Also Published As

Publication number Publication date
JP7438374B2 (ja) 2024-02-26
WO2021148281A1 (de) 2021-07-29
DE102020200817B3 (de) 2021-06-17
CN115004346A (zh) 2022-09-02
EP4094285A1 (de) 2022-11-30
JP2023511338A (ja) 2023-03-17
US20230096742A1 (en) 2023-03-30
KR20220127838A (ko) 2022-09-20
TWI803805B (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
US20220344273A1 (en) Ultra small molded module integrated with die by module-on-wafer assembly
TWI413194B (zh) 使用預鑄模載體之嵌入式晶粒封裝及處理流程
TWI720064B (zh) 用於高帶寬記憶體(hbm)或客製化封裝體堆疊的以嵌入式面板級球閘陣列(eplb)或嵌入式晶圓級球閘陣列(ewlb)為基礎之堆疊式封裝(pop)
US10832999B2 (en) Packaging methods for semiconductor devices comprising forming trenches in separation regions between adjacent packaging substrates
US10159148B2 (en) Porous alumina templates for electronic packages
US9837346B2 (en) Packaging device having plural microstructures disposed proximate to die mounting region
TWI740479B (zh) 半導體封裝基材精細節距金屬凸塊及強化結構
CN111434191B (zh) 集成半导体晶片的方法和装置
CN112310032A (zh) 使能管芯平铺应用的具有原位制造的扇出层的玻璃芯贴片
TWI803805B (zh) 用於積體半導體晶圓裝置之安裝方法及能用於該方法之安裝裝置
CN111403368A (zh) 半导体封装体
US20200176405A1 (en) Semiconductor packages and methods of manufacturing the same
US20220359421A1 (en) Semiconductor Device Including Electromagnetic Interference (EMI) Shielding and Method of Manufacture
US11710684B2 (en) Package with separate substrate sections
EP4203008A1 (en) Package architecture with in-glass blind and through cavities to accommodate dies
US20240120317A1 (en) Semiconductor device including vertically interconnected semiconductor dies
US20220319950A1 (en) Embedded lid for low cost and improved thermal performance
JP4252391B2 (ja) 集合半導体装置
CN112242310A (zh) 芯片封装体和制造芯片封装体的方法
CN115732455A (zh) 无引线框激光直接成型封装
TW201448057A (zh) 可堆疊半導體封裝構造之平板模封方法