EP4094285A1 - Montageverfahren für eine integrierte halbleiter-wafer-vorrichtung sowie montagevorrichtung - Google Patents

Montageverfahren für eine integrierte halbleiter-wafer-vorrichtung sowie montagevorrichtung

Info

Publication number
EP4094285A1
EP4094285A1 EP21700424.1A EP21700424A EP4094285A1 EP 4094285 A1 EP4094285 A1 EP 4094285A1 EP 21700424 A EP21700424 A EP 21700424A EP 4094285 A1 EP4094285 A1 EP 4094285A1
Authority
EP
European Patent Office
Prior art keywords
recess
semiconductor wafer
spring
glass substrate
manipulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP21700424.1A
Other languages
English (en)
French (fr)
Inventor
Roman Ostholt
Norbert AMBROSIUS
Rafael SANTOS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LPKF Laser and Electronics AG
Original Assignee
LPKF Laser and Electronics AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LPKF Laser and Electronics AG filed Critical LPKF Laser and Electronics AG
Publication of EP4094285A1 publication Critical patent/EP4094285A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Definitions

  • the invention relates to an assembly method for an integrated semiconductor wafer device, in particular an integrated semiconductor component arrangement, as a manufacturing intermediate product and an assembly device for carrying out this assembly method.
  • active circuits such as logic, memories, processor circuits, and the like are at least partially fabricated on separate substrates and then physically and electrically bonded together to form a functional device.
  • Such bonding processes employ sophisticated techniques and improvements are desired.
  • a combination of two complementary assemblies, such as CPU and cache on a semiconductor wafer, can be described with the term “on-die”: the CPU has the cache “on-die”, i.e. directly on the same semiconductor wafer , which significantly speeds up data exchange
  • ABT assembly and connection technology
  • integrated circuits are usually produced on a single semiconductor wafer and individual semiconductor wafers on the wafer are singulated by sawing the integrated circuits along a tear line.
  • the individual semiconductor wafers are usually encapsulated separately, for example in multi-semiconductor wafer modules or in other types of housings (packaging).
  • a wafer level package (WLP) structure is used as a packaging structure for semiconductor components of electrical products.
  • I / O input-output
  • ICs integrated circuits
  • An electrical redistribution structure is used that includes one or more electrical redistribution layers (RDL).
  • RDL can be designed as a structured metallization layer and serves as an electrical interconnection, which is designed to connect the electronic component embedded in the encapsulation with the external connections of the semiconductor component package and / or one or more electrodes of the underside of the semiconductor component package arranged to connect semiconductor wafers.
  • DE 102007022 959 A1 shows a semiconductor package in which a semiconductor wafer is embedded in a potting compound.
  • a redistribution wiring layer is provided with solder balls for surface mounting of the semiconductor wafer package.
  • Vias through the semiconductor package are provided with solder material on a surface of the semiconductor package, with which a second semiconductor package can be stacked on the first.
  • US Pat. No. 6,716,670 B1 shows a semiconductor wafer package for surface mounting. Contacts to which a second semiconductor wafer package can be attached are provided on a main surface.
  • DE 102006033 175 A1 shows an electronics module that comprises a logic part and a power part. The logic part and the power part are arranged on substrates arranged one above the other and cast together.
  • US 2014/0091473 A1 and US 2015/0069623 A1 describe the 3D semiconductor wafer integration of TSMC, with semiconductor wafers being cast in plastic resin and through-plating as through-silicon vias or as metal webs in the potting compound are embedded.
  • WO 1998/037580 A1 deals with the underfilling of CSPs and discloses a holder with a recess with side walls for receiving a semiconductor chip with its carrier as an intermediate production product therein.
  • US 4953283 A shows a holder for processing chips which is at least partially lined with an elastic means made of metal or resin with a recess for receiving the chips.
  • US 2015/0303174 A1 relates to the complex 3D integration and US 2017/0207204 A1 to “integrated fan out packaging”.
  • the introduction of the potting compound can lead to a relative displacement of the semiconductor wafers among one another and with respect to a predetermined target position of the semiconductor wafer.
  • the shrinkage of the casting compound due to solidification leads to stresses that can lead to uneven deformation.
  • a method according to the preamble of claim 1 in which a substrate made of glass with at least one recess formed by corresponding walls for receiving prior to the introduction of casting compound is positioned or fixed by one or more semiconductor wafers relative to the semiconductor wafers in such a way that at least individual semiconductor wafers are surrounded, in particular separated from one another, by the walls of the glass substrate.
  • the glass substrate limits the displacement of the semiconductor wafers parallel to the main plane of extent of the substrate or the plastic substrate carrying the semiconductor wafers to less than 100 ⁇ m and, depending on the design, to less than 10 ⁇ m.
  • the glass substrate forms a mask with the recesses adapted to the semiconductor wafers, which can preferably already be equipped with through holes (Through Glass Via: TGV) and enable through-hole plating.
  • the invention provides a corresponding assembly method for such an integrated semiconductor wafer device as a manufacturing intermediate product according to the characterizing part of claim 1, as well as a corresponding assembly device for carrying out the corresponding method according to claim 8.
  • the assembly method according to the invention comprises the following steps:
  • a spring manipulator substrate with a manipulation element adapted to the contour space of the semiconductor wafer to be positioned and / or the at least one spring element, relative displacement of the glass substrate to the spring manipulator substrate in such a way that its manipulation element is pretensioned and the spring element is deflected out of the contour space of the semiconductor Wavers moves into the recess,
  • LIDE Laser Induced Deep Etching
  • the manipulation element can move into the recess of the glass substrate to a maximum depth of less than half the thickness of the glass substrate. This represents a favorable compromise between the necessary manipulation path for the spring element or elements and the smallest possible trimming of the available depth of the recess for receiving the semiconductor wafer.
  • the manipulation element preferably moves into the recess of the glass substrate from below, so that the semiconductor wafer can advantageously be fitted into the recess from above.
  • a favorable shape for the manipulation element is a cross-section trapezoidal, pedestal-like projection with lateral manipulation flanks for the respective Spring element.
  • This projection can preferably be formed in one piece on a plate-shaped base body of the spring manipulator substrate.
  • the inclined lateral manipulation flanks result in a gradual and therefore gentle loading of the filigree spring elements, the manipulation elements themselves being designed to be sufficiently stable for a large number of production cycles.
  • the semiconductor wafer is preferably placed in the recess in a raised intermediate position on the manipulation element and is lowered into its final position in the recess when the manipulation element is moved out of the recess. There it is held and aligned by the latter in the recess by the extension of the spring manipulator substrate and the associated activation of the spring elements.
  • the semiconductor wafer can be subjected to negative pressure in a procedural development.
  • a negative pressure application between the glass substrate and the spring manipulator substrate can ensure a relative displacement of these two components.
  • suction channels that are continuous in the thickness direction are applied in the spring manipulator substrate, in particular its base body and / or in the manipulation element.
  • Fig. 1 is a vertical sectional view of a glass substrate with recesses and
  • FIG. 2 shows a horizontal sectional view of a glass substrate with recesses and plated-through holes in an embodiment that is likewise not according to the invention
  • 3 shows a vertical sectional illustration of an integrated semiconductor wafer package
  • 4 shows a schematic, sectional top view of an embodiment of an integrated semiconductor wafer device with spring elements for aligning the semiconductor wafer
  • 5 and 6 are schematic, partial plan views of a glass substrate in a further embodiment with spring elements in two different mounting positions
  • FIG. 8 shows an illustration analogous to FIG. 7 with the spring manipulator substrate moved into the glass substrate
  • a glass substrate 1 of thickness D is provided with a plurality of recesses 2 and a spacing b.
  • through holes 4 - so-called “Through Glass Vias”, abbreviated to TGV - are created, in which a metallization 5 is introduced in the usual way.
  • the glass substrate 1 consists at least essentially of an alkali-free glass, in particular an aluminoborosilicate glass or borosilicate glass.
  • FIG. 2 shows the top view of a similar glass substrate 1, which in turn has rectangular recesses 2 in top view.
  • flanking through holes 4 are made on both sides of the recess 2 shown on the left in FIG. 2 at a distance from its narrow sides 6, 7. Further such through holes 4 are located in two parallel rows below the recess 2 shown on the right in FIG. 2.
  • the recesses 2 can - as shown in Figure 1 - be designed as through openings, but also as blind holes.
  • its material thickness D can, for example, ⁇ 500 ⁇ m, preferred wise ⁇ 300 pm or even more preferably ⁇ 100 pm.
  • the wall thickness b of the walls 3 is ⁇ 500 pm, preferred gradations are ⁇ 300 pm, ⁇ 200 pm, ⁇ 100 pm or ⁇ 50 pm and is preferably less than the material thickness D of the glass substrate 1.
  • the ratio b / D the maximum remaining wall thickness b between two recesses 2 in the glass substrate 1 for its material thickness D ⁇ 1: 1, preferably ⁇ 2: 3, ⁇ 1: 3 or ⁇ 1: 6.
  • the size of the recesses 2 in the glass substrate 1 is basically chosen so that semiconductor components 9 can be accommodated therein with the smallest possible distance from the side wall surfaces 8.
  • the positions of the recesses 2 are selected so that they correspond to the desired subsequent positioning of the semiconductor components 9 implemented as semiconductor wafers in an integrated semiconductor component arrangement - a so-called “chip package” or “fan out package”.
  • FIG. 3 now shows schematically how a glass substrate 1 can be used in the production of a chip package.
  • the distance between the side wall surfaces 8 of the walls 3 and the opposite sides of the semiconductor components 9 is approximately ⁇ 30 pm, preferably ⁇ 20 pm, ⁇ 10 pm or ⁇ 5 pm.
  • a potting compound 12 is poured into the recesses 2 in order to fix the semiconductor components 9 in their position within the glass substrate 1. This provides a compact unit of the glass substrate 1, through holes 4 with metallization 5 made therein and semiconductor components 9 embedded in the potting compound 12.
  • recesses 17 for the corners of the components 9 can - as shown in FIG. 4 - in the corner areas of the respective recess 2 be created in the glass substrate 1.
  • stops 18 protruding from the side wall surface 8 are arranged on the glass substrate 1, as a result of which so-called “overdeterminations” when fixing the position of the semiconductor component 9 in the recess 2 are avoided.
  • the pre-fixing of the semiconductor component 9 is additionally optimized by two spring elements 19 in the side wall surfaces 8 of the glass substrate 1 opposite the stops 18.
  • the construction elements recess 17, stop 18 and spring element 19 can also be used separately, each individually or in different combinations in different recesses 2 of an integrated semiconductor wafer device.
  • FIGS. 5 and 6 again show, analogously to FIG. 4, a glass substrate 1 with a recess 2 for receiving a semiconductor wafer (not shown here).
  • the latter is only indicated by its contour space K, marked with dashed lines in FIGS. 5 and 6, which represents the outer contour assumed by the semiconductor wafer in relation to its top view.
  • two spring elements 19 are each formed by spring arms 20 connected at one end to the glass substrate, with their other end directed towards one another, which protrude slightly obliquely into recess 2 in their relaxed position shown in FIG.
  • the spring arms 20 engage in the contour space K.
  • Fig. 6 the deflected, tensioned position of the spring arms 20 is shown, in which the latter are disengaged from the contour space K and no longer overlap with this.
  • FIGS. 7 and 8 the core of which is the spring manipulator substrate 22.
  • the latter is produced analogously to the glass substrate 1 with a corresponding filigree process and has a plate-shaped base body 23 and manipulation elements 25 molded on its top 24 in the form of trapezoidal, pedestal-like projections with lateral manipulation flanks 26.
  • the outline and the height of these manipulation elements 25 are chosen so that they can cooperate with the spring arms 20 of the spring elements 19 in a suitable manner.
  • the spring manipulator substrate 22 is then lowered again, as a result of which, on the one hand, the respective semiconductor component 9 is lowered further into the recess 2 and, on the other hand, the spring arms 20 are released.
  • the latter thus act on the semiconductor components 9 and align them precisely in the recess 2.
  • the potting of the semiconductor components 9 in the recesses 2 and the application of a rewiring layer and solder balls can then be performed again - as described above and analogously to the prior art.
  • suction channels 27, 28 extending in the thickness direction DR in the area of the manipulation elements 25 and between them.
  • the suction channels 27 shown in the middle in FIGS. 9a-9d are aligned with the walls 3 between the recesses 2 and, by applying negative pressure p, serve to drive movement during the relative displacement of glass substrate 1 and spring manipulator substrate 22. Via the other suction channels 28, negative pressure is also applied p the semiconductor components 9 are fixed in their position on the manipulation elements 25.
  • the deflection of the spring arms 20 is in the order of magnitude of 5-100 ⁇ m.
  • the height h of the manipulation elements 25 and thus its maximum penetration depth t into the recess is significantly less, preferably less than half the thickness D of the glass substrate 1.

Abstract

Ein Montageverfahren für eine integrierte Halbleiter-Wafer-Vorrichtung, insbesondere integrierte Halbleiter-Bauelement-Anordnung, als Fertigungs-Zwischenprodukt, umfassend - ein Glassubstrat (1) mit mindestens einer von Wänden (3) gebildeten Ausnehmung (2), - ein oder mehrere Halbleiter-Wafer, insbesondere Halbleiter-Bauelemente (9), die in der Ausnehmung (2) anzuordnen sind, und - mindestens ein in die Ausnehmung (2) eingreifendes, am Glassubstrat (1) ausgebildetes Federelement (19) zur Positionshalterung und/oder Ausrichtung des oder der Halbleiter-Wafer (9) in der Ausnehmung (2), weist folgende Verfahrensschritte auf: - Bereitstellen des Glassubstrats (1) mit entspanntem, in den Konturraum (K) des zu positionierenden Halbleiter-Wavers (9) eingreifendem Federelement (19), - Bereitstellen eines Federmanipulator-Substrates (22) mit an den Konturraum (K) des zu positionierenden Halbleiter-Wavers (9) und/oder des mindestens einen Federelements (19) angepasstem Manipulationelement (25), - relatives Verschieben des Glassubstrates (1) zum Federmanipulator-Substrat (22) derart, dass dessen Manipulationselement (25) unter Vorspannung und Auslenkung des Federelementes (19) aus dem Konturraum (K) des Halbleiter-Wavers (9) in die Ausnehmung (2) einfährt, - Platzieren des Halbleiter-Wavers (9) in die Ausnehmung (2), sowie - relatives Zurückverschieben des Glassubstrates (1) zum Federmanipulator-Substrat (22) derart, dass dessen Manipulationselement (25) unter Freigabe des Federelementes (19) aus dem Konturraum (K) des Halbleiter-Wavers (9) ausfährt, wodurch das mindestens eine Federelement (19) den Halbleiter-Waver (9) zur Positionshalterung und/oder Ausrichtung in der Ausnehmung (2) beaufschlagt.

Description

MONTAGEVERFAHREN FÜR EINE INTEGRIERTE HALBLEITER-WAFER-VORRICHTUNG SOWIE MONTAGEVORRICHTUNG
Die vorliegende Patentanmeldung nimmt die Priorität der deutschen Patentanmeldung DE 10 2020200817.5 in Anspruch, deren Inhalt durch Bezugnahme hierin aufgenommen wird.
Die Erfindung betrifft ein Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung, insbesondere eine integrierte Halbleiter-Bauelemente-Anordnung, als Fertigungs- Zwischenprodukt sowie eine Montagevorrichtung zur Durchführung dieses Montageverfahrens.
Folgende Hinweise sollen den Hintergrund der Erfindung verdeutlichen. Die Halbleiterindustrie hat Dank kontinuierlicher Verbesserungen bei der Integrationsdichte verschiedener elektronischer Bauteile ein rasches Wachstum erfahren. Größtenteils geht diese Verbesserung der Integrationsdichte aus wiederholten Reduzierungen der minimalen Merkmalsgröße hervor, sodass mehr Bauteile in einen bestimmten Bereich integriert werden können.
Da die Nachfrage nach Miniaturisierung, höherer Geschwindigkeit und größerer Bandbreite sowie geringerem Stromverbrauch in jüngerer Zeit gestiegen ist, ist ein Bedarf an kleineren und kreativeren Packaging-Techniken von auch als Dies bezeichneten ungehäusten Halbleiter-Wafer entstanden.
Im Zuge der fortschreitenden Integration werden immer mehr Baugruppen, die zuvor als einzelne Halbleiter-Wafer nebeneinander auf einer Platine angebracht wurden, in einem „größeren“ Halbleiter-Wafer vereint. Mit „größer“ ist dabei die Anzahl der Schaltungen auf dem Die gemeint, da die absolute Größe durch fortschreitende Verfeinerung des Fertigungsprozesses abnehmen kann.
In einer gestapelten Halbleitervorrichtung werden aktive Schaltungen wie Logik, Speicher, Prozessorschaltungen und dergleichen mindestens teilweise auf separaten Substraten hergestellt und danach physisch und elektrisch aneinander gebondet, um eine funktionelle Vorrichtung zu bilden. Solche Bonding-Prozesse wenden hochentwickelte Techniken an, wobei Verbesserungen gewünscht werden. Eine Kombination von zwei sich ergänzenden Baugruppen, wie beispielsweise CPU und Cache auf einem Halbleiter-Wafer, lässt sich mit dem Begriff „on-Die“ umschreiben: die CPU hat den Cache „on-Die“, also direkt auf dem gleichen Halbleiter-Wafer, was den Datenaustausch deutlich beschleunigt. Mit der Weiterverarbeitung der Halbleiter-Wafer- Gehäusung und Integration in die schaltungstechnische Umgebung beschäftigt sich die Aufbau- und Verbindungstechnik (AVT).
Viele integrierte Schaltungen werden üblicherweise auf einem einzigen Halbleiter-Wafer hergestellt und einzelne Halbleiter-Wafer auf dem Wafer werden vereinzelt, indem die integrierten Schaltungen entlang einer Risslinie gesägt werden. Die einzelnen Halbleiter- Wafer werden üblicherweise getrennt gekapselt, beispielsweise in Mehr-Halbleiter-Wafer - Modulen oder in anderen Arten von Gehäusen (Packaging).
Eine Wafer-Level-Package-(WLP)-Struktur wird als eine Gehäusestruktur für Halbleiterkomponenten von elektrischen Produkten verwendet. Eine gestiegene Zahl von elektrischen Eingangs-Ausgangs-(l/0)-Kontakten und gestiegene Nachfrage nach integrierten Hochleistungsschaltungen (ICs) hat zur Entwicklung von WLP-Strukturen vom Fan-Out-Typ geführt, die größere Mittenabstände für die elektrischen I/O-Kontakte erlauben.
Dabei kommt eine elektrische Umverdrahtungsstruktur zum Einsatz, die eine oder mehrere elektrische Umverdrahtungsschichten (Redistribution Layers: RDL) umfasst. Jede RDL kann als strukturierte Metallisierungsschicht ausgelegt sein und dient als elektrische Zwischenverbindung, die dafür ausgelegt ist, die in die Verkapselung eingebettete elektronische Komponente mit den externen Anschlüssen des Halbleiterbauelement- Package und/oder einer oder mehreren Elektrode(n) des/der an der Unterseite des Halbleiterbauelement-Package angeordneten Halbleiter-Wafer zu verbinden.
DE 102007022 959 A1 zeigt ein Halbleiter-Package, bei dem ein Halbleiter-Wafer in eine Vergussmasse eingebettet ist. Eine Umverdrahtungsschicht ist mit Lötkugeln für eine Oberflächenmontage des Halbleiter-Wafer-Package versehen. Durchkontaktierungen durch das Halbleiter-Package sind mit Lötmaterial auf einer Oberfläche des Halbleiter-Package versehen, mit dem ein zweites Halbleiter-Package auf dem ersten gestapelt werden kann.
Die US 6 716670 B1 zeigt ein Halbleiter-Wafer-Package für die Oberflächenmontage. An einer Hauptoberfläche sind Kontakte vorgesehen, an denen ein zweites Halbleiter-Wafer- Package angebracht werden kann. Die DE 102006033 175 A1 zeigt ein Elektronikmodul, das ein Logikteil und ein Leistungsteil umfasst. Logikteil und Leistungsteil sind auf übereinander angeordneten Substraten angeordnet und gemeinsam vergossen.
Außerdem beschreiben die US 2014/0091473 A1 und die US 2015/0069623 A1 die 3D- Halbleiter-Wafer-Integration von TSMC, wobei Halbleiter-Wafer in Kunststoffharz eingegossen werden und eine Durchkontaktierung als Through-Silicon-Vias erfolgt oder als Metallstege in die Vergussmasse eingebettet sind.
Die WO 1998/037580 A1 behandelt das Unterfüllen von CSPs und offenbart einen Halter mit Ausnehmung mit Seitenwänden zur Aufnahme eines Halbleiterchips mit dessen Träger als Fertigungs-Zwischenprodukt darin.
Aus der US 4953283 A ist eine Halterung zur Bearbeitung von Chips gezeigt, die aus Metall oder Harz mit einer Ausnehmung zur Aufnahme der Chips mit einem elastischen Mittel zumindest teilweise ausgekleidet ist.
Weiterhin beziehen sich die US 2015/0303174 A1 auf die komplexe 3D-lntegration und die US 2017/0207204 A1 auf das „integrated fan out packaging“.
Das Einbringen der Vergussmasse kann zu einer relativen Verlagerung der Halbleiter-Wafer untereinander sowie gegenüber einer vorbestimmten Sollposition des Halbleiter-Wafers führen. Zudem kommt es aufgrund der erstarrungsbedingten Schrumpfung der Vergussmasse zu Spannungen, die zu einer unebenen Verformung führen können.
Weiterhin kommt es zu einem Driften der Halbleiter-Wafer auf dem Substrat aufgrund der dynamischen Kräfte der einströmenden Vergussmasse. Es ist auch bereits bekannt, dass die Bearbeitung der Rückseitenmetallisierung zu Wölbungsproblemen (engl „warpage“) führen kann.
Zur Vermeidung der vorstehenden Nachteile ist laut der den nächstkommenden Stand der Technik repräsentierenden WO 2019/091728 A1 ein Verfahren gemäß dem Oberbegriff des Patentanspruches 1 vorgesehen, bei dem vor dem Einbringen von Vergussmasse ein Substrat aus Glas mit mindestens einer durch entsprechende Wände gebildeten Ausnehmung zur Aufnahme von einem oder mehreren Halbleiter-Wafern relativ zu den Halbleiter-Wafern derart positioniert bzw. fixiert wird, dass zumindest einzelne Halbleiter- Wafer durch die Wände des Glas-Substrates umgeben, insbesondere voneinander getrennt sind. Indem also ein oder mehrere Halbleiter-Wafer in einer jeweiligen Ausnehmung angeordnet und separiert von anderen Halbleiter-Wafern angeordnet werden, sind diese vor den unerwünschten Einflüssen durch das Einbringen der Vergussmasse optimal geschützt. Bei Versuchen hat sich bereits herausgestellt, dass das Glassubstrat die Verlagerung der Halbleiter-Wafer parallel zur Haupterstreckungsebene des Substrates bzw. des die Halbleiter-Wafer tragenden Kunststoffsubstrates auf weniger als 100 pm und je nach Ausführung auf weniger als 10 pm beschränkt. Hierzu bildet das Glassubstrat eine Maske mit den an die Halbleiter-Wafer angepassten Ausnehmungen, die vorzugsweise bereits mit Durchgangslöchern (Through Glass Via: TGV) ausgestattet sein können und eine Durchkontaktierung ermöglichen.
Weiterhin ist es aus diesem Stand der Technik gemäß WO 2019/091728 A1 bekannt, an den Wänden des Glassubstrates Federelemente zur Positionshalterung und/oder Ausrichtung des Halbleiter-Wavers in der Ausnehmung vorzusehen. Problematisch kann dabei die Einbringung des Halbleiter-Wavers in die entsprechende Ausnehmung sein, da dafür die filigranen Federelemente in geeigneter Weise zwischen einer geweiteten Stellung, in der sie außerhalb des von der Kontur des Halbleiter-Wavers eingenommenen Raums - im vorliegenden „Konturraum“ bezeichnet - positioniert sind, und einer den Halbleiter-Waver beaufschlagenden Stellung gehandhabt werden müssen.
Zur Lösung dieser Problematik stellt die Erfindung ein entsprechendes Montageverfahren für eine solche integrierte Halbleiter-Waver-Vorrichtung als Fertigungs-Zwischenprodukt laut Kennzeichnungsteil des Anspruches 1 sowie eine entsprechende Montagevorrichtung zur entsprechenden Verfahrensdurchführung nach Anspruch 8 zur Verfügung.
Demnach umfasst das erfindungsgemäße Montageverfahren folgende Schritte:
Bereitstellen des Glassubstrats mit entspanntem, in den Konturraum des zu positionierenden Halbleiter-Wavers eingreifendem Federelement,
Bereitstellen eines Federmanipulator-Substrates mit an den Konturraum des zu positionierenden Halbleiter-Wavers und/oder des mindestens einen Federelements angepasstem Manipulationelement, relatives Verschieben des Glassubstrates zum Federmanipulator-Substrat derart, dass dessen Manipulationselement unter Vorspannung und Auslenkung des Federelementes aus dem Konturraum des Halbleiter-Wavers in die Ausnehmung einfährt,
Platzieren des Halbleiter-Wavers in die Ausnehmung, sowie relatives Zurückverschieben des Glassubstrates zum Federmanipulator-Substrat derart, dass dessen Manipulationselement unter Freigabe des Federelementes aus dem Konturraum des Halbleiter-Wavers ausfährt, wodurch das mindestens eine Federelement den Halbleiter-Waver zur Positionshalterung und/oder Ausrichtung in der Ausnehmung beaufschlagt.
Durch das erfindungsgemäße Verfahren wird mithilfe des Federmanipulator-Substrates eine definierte, überaus schonende Manipulation des oder der Federelemente am Glassubstrat auf verfahrenstechnische einfache Weise realisiert.
Indem das Glassubstrat und das Federmanipulator-Substrat durch Laserstrahlung durch nichtlineare Selbstfokussierung bearbeitet und nachfolgend einem anisotropen Materialabtrag durch Ätzen mit einer angepassten Ätzrate und -dauer unterzogen wird, werden nahezu ebene Wandflächen als Begrenzungsflächen der Ausnehmungen sowie Seitenflächen der vorhandenen Strukturen in den Substraten erzeugt, sodass Halbleiter- Wafer mit einem sehr geringen Abstand zu den Seitenwandflächen und infolgedessen auch zu benachbarten Halbleiter-Wafern angeordnet werden können.
Bei dem Verfahren zur Herstellung der die Seitenwandflächen bildenden Ausnehmungen in dem Glassubstrat und Federmanipulator-Substrat kommt das laserinduzierte Tiefenätzen zum Einsatz, das unter der Bezeichnung LIDE (Laser Induced Deep Etching) bekannt geworden ist. Dabei ermöglicht das LIDE-Verfahren das Einbringen von extrem präzisen Löchern (Through Glass Via = TGV) und Strukturen in höchster Geschwindigkeit und schafft somit die Voraussetzungen für die rationelle Herstellung des Glas- und Federmanipulator- Substrats.
In den abhängigen Ansprüchen sind bevorzugte Weiterbildungen des erfindungsgemäßen Montageverfahrens angegeben. So kann das Manipulationselement in eine maximale Tiefe von weniger als der Hälfte der Dicke des Glassubstrates in dessen Ausnehmung einfahren. Dies stellt einen günstigen Kompromiss zwischen dem notwendigen Manipulationsweg für das oder die Federelemente und einer möglichst geringen Beschneidung der zur Verfügung stehenden Tiefe der Ausnehmung für die Aufnahme des Halbleiter-Wavers dar.
Vorzugsweise fährt das Manipulationselement von unten in die Ausnehmung des Glassubstrates ein, sodass der Halbleiter-Waver in günstiger Weise von oben in die Ausnehmung bestückt werden kann.
Eine günstige Formgebung für das Manipulationselement ist ein im Querschnitt trapezförmiger, podestartiger Vorsprung mit seitlichen Manipulationsflanken für das jeweilige Federelement. Dieser Vorsprung kann an einem plattenförmigen Basiskörper des Federmanipulator-Substrats vorzugsweise einstückig ausgebildet sein. Durch die schräg gestellten seitlichen Manipulationsflanken erfolgt eine allmähliche und damit schonende Beaufschlagung der filigranen Federelemente, wobei die Manipulationselemente selbst ausreichend stabil für eine Vielzahl von Produktionszyklen ausgelegt sind.
Durch die Relativbewegung von Glassubstrat und Federmanipulator-Substrat wird der Halbleiter-Waver in der Ausnehmung vorzugsweise in einer angehobenen Zwischenstellung auf dem Manipulationselement platziert und beim Ausfahren des Manipulationselement aus der Ausnehmung in seine endgültige Position in der Ausnehmung abgesenkt. Dort wird er durch das Ausfahren des Federmanipulator-Substrates und die damit verbundene Aktivierung der Federelemente dann von letzteren in der Ausnehmung gehalten und ausgerichtet.
Als zusätzliche Fixierung für den auf dem Manipulationselement zwischenplatzierten Halbleiter-Waver kann in einer verfahrenstechnischen Fortbildung eine Unterdruckbeaufschlagung des Halbleiter-Wavers erfolgen. Auch kann in ähnlicher Weise eine Unterdruckbeaufschlagung zwischen Glassubstrat und Federmanipulator-Substrat für eine relative Verschiebung dieser beiden Komponenten sorgen.
Vorrichtungstechnisch sind dann gemäß einer bevorzugten Ausführungsform im Federmanipulator-Substrat, insbesondere dessen Basiskörper und/oder in dem Manipulationselement in Dickenrichtung durchgehende Saugkanäle angelegt.
Zur weiteren Verdeutlichung der Erfindung sind Ausführungsbeispiele in den Zeichnungen dargestellt und nachfolgend beschrieben. Die Zeichnungen zeigen in
Fig. 1 eine Vertikal-Schnittdarstellung eines Glassubstrats mit Ausnehmungen und
Durchkontaktierungen (TGV) in einer nicht erfindungsgemäßen Ausführungsform,
Fig. 2 eine Horizontal-Schnittdarstellung eines Glassubstrats mit Ausnehmungen und Durchkontaktierungen in einer ebenfalls nicht erfindungsgemäßen Ausführungsform,
Fig. 3 eine Vertikal-Schnittdarstellung einer integrierten Halbleiter-Waver-Packung, Fig. 4 eine schematische, ausschnittsweise Draufsicht einer Ausführungsform einer integrierten Halbleiter-Wafer-Vorrichtung mit Federelementen zur Ausrichtung des Halbleiter-Wavers,
Fig. 5 und 6 schematische, ausschnittsweise Draufsichten eines Glassubstrates in einer weiteren Ausführungsform mit Federelementen in zwei unterschiedlichen Montagestellungen,
Fig. 7 eine schematische Vertikal-Schnittdarstellung einer Montagevorrichtung mit
Glassubstrat bei auseinandergefahrener Relativstellung von Glassubstrat und einem Federmanipulator-Substrat,
Fig. 8 eine Darstellung analog Fig. 7 mit in das Glassubstrat eingefahrenem Federmanipulator-Substrat, sowie
Fig. 9a - 9d Darstellungen analog Fig. 7 und 8 mit aufeinanderfolgenden Montage- Zwischenschritten der Montagevorrichtung.
Fig. 1 zeigt die wichtigsten Merkmale der für das später beschriebene Montageverfahren bestimmten Glassubstrate 1. Ein Glassubstrat 1 der Dicke D ist mit mehreren Ausnehmungen 2 und einem Abstand b versehen. In den die Ausnehmungen 2 umgebenden Wänden 3 des Glassubstrates 1 sind Durchgangslöcher 4 - sogenannte „Through Glass Vias“, abgekürzt TGV - angelegt, in denen in üblicher weise eine Metallisierung 5 eingebracht ist. Das Glassubstrat 1 besteht zumindest im Wesentlichen aus einem alkalifreien Glas, insbesondere einem Alumoborosilikatglas oder Borosilikatglas.
In Figur 2 ist die Draufsicht eines ähnlichen Glassubstrates 1 dargestellt, das wiederum in Draufsicht rechteckige Ausnehmungen 2 aufweist. Im Bereich der Wände 3 sind beiderseits der in Figur 2 links dargestellten Ausnehmung 2 mit Abstand von deren Schmalseiten 6, 7 flankierende Durchgangslöcher 4 eingebracht. Weitere solche Durchgangslöcher 4 liegen in zwei Reihen parallel unterhalb der in Fig. 2 rechts dargestellten Ausnehmung 2.
Die Ausnehmungen 2 können - wie in Figur 1 dargestellt ist - als durchgehende Öffnungen, aber auch als Sacklöcher ausgebildet sein.
Die weiteren geometrischen Verhältnisse bei den Glassubstraten 1 gemäß den Fig. 1 bzw. 2 stellen sich wie folgt dar: seine Materialstärke D kann beispielsweise < 500 pm, Vorzugs- weise < 300 pm oder noch bevorzugter < 100 pm betragen. Die Wandstärke b der Wände 3 liegt bei < 500 pm, bevorzugte Abstufungen liegen bei < 300 pm, < 200 pm, < 100 pm oder < 50 pm und ist vorzugsweise geringer als die Materialstärke D des Glassubstrates 1. Dem entsprechend kann das Verhältnis b/D der maximalen verbleibenden Wandstärke b zwischen zwei Ausnehmungen 2 im Glassubstrat 1 zu dessen Material stärke D <1: 1, vorzugsweise < 2:3, < 1:3 oder < 1:6 sein.
Wie aus Fig. 3 hervorgeht, wird die Größe der Ausnehmungen 2 im Glassubstrat 1 grundsätzlich so gewählt, dass Halbleiter-Bauelemente 9 mit möglichst geringem Abstand zu den Seitenwandflächen 8 darin aufgenommen werden können. Die Positionen der Ausnehmungen 2 werden so gewählt, dass sie der gewünschten späteren Positionierung der als Halbleiter-Waver realisierten Halbleiter-Bauelemente 9 in einer integrierten Halbleiter- Bauelement-Anordnung - einen sogenannten „Chip package“ oder „Fan out package“ - entsprechen.
Fig. 3 zeigt nun schematisch, wie ein Glassubstrat 1 in der Herstellung eines Chip-Packages verwendet werden kann. Der Abstand zwischen den Seitenwandflächen 8 der Wände 3 und den diesen gegenüberliegenden Seiten der Halbleiter-Bauelemente 9 liegt dabei etwa bei < 30 pm, vorzugsweise < 20 pm, < 10 pm oder < 5 pm.
Eine Vergussmasse 12 ist in die Ausnehmungen 2 gegossen, um die Halbleiter- Bauelemente 9 in ihrer Position innerhalb des Glassubstrates 1 zu fixieren. Damit liegt eine kompakte Einheit des Glassubstrates 1, darin eingebrachten Durchgangslöchern 4 mit Metallisierung 5 und in die Vergussmasse 12 eingebetteten Halbleiter-Bauelemente 9 vor.
Die Weiterverarbeitung der Anordnung gemäß Fig. 3 durch Belegung mit einer Umverdrahtungsschicht und darauf positionierten Lotkugeln zur Kontaktierung der Halbleiter- Bauelemente 9 ist nicht Gegenstand der vorliegenden Erfindung und in der WO 2019/091728 A1 ausführlich beschrieben.
Um bei der engen Einpassung von Halbleiter-Bauelementen 9 in jeweiligen Ausnehmungen 2 des Glassubstrates 1 einem Verkanten des Bauelementes 9 entgegenzuwirken, können - wie in den Fig. 4 dargestellt ist - in den Eckbereichen der jeweiligen Ausnehmung 2 Aussparungen 17 für die Ecken der Bauelemente 9 im Glassubstrat 1 angelegt sein.
Zusätzlich sind von der Seitenwandfläche 8 hervorragende Anschläge 18 am Glassubstrat 1 angeordnet, wodurch sogenannte „Überbestimmtheiten“ bei der Positionsfixierung des Halbleiter-Bauelementes 9 in der Ausnehmung 2 vermieden werden. Schließlich ist die Vorfixierung des Halbleiter-Bauelementes 9 noch zusätzlich durch zwei Federelemente 19 in den den Anschlägen 18 gegenüberliegenden Seitenwandflächen 8 das Glassubstrates 1 weiter optimiert. Es ist allerdings darauf hinzuweisen, dass die Konstruktionselemente Aussparung 17, Anschlag 18 und Federelement 19 auch getrennt, jeweils einzeln oder auch in unterschiedlichen Kombinationen in verschiedenen Ausnehmungen 2 einer integrierten Halbleiter-Wafer-Vorrichtung eingesetzt werden können.
Im Folgenden wird das die eigentliche Erfindung umsetzende Montageverfahren und die entsprechend dabei eingesetzte Montagevorrichtung detailliert erläutert. Dabei zeigen die Fig. 5 und 6 nochmals analog Fig. 4 ein Glassubstrat 1 mit einer Ausnehmung 2 zur Aufnahme eines hier nicht dargestellten Halbleiter-Wavers. Letzterer ist lediglich durch seinen in Fig. 5 und 6 gestrichelt markierten Konturraum K angedeutet, der den vom Halbleiter-Waver bezogen auf seine Draufsicht eingenommenen Außenumriss darstellt. Bei dieser Ausführungsform sind zwei Federelemente 19 jeweils durch an ihrem einen Ende an das Glassubstrat angebundene, mit ihrem anderen Ende aufeinander zu gerichtete Federarme 20 gebildet, die in ihrer in Fig. 5 gezeigten entspannten Stellung leicht schräg in die Ausnehmung 2 hineinragen. Dadurch greifen die Federarme 20 in den Konturraum K ein. In Fig. 6 ist die ausgelenkte, gespannte Stellung der Federarme 20 dargestellt, in der letztere aus dem Konturraum K ausgerückt sind und sich nicht mehr mit diesem überschneiden.
Anhand von Fig. 7 und 8 ist nun eine erfindungsgemäße Montagevorrichtung 21 zu erläutern, deren Kernstück das Federmanipulator-Substrat 22 darstellt. Letzteres ist analog dem Glassubstrat 1 mit einem entsprechenden Filigran-Prozess hergestellt und weist einen plattenförmigen Basiskörper 23 und an dessen Oberseite 24 angeformte Manipulations elemente 25 in Form von im Schnitt trapezförmigen, podestartigen Vorsprüngen mit seitlichen Manipulationsflanken 26 auf. Der Umriss und die Höhe dieser Manipulations elemente 25 sind so gewählt, dass sie in geeigneter Weise mit den Federarmen 20 der Federelemente 19 kooperieren können. Im Detail wird für eine relative Verschiebung des Glassubstrates 1 zum Federmanipulator-Substrat 22 letzteres von unten so gegen das Glassubstrat 1 verfahren, dass die Manipulationselement die 25 in die Ausnehmung 2 einfahren und mit ihren Manipulationsflanken 26 allmählich die Federarme 20 erfassen und aus der in Fig. 5 bzw. 7 gezeigten entspannten Stellung in die in Fig. 6 bzw. 8 gezeigte gespannte, nach außen gedrückte Position verbringen. Dieser Schritt ist auch in den Fig. 9a und 9b gezeigt. In dieser Position sind die Federarme 20 so weit nach außen gedrückt, dass der Konturraum K frei ist und damit ohne Behinderung von oben ein Halbleiter-Bauelement 9 in die Ausnehmung 2 auf dem darin befindlichen Manipulationselement 25 platziert werden kann - siehe Fig. 9c.
Anschließend wird das Federmanipulator-Substrat 22 wieder abgesenkt, wodurch zum einen das jeweilige Halbleiter-Bauelement 9 weiter in die Ausnehmung 2 abgesenkt und zum anderen die Federarme 20 freigegeben werden. Letztere beaufschlagen damit die Halbleiter- Bauelemente 9 und richten sie positionsgenau in der Ausnehmung 2 aus. Ausgehend von diesem Fertigungszwischenschritt können dann wieder - wie oben beschrieben und analog dem Stand der Technik - der Verguss der Halbleiter-Bauelemente 9 in den Ausnehmungen 2 sowie das Aufbringen einer Umverdrahtungsschicht und von Lotkugeln vorgenommen werden.
Vorrichtungstechnisch bleibt zum Federmanipulator-Substrat 22 zu ergänzen, dass dieses mit in Dickenrichtung DR im Bereich der Manipulationselemente 25 und dazwischen durchgehenden Saugkanälen 27, 28 versehen ist. Die in den Fig. 9a - 9d mittig dargestellten Saugkanäle 27 fluchten mit den Wänden 3 zwischen den Ausnehmungen 2 und dienen durch Unterdruckbeaufschlagung p zum Bewegungsantrieb bei der relativen Verschiebung von Glassubstrat 1 und Federmanipulator-Substrat 22. Über die anderen Saugkanäle 28 werden ebenfalls durch Unterdruckbeaufschlagung p die Halbleiter-Bauelemente 9 in ihrer Position auf den Manipulationselementen 25 fixiert.
Die Auslenkung der Federarme 20 liegt in einer Größenordnung von 5 - 100 pm. Die Höhe h der Manipulationselemente 25 und damit dessen maximale Eindringtiefe t in die Ausnehmung ist deutlich geringer, vorzugsweise weniger als die Hälfte der Dicke D des Glassubstrates 1.

Claims

Patentansprüche
1. Montageverfahren für eine integrierte Halbleiter-Wafer-Vorrichtung, insbesondere integrierte Halbleiter-Bauelement-Anordnung, als Fertigungs-Zwischenprodukt, die umfasst ein Glassubstrat (1) mit mindestens einer von Wänden (3) gebildeten Ausnehmung (2), ein oder mehrere Halbleiter-Wafer, insbesondere Halbleiter-Bauelemente (9), die in der Ausnehmung (2) anzuordnen sind, und mindestens ein in die Ausnehmung (2) eingreifendes, am Glassubstrat (1) ausgebildetes Federelement (19) zur Positionshalterung und/oder Ausrichtung des oder der Halbleiter- Wafer (9) in der Ausnehmung (2), gekennzeichnet durch folgende Verfahrensschritte:
Bereitstellen des Glassubstrats (1) mit entspanntem, in den Konturraum (K) des zu positionierenden Halbleiter-Wavers (9) eingreifendem Federelement (19),
Bereitstellen eines Federmanipulator-Substrates (22) mit an den Konturraum (K) des zu positionierenden Halbleiter-Wavers (9) und/oder des mindestens einen Federelements (19) angepasstem Manipulationelement (25), relatives Verschieben des Glassubstrates (1) zum Federmanipulator-Substrat (22) derart, dass dessen Manipulationselement (25) unter Vorspannung und Auslenkung des Federelementes (19) aus dem Konturraum (K) des Halbleiter-Wavers (9) in die Ausnehmung (2) einfährt,
Platzieren des Halbleiter-Wavers (9) in die Ausnehmung (2), sowie relatives Zurückverschieben des Glassubstrates (1) zum Federmanipulator-Substrat (22) derart, dass dessen Manipulationselement (25) unter Freigabe des Federelementes (19) aus dem Konturraum (K) des Halbleiter-Wavers (9) ausfährt, wodurch das mindestens eine Federelement (19) den Halbleiter-Waver (9) zur Positionshalterung und/oder Ausrichtung in der Ausnehmung (2) beaufschlagt.
2. Montageverfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Manipulationselement (21) in eine maximale Eindringtiefe (t) von weniger als der Hälfte der Dicke (D) des Glassubstrats (1) in die Ausnehmung (2) einfährt.
3. Montageverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Manipulationselement (25) von unten in die Ausnehmung (2) des Glassubstrats (1) einfährt.
4. Montageverfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass als Manipulationselement (25) ein im Querschnitt trapezförmiger Vorsprung mit seitlicher Manipulationsflanke (26) für das Federelement (19) verwendet wird.
5. Montageverfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass der Halbleiter-Waver (9) in der Ausnehmung (2) auf dem Manipulationselement (25) in einer angehobenen Zwischenstellung platziert und beim Ausfahren des Manipulationselements (25) aus der Ausnehmung (2) in seine endgültige Position in der Ausnehmung (2) abgesenkt wird.
6. Montageverfahren nach Anspruch 5, dadurch gekennzeichnet, dass der auf dem Manipulationselement (25) platzierte Halbleiter-Waver (9) in der Zwischenstellung durch Unterdruckbeaufschlagung auf dem Manipulationselement (25) fixiert ist.
7. Montageverfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass das relative Verschieben zwischen Glassubstrat (1) und Federmanipulator-Substrat (22) durch Unterdruckbeaufschlagung (p) zwischen diesen beiden Komponenten erfolgt.
8. Montagevorrichtung zur Durchführung des Montageverfahrens nach einem der vorgenannten Ansprüche, gekennzeichnet durch ein in Dickenrichtung (DR) des Glassubstrats (1) relativ dazu verschiebbares Federmanipulator-Substrat (22), das mit mindestens einem an den Konturraum (K) des zu positionierenden Halbleiter-Wavers (9) und/oder des mindestens einen Federelements (19) angepassten Manipulationselement (25) versehen ist.
9. Montagevorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass das Federmanipulator-Substrat (22) aus einem plattenförmigen Basiskörper (23) mit dem mindestens einen darauf angeordneten Manipulationselement (25) gebildet ist.
10. Montagevorrichtung nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass das Manipulationselement (25) als im Querschnitt trapezförmiger Vorsprung mit seitlicher Manipulationsflanke (26) für das Federelement (19) ausgebildet ist.
11. Montagevorrichtung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass im Federmanipulator-Substrat (22), insbesondere im Basiskörper (23) und/oder dem Manipulationselement (25) in Dickenrichtung (DR) durchgehende Saugkanäle (27, 28) angelegt sind.
EP21700424.1A 2020-01-23 2021-01-12 Montageverfahren für eine integrierte halbleiter-wafer-vorrichtung sowie montagevorrichtung Pending EP4094285A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020200817.5A DE102020200817B3 (de) 2020-01-23 2020-01-23 Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung
PCT/EP2021/050495 WO2021148281A1 (de) 2020-01-23 2021-01-12 Montageverfahren für eine integrierte halbleiter-wafer-vorrichtung sowie montagevorrichtung

Publications (1)

Publication Number Publication Date
EP4094285A1 true EP4094285A1 (de) 2022-11-30

Family

ID=74184654

Family Applications (1)

Application Number Title Priority Date Filing Date
EP21700424.1A Pending EP4094285A1 (de) 2020-01-23 2021-01-12 Montageverfahren für eine integrierte halbleiter-wafer-vorrichtung sowie montagevorrichtung

Country Status (8)

Country Link
US (1) US20230096742A1 (de)
EP (1) EP4094285A1 (de)
JP (1) JP7438374B2 (de)
KR (1) KR20220127838A (de)
CN (1) CN115004346A (de)
DE (1) DE102020200817B3 (de)
TW (1) TWI803805B (de)
WO (1) WO2021148281A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022130976B3 (de) 2022-11-23 2023-11-30 Lpkf Laser & Electronics Aktiengesellschaft Monolithische Membran aus Glas, Doppel-Vertikalmembran-Anordnung, mikromechanische Federstruktur und zugehöriges Herstellungsverfahren

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680602B2 (ja) * 1987-11-28 1994-10-12 株式会社村田製作所 電子部品チップ保持治具および電子部品チップ取扱い方法
US5889332A (en) * 1997-02-21 1999-03-30 Hewlett-Packard Company Area matched package
JPH10284878A (ja) * 1997-04-09 1998-10-23 Fukuoka Toshiba Electron Kk 半導体部品用搬送キャリアおよびそれを用いた半導体装置の製造方法
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6846380B2 (en) * 2002-06-13 2005-01-25 The Boc Group, Inc. Substrate processing apparatus and related systems and methods
JP4405246B2 (ja) * 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
CN101019473A (zh) * 2004-05-20 2007-08-15 纳米纳克斯公司 具有快速制作周期的高密度互连系统
US7258703B2 (en) * 2005-01-07 2007-08-21 Asm Assembly Automation Ltd. Apparatus and method for aligning devices on carriers
JP2006343182A (ja) * 2005-06-08 2006-12-21 Renesas Technology Corp 半導体集積回路装置の製造方法
DE102006033175A1 (de) 2006-07-18 2008-01-24 Robert Bosch Gmbh Elektronikanordnung
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
DE102007022959B4 (de) 2007-05-16 2012-04-19 Infineon Technologies Ag Verfahren zur Herstellung von Halbleitervorrichtungen
CN101765784B (zh) * 2008-02-15 2013-06-26 综合测试电子系统有限公司 用于将多个分离成单件的半导体器件保持并定向在接线端支架的容纳凹部中的装置和方法
MY152434A (en) * 2009-08-18 2014-09-30 Multitest Elektronische Syst System for post-processing of electronic components
US9209156B2 (en) 2012-09-28 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuits stacking approach
EP2765431B1 (de) * 2013-02-11 2016-05-25 Rasco GmbH Träger für elektronische Komponenten
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
EP2884293A1 (de) * 2013-12-12 2015-06-17 Rasco GmbH Halbleitervorrichtungsträger
US9601463B2 (en) 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
US9881908B2 (en) 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same
MY197514A (en) * 2017-11-10 2023-06-19 Lpkf Laser & Electronics Ag Method and device for the integration of semiconductor wafers

Also Published As

Publication number Publication date
JP7438374B2 (ja) 2024-02-26
WO2021148281A1 (de) 2021-07-29
DE102020200817B3 (de) 2021-06-17
TW202133716A (zh) 2021-09-01
CN115004346A (zh) 2022-09-02
JP2023511338A (ja) 2023-03-17
US20230096742A1 (en) 2023-03-30
KR20220127838A (ko) 2022-09-20
TWI803805B (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
DE102009044712B4 (de) Halbleiter-Bauelement
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE2931449C2 (de)
DE69432968T2 (de) Gehäuse für elektronische Bauelemente
DE10257707B4 (de) Verfahren zum Herstellen eines gestapelten Chip-Paketes
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
EP1481423A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE102004013056B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19514375A1 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und Halbleitermodul
DE102004001829A1 (de) Halbleitervorrichtung
DE19837336A1 (de) Verfahren zur Herstellung einer Platte von gekapselten integrierten Schaltkreisen und Form zum Kapseln eines plattenförmigen Substrats von integrierten Schaltkreisen
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
DE112019000113T5 (de) Halbleiterbauteil mit einem verteilten speicherchip-modul
DE10297785B4 (de) Elektronikbaugruppe mit einer dichteren Kontaktanordnung, die eine Zuleitungsführung zu den Kontakten erlaubt
EP3707972A1 (de) Verfahren und vorrichtung zur integration von halbleiter-wafern
WO2021148281A1 (de) Montageverfahren für eine integrierte halbleiter-wafer-vorrichtung sowie montagevorrichtung
DE10153666A1 (de) Kontaktanordnung mit hoher Dichte
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
EP1198002A2 (de) Elektrisches oder elektronisches Bauteil und Verfahren zum Herstellen desselben
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20220712

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)