CN108346586B - 封装体装置及其制造方法 - Google Patents

封装体装置及其制造方法 Download PDF

Info

Publication number
CN108346586B
CN108346586B CN201710046117.7A CN201710046117A CN108346586B CN 108346586 B CN108346586 B CN 108346586B CN 201710046117 A CN201710046117 A CN 201710046117A CN 108346586 B CN108346586 B CN 108346586B
Authority
CN
China
Prior art keywords
dielectric layer
redistribution structure
forming
layer
redistribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710046117.7A
Other languages
English (en)
Other versions
CN108346586A (zh
Inventor
洪英博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN201710046117.7A priority Critical patent/CN108346586B/zh
Publication of CN108346586A publication Critical patent/CN108346586A/zh
Application granted granted Critical
Publication of CN108346586B publication Critical patent/CN108346586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了一种封装体装置及其制造方法。封装体装置包含基板、重布局结构、电路板结构、第一连接件以及第一电子元件。重布局结构设置于基板上。重布局结构包含第一介电层以及第一金属层。电路板结构设置于重布局结构上。电路板结构包含第二介电层以及第二金属层，其中，电路板结构中的第二介电层有多个突起物嵌设于重布局层的第一介电层中。第一电子元件设置于重布局结构上，而第一连接件设置于重布局结构与第一电子元件之间，以连接重布局结构与第一电子元件。本发明可以提升封装体装置的接点合格率、结构稳定度和结构平整度。

Description

封装体装置及其制造方法
技术领域
本发明是有关于一种封装体装置及其制造方法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐进入多功能、高性能的研发方向。为满足半导体元件高积集度(Integration)以及微型化(Miniaturization)的要求，重布局结构的各项要求也越来越高。举例来说，重布局结构中的线路的线宽与线距(Pitch)要求越来越小，线路重分布结构的整体厚度也希望越小越好。伴随着微型化的要求，势必需要提升接点合格率及整体可靠度。
在制备封装体装置时，后来形成的电路板装置会堆叠在先前已经形成好的重分布结构之上，此时先前已经形成好的重分布结构容易受到挤压而导致变形、翘曲，进而造成电路板装置与重分布结构之间接点合格率下降及整体可靠度下降的问题。为了改善上述的问题，相关领域莫不费尽心思开发。如何能提供一种具有高可靠度的封装体装置及其制备方法，实属当前重要研发课题之一，也成为当前相关领域亟需改进的目标。
发明内容
本发明的一个目的在于提供一种封装体装置及其制造方法，其可以提升封装体装置的接点合格率、结构稳定度和结构平整度。
根据本发明一实施方式，是提供一种封装体装置的制造方法，包含以下步骤。在基板上形成至少一个重布局结构，其包含以下步骤：在基板上形成第一介电层、移除部分的第一介电层以形成多个第一开口，并在第一开口中填充第一金属层。然后，在重布局结构的第一侧上形成多个沟槽。接着，在重布局结构的第一侧上形成电路板结构，且重布局结构电性连接至电路板结构。其中，形成电路板结构包含：在重布局结构的第一侧上形成第二介电层，并在沟槽中填入第二介电层、移除部分的第二介电层以形成多个第二开口、以及在第二开口中填充第二金属层。然后，移除基板。
在本发明的一个或多个实施方式中，还包含在重布局结构的相对于第一侧的第二侧上配置第一电子元件，以使第一电子元件电性连接至重布局结构。
在本发明的一个或多个实施方式中，其中在重布局结构中形成沟槽是形成贯穿重布局结构的沟槽。
根据本发明另一实施方式，一种封装体装置的制造方法包含以下步骤。在基板上形成至少一个重布局结构，其包含以下步骤：在基板上形成第一介电层、移除部分的第一介电层以形成多个第一开口、以及在第一开口中填充第一金属层。然后，移除部分的第一介电层，以在重布局结构的第一侧上形成多个沟槽。接着，在重布局结构的第一侧上配置第一电子元件，以使第一电子元件电性连接至重布局结构。然后，形成模封层覆盖重布局结构与第一电子元件，并将模封层填入沟槽中。接着，移除基板。
在本发明的一个或多个实施方式中，在重布局结构形成沟槽是形成贯穿重布局结构的沟槽。
在本发明的一个或多个实施方式中，还包含在形成模封层前，先在重布局结构的第一侧上形成多个导电柱，并使导电柱电性连接至重布局结构。
薄化模封层，以暴露导电柱。在模封层上形成多个第二连接件，并使第二连接件电性连接导电柱，以及在第二连接件上配置电子元件，以形成层叠封装结构(package onpackage)。
根据本发明另一实施方式，一种封装体装置，包含重布局结构、电路板结构、第一电子元件和第一连接件。重布局结构包含第一介电层以及多个位于第一介电层中的第一金属线路。电路板结构设置于重布局结构的第一侧。电路板结构包含第二介电层，其中第二介电层具有多个突起物嵌设于重布局结构中。电路板结构还包含多个位于第二介电层中的第二金属线路，且第二金属线路与重布局结构电性连接。第一电子元件设置于重布局结构的相对于第一侧的第二侧上。多个第一连接件设置于重布局结构与第一电子元件之间，以电性连接重布局结构与第一电子元件。
在本发明的一个或多个实施方式中，第二介电层的突起物贯穿重布局结构。
在本发明的一个或多个实施方式中，第二介电层的杨氏模量(Young’s modulus)大于第一介电层的杨氏模量。
在本发明的一个或多个实施方式中，第二介电层的热膨胀系数小于第一介电层的热膨胀系数。
根据本发明另一实施方式，一种封装体装置，包含至少一个重布局结构、第一电子元件、多个第一连接件和模封层。重布局结构包含第一介电层以及多个位于第一介电层之中的第一金属线路。第一电子元件，设置于重布局结构上。多个第一连接件，设置于重布局结构与第一电子元件之间，以电性连接重布局结构与第一电子元件。模封层覆盖重布局结构与第一电子元件，且模封层具有多个突起物嵌设于重布局结构中。
在本发明的一个或多个实施方式中，其中模封层的杨氏模量(Young’s modulus)大于第一介电层的杨氏模量。
本发明与现有技术相比，具有可以提升封装体装置的接点合格率、结构稳定度以及结构平整度的有益效果。
附图说明
为使本发明的特征、优点与实施例能更明显易懂，结合附图说明如下：
图1到图6C是绘示根据本发明一实施例的封装体装置的制造方法的不同步骤的剖面图；
图7到图10是绘示根据本发明另一实施例的封装体装置的制造方法的不同步骤的剖面图；
图11到图15是绘示根据本发明另一实施例的封装体装置的制造方法的不同步骤的剖面图。
具体实施方式
以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。
此外，相对词汇，如“下”或“底部”与“上”或“顶部”，用来描述文中在附图中所示的一个元件与另一个元件的关系。相对词汇是用来描述装置在附图中所描述之外的不同方位是可以被理解的。例如，如果一个附图中的装置被翻转，元件将会被描述原为位于其它元件的“下”侧将被定向为位于其他元件的“上”侧。例示性的词汇“下”，根据附图的特定方位可以包含“下”和“上”两种方位。同样地，如果一个附图中的装置被翻转，元件将会被描述原为位于其它元件的“下方”或“之下”将被定向为位于其他元件上的“上方”。例示性的词汇“下方”或“之下”，可以包含“上方”和“上方”两种方位。
图1至图6C分别绘示依照本发明一实施方式的封装体装置100的制造方法的不同步骤的剖面图。
如图1所绘示的实施方式中，提供基板110并在基板110上形成离型膜112。基板110的材质可为玻璃、金属或有机板材。离型膜112的材质可为乙烯对苯二甲酸酯(Polyethylene Terephthalate，PET)。应了解到，以上所举的基板110和离型膜112的材质仅为例示，并非用以限制本发明，本发明所属技术领域的技术人员，应视实际需要，弹性选择基板110和离型膜112的材质。
如图2所绘示的实施方式中，在基板110上形成重布局结构210。重布局结构包含第一介电层212和由第一金属层所形成的第一金属线路214。形成重布局结构210的方法包含，在基板110上形成第一介电层212，之后，移除部分的第一介电层212以形成多个第一开口。接着，在多个第一开口中填充第一金属层，以形成多个第一金属线路214。本发明所属技术领域的技术人员，可视实际需要，重复形成重布局结构210的步骤，以形成多个重布局结构210。
在本发明的部分实施例中，第一金属线路214的材质包含铝、铜、钨或其组合，但不以此为限，其他合适的导电材料同样可以用于形成第一金属线路214。在本发明的部分实施例中，第一介电层212是由可形成高密度细线路的材料所组成。在部分实施例中，第一介电层212的材料为感光型材料(photoimageable dielectric material)，例如成聚苯恶唑(polybenzoxazole,PBO)。应了解到，以上所举的第一介电层212的材质仅为例示，并非用以限制本发明，本发明所属技术领域的技术人员，应视实际需要，弹性选择第一介电层212的材质。
如图3A与图3B所绘示的实施方式中，在重布局结构210的第一侧上分别形成多个沟槽310、312。特别是在无金属线路的重布局结构区域中，移除部分第一介电层212以形成多个沟槽310、312。值得注意的是，多个沟槽310可完全贯穿第一介电层212，以暴露出离型膜112(如图3A所绘示)。多个沟槽312也可仅部分贯穿第一介电层212(如图3B所绘示)。在部分实施例中，沟槽310、312的侧壁可为弯曲或平整。在部分实施例中，沟槽310、312的宽度可为30～300μm，例如50μm、100μm、200μm或250μm。在部分实施例中，可视需要调整沟槽深度。其中，多个沟槽是通过干式蚀刻工艺、湿式蚀刻工艺、曝光显影工艺或激光工艺而形成。
如图4A所绘示的实施方式中，是在图3A的重布局结构210的第一侧上形成电路板结构410。电路板结构410的形成方式包含以下步骤，首先，在重布局结构210的第一侧上形成第二介电层412，并将第二介电层412填入完全贯穿第一介电层212的沟槽310之中，以使第二介电层412有多个突起物嵌设于重布局结构210。移除部分的第二介电层412以形成多个第二开口。接着，在多个第二开口中填充第二金属层，以形成多个第二金属线路414。然后，在电路板结构410上形成防焊结构416。本发明所属技术领域的技术人员，可视实际需要，重复形成电路板结构410的步骤，以形成多个电路板结构410。
如图4B所绘示的实施方式中，是在图3B的重布局结构210的第一侧上形成电路板结构410。电路板结构410的形成方式包含以下步骤，首先，在重布局结构210的第一侧上形成第二介电层412，并将第二介电层412填入部分贯穿第一介电层212的沟槽312之中，以使第二介电层412有多个突起物嵌设于重布局结构210。移除部分的第二介电层412以形成多个第二开口。接着，填充第二金属层多个第二开口之中，以形成多个第二金属线路414。然后，在电路板结构410上形成防焊结构416。本发明所属技术领域的技术人员，可视实际需要，重复形成电路板结构410的步骤，以形成多个电路板结构410。
在本发明的部分实施例中，第二金属线路414的材质包含铝、铜、钨或其组合，但不以此为限，其他合适的导电材料同样可以用于形成第二金属线路414。在本发明的部分实施例中，第二介电层的材料可为树脂(Resin)、环氧树脂(Epoxy)、聚酰亚胺(Polyimide，PI)、B一三氮树脂(Bismaleimide triazine，BT)、纤维浸含树脂(Prepreg，PP)、ABF树脂[Ajinomoto Build up Film，日本味之素公司(Ajinomoto Co.，Ltd.)所供应的一种环氧树脂绝缘膜]或其他适合的材料。在本发明的部分实施例中，第二介电层412材料的热膨胀系数小于第一介电层212材料的热膨胀系数。在本发明的部分实施例中，第二介电层412材料的杨氏模量高于第一介电层212材料的杨氏模量。
在本发明的部分实施例的制造过程中，在重布局结构210的第一介电层212中形成多个沟槽310、312，并将欲堆叠在重布局结构210上的电路板结构410的第二介电层414填入重布局结构210的多个沟槽310、312中，此工艺方法及其所产生的结构能提升整体结构个稳定度，并可避免在形成电路板结构410时，重布局结构210发生变形或翘曲的现象。因此，本发明实施例可提高接点合格率，整体可靠度及平整度。
在图4A所绘示的实施方式中，封装体装置100可接续分别形成如第图5A-5C的不同形态。
在第5A图所绘示的实施方式中，封装体装置系移除基板110(绘示于图4A中)和离型膜112(绘示于图4A中)，并翻转整个封装体装置，使重布局结构210的第一侧位于下方。
如图5B所绘示的实施方式中，封装体装置是移除基板110(绘示于图4A中)和离型膜112(绘示于图4A中)，并在重布局结构210上形成防焊结构510。然后，翻转整个封装体装置，使重布局结构210的第一侧位于下方。
如图5C所绘示的实施方式中，封装体装置是移除基板110(绘示于图4A中)和离型膜112(绘示于图4A中)，并在重布局结构210上形成防焊结构510及导电柱512(例如：铜柱结构)。然后，翻转整个封装体装置，使重布局结构210的第一侧位于下方。
本发明所属技术领域的技术人员，应了解，移除基板110和离型膜112，并在重布局结构210上形成防焊结构510及导电柱512，也可执行于图4B中的封装体装置(未绘示)。
如图6A-6C所绘示的实施方式中，分别在图5A-5C所示重布局结构210的相对于第一侧的第二侧上配置第一电子元件610。如图6A所绘示，第一电子元件610通过第一连接件612电性连接至重布局结构210的相对于第一侧的第二侧上。如图6B所绘示，第一电子元件610通过第一连接件612电性连接至有形成防焊结构510的重布局结构210的相对于第一侧的第二侧上上。如图6C所绘示，第一电子元件610系通过第一连接件612电性连接至有防焊结构510及导电柱614的重布局结构210上的导电柱614上。在本发明的部分实施方式中，第一连接件612可为材质为锡的焊球或焊接突起物。在本发明的部分实施方式中，第一电子元件610可为主动元件或被动元件，其中，主动元件可为半导体晶片，被动元件可为电阻元件、电容元件、电感元件或晶片型被动元件
图7图至图10分别绘示依照本发明另一实施方式的封装体装置200的制造方法的不同步骤的剖面图。
如图7所绘示的实施方式中，提供基板710，基板710上有离型膜712。重布局结构714位于基板710上。重布局结构714的形成方式包含，在基板710上形成第一介电层716，之后，移除部分的第一介电层716以形成多个第一开口。在多个第一开口中填充第一金属层，以形成多个第一金属线路718。本发明所属技术领域的技术人员，可视实际需要，重复形成重布局结构714的步骤，以形成多个重布局结构714。在重布局结构714的第一侧上形成多个沟槽720。特别是在无金属线路的重布局结构区域中，移除部分第一介电层716以形成多个沟槽720。值得注意的是，多个沟槽720可完全贯穿第一介电层716，以暴露出离型膜712(如图7所绘示)。多个沟槽720也可仅部分贯穿第一介电层716(未绘示)。在部分实施例中，沟槽720的侧壁可为弯曲或平整。在部分实施例中，沟槽720的宽度可为30μm～300μm，例如50μm、100μm、200μm或250μm。在部分实施例中，可视需要调整沟槽深度。其中，多个沟槽系通过干式蚀刻工艺、湿式蚀刻工艺、曝光显影工艺或激光工艺而形成。
请继续参阅图7所绘示的实施方式，在重布局结构714上形成多个第一连接件722，在第一连接件722上配置第一电子元件724，使第一电子元件724通过第一连接件722电性连接至重布局结构714。在本发明的部分实施方式中，第一连接件722可为材质为锡的焊球或焊接突起物。在本发明的部分实施方式中，第一电子元件724可为主动元件或被动元件，其中，主动元件可为半导体晶片，被动元件可为电阻元件、电容元件、电感元件或晶片型被动元件。
在图7所绘示的封装体装置200中，基板710的材质可为玻璃、金属或有机板材。离型膜712的材质可为乙烯对苯二甲酸酯(Polyethylene Terephthalate，PET)。应了解到，以上所举的基板710和离型膜712的材质仅为例示，并非用以限制本发明，本发明所属技术领域的技术人员，应视实际需要，弹性选择基板710和离型膜712的材质。在本发明的部分实施例中，第一金属线路718的材质包含铝、铜、钨或其组合，但不以此为限，其他合适的导电材料同样可以用于形成第一金属线路718。在本发明的部分实施例中，第一介电层716是由可形成高密度细线路的材料所组成。在部分实施例中，第一介电层716的材料为感光型材料(photoimageable dielectric material)，例如成聚苯恶唑(polybenzoxazole,PBO)。应了解到，以上所举的第一介电层716的材质仅为例示，并非用以限制本发明，本发明所属技术领域的技术人员，应视实际需要，弹性选择第一介电层716的材质。
如图8所绘示的实施方式中，在重布局结构714及第一电子元件724上覆盖模封层726，且将模封层726填入于多个沟槽720中，以使模封层726有多个突起物嵌设于重布局结构714中。模封层的材料可为环氧树酯。以上所举的模封材料仅为例示，并非用以限制本发明，本发明所属技术领域的技术人员，应视实际需要，弹性选择模封层的材质。在本发明的部分实施例中，模封层726材料的热膨胀系数小于第一介电层716材料的热膨胀系数。在本发明的部分实施例中，模封层726材料的杨氏模量高于第一介电层716材料的杨氏模量。
如图9所绘示的实施方式中，移除基板710及离型膜712。
如图10所绘示的实施方式中，在重布局结构714的一侧可选择性形成防焊结构728。
图11至图15分别绘示依照本发明一实施方式的封装体装置300的制造方法的不同步骤的剖面图。
如图11所绘示的实施方式中，提供基板810，基板810上有离型膜812。重布局结构814位于基板810上。重布局结构814的形成方式包含，在基板810上形成第一介电层816，之后，移除部分的第一介电层816以形成多个第一开口。在多个第一开口中填充第一金属层，以形成多个第一金属线路818。本发明所属技术领域的技术人员，可视实际需要，重复形成重布局结构814的步骤，以形成多个重布局结构814。接着，在重布局结构814的第一侧上形成多个沟槽820。特别是在无金属线路的重布局结构区域中，移除部分第一介电层816以形成多个沟槽820。值得注意的是，多个沟槽820可完全贯穿第一介电层816，以暴露出离型膜812(如图11所绘示)。多个沟槽820也可仅部分贯穿第一介电层816(未绘示)。在部分实施例中，沟槽820的侧壁可为弯曲或平整。在部分实施例中，沟槽820的宽度可为30μm～300μm，例如50μm、100μm、200μm或250μm。在部分实施例中，可视需要调整沟槽深度。其中，多个沟槽系通过干式蚀刻工艺、湿式蚀刻工艺、曝光显影工艺或激光工艺而形成。
请继续参阅图11的实施方式中，在第一金属线路818上形成多个导电柱824，以使导电柱824与第一金属线路818电性连接。在本发明的部分实施例中，第一金属线路818和导电柱824的材质包含铝、铜、钨或其组合，但不以此为限，其他合适的导电材料同样可以用于形成第一金属线路818。在本发明的部分实施例中，第一介电层816是由可形成高密度细线路的材料所组成。在部分实施例中，第一介电层816的材料为感光型材料(photoimageabledielectric material)，例如成聚苯恶唑(polybenzoxazole,PBO)。应了解到，以上所举的第一介电层816的材质仅为例示，并非用以限制本发明，本发明所属技术领域的技术人员，应视实际需要，弹性选择第一介电层816的材质。
如图12所绘示的实施方式中，在重布局结构814上形成多个第一连接件826，并在多个第一连接件826上配置第一电子元件828，以使第一电子元件828电性连接至重布局结构814。值得注意的是，多个导电柱824比第一电子元件828高。在本发明的部分实施方式中，第一连接件826可为材质为锡的焊球或焊接突起物。在本发明的部分实施方式中，第一电子元件828可为主动元件或被动元件，其中，主动元件可为半导体晶片，被动元件可为电阻元件、电容元件、电感元件或晶片型被动元件。
如图13所绘示的实施方式中，在重布局结构814、多个导电柱824与第一电子元件828上覆盖模封层830，并且模封层830填入重布局结构814的多个沟槽820中，以使模封层830有多个突起物嵌设于重布局结构814中。蚀刻并薄化模封层830以暴露多个导电柱824。模封层830的材料可为环氧树酯。以上所举的模封材料仅为例示，并非用以限制本发明，本发明所属技术领域的技术人员，应视实际需要，弹性选择模封层830的材质。在本发明的部分实施例中，模封层830材料的热膨胀系数小于第一介电层816材料的热膨胀系数。在本发明的部分实施例中，模封层830材料的杨氏模量高于第一介电层816材料的杨氏模量。
如图14所绘示的实施方式中，在模封层830上形成金属层832，以使金属层832电性连接至导电柱824。然后，在金属层832之上形成防焊结构834。接着，移除基板810与离型膜812。
如图15所绘示的实施方式中，在金属层832上形成多个第二连接件836，并使第二连接件836电性连接至导电柱824。接着，在第二连接件上配置第二电子元件838，以形成层叠封装结构(package on package)。在本发明的部分实施方式中，第二连接件836可为材质为锡的焊球或焊接突起物，但不以此为限。在本发明的部分实施方式中，第二电子元件838可为主动元件或被动元件，其中，主动元件可为半导体晶片，被动元件可为电阻元件、电容元件、电感元件或晶片型被动元件。在本发明的部分实施方式中，第二电子元件838可为封装体装置。
本发明上述实施方式是通过在重布局结构中形成多个沟槽310、312、720、820，再将之后欲形成在重布局结构上的电路板结构的第二介电层或模封材料填入重布局结构中第一介电层的多个沟槽中。在重布局结构中，没有金属线路结构的区域皆可依所需情形形成沟槽，且沟槽可为半贯穿第一重布局层，或全贯穿第一重布局层。在本发明的部分实施例中，第二介电层或模封材料的热膨胀系数小于该第一介电层的热膨胀系数。在本发明的部分实施例中，第二介电层或模封材料的杨氏模量高于第一介电层的杨氏模量。此制造方法避免第一重布局层的结构发生翘曲或扭曲，进而提升结构稳定度、平整度及接点合格率。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何所属领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (11)

1.一种封装体装置的制造方法，其特征在于，包含：
在基板上形成至少一个重布局结构，形成所述重布局结构包含：
在所述基板上形成第一介电层；
移除部分的所述第一介电层以形成多个第一开口；以及
在所述多个第一开口中填充第一金属层；
在所述重布局结构的第一侧上形成多个沟槽；
在所述重布局结构的所述第一侧上形成电路板结构，且所述重布局结构电性连接至所述电路板结构，其中，形成所述电路板结构包含：
在所述重布局结构的所述第一侧上形成第二介电层，所述第二介电层覆盖整个所述第一介电层，所述第二介电层的热膨胀系数小于所述第一介电层的热膨胀系数，并在所述多个沟槽中填入所述第二介电层，使得所述第二介电层位在所述多个沟槽中的多个部分的厚度与所述第一介电层的厚度相同；
移除部分的所述第二介电层以形成多个第二开口；以及
在所述多个第二开口中填充第二金属层；以及
移除所述基板。
2.如权利要求1所述的封装体装置的制造方法，其特征在于，还包含在所述重布局结构的相对于所述第一侧的第二侧上配置第一电子元件，以使所述第一电子元件电性连接至所述重布局结构。
3.如权利要求1所述的封装体装置的制造方法，其特征在于，在所述重布局结构形成所述多个沟槽是形成贯穿所述重布局结构的沟槽。
4.一种封装体装置的制造方法，其特征在于，包含：
在基板上形成至少一个重布局结构，形成所述重布局结构包含；
在所述基板上形成第一介电层；
移除部分的所述第一介电层以形成多个第一开口；以及
在所述多个第一开口中填充第一金属层；
移除部分的所述第一介电层，以在所述重布局结构的第一侧上形成多个沟槽；
在所述重布局结构的所述第一侧上配置第一电子元件，以使所述第一电子元件电性连接至所述重布局结构；
在所述重布局结构的所述第一侧上形成多个导电柱，并使所述多个导电柱电性连接至所述重布局结构；
形成模封层覆盖所述重布局结构与所述第一电子元件，且所述模封层覆盖整个所述第一介电层，所述模封层的热膨胀系数小于所述第一介电层的热膨胀系数，并在所述多个沟槽之中填入所述模封层；
薄化所述模封层，以暴露所述多个导电柱，使所述模封层与所述多个导电柱齐平；以及
移除所述基板。
5.如权利要求4所述的封装体装置的制造方法，其特征在于，在所述重布局结构形成所述多个沟槽是形成贯穿所述重布局结构的沟槽。
6.如权利要求4所述的封装体装置的制造方法，其特征在于，还包含：
在所述模封层上形成多个第二连接件，并使所述多个第二连接件电性连接所述多个导电柱；以及
在所述多个第二连接件上配置第二电子元件，以形成层叠封装结构。
7.一种封装体装置，其特征在于，包含：
至少一个重布局结构，包含：
第一介电层；以及
多个第一金属线路，位于所述第一介电层中；
电路板结构，设置于所述重布局结构的第一侧，所述电路板结构包含：
第二介电层，覆盖整个所述第一介电层，所述第二介电层的热膨胀系数小于所述第一介电层的热膨胀系数，其中所述第二介电层具有多个突起物嵌设于所述重布局结构中，且所述多个突起物的厚度与所述第一介电层的厚度相同；以及
多个第二金属线路，位于所述第二介电层中，且与所述重布局结构电性连接；第一电子元件，设置于所述重布局结构的相对于所述第一侧的第二侧上；以及
多个第一连接件，设置于所述重布局结构与所述第一电子元件之间，以电性连接所述重布局结构与所述第一电子元件。
8.如权利要求7所述的封装体装置，其特征在于，所述第二介电层的所述多个突起物贯穿所述重布局结构。
9.如权利要求7所述的封装体装置，其特征在于，所述第二介电层的杨氏模量大于所述第一介电层的杨氏模量。
10.一种封装体装置，其特征在于，包含：
至少一个重布局结构，包含：
第一介电层；以及
多个第一金属线路，位于所述第一介电层中；
多个导电柱，设置于所述重布局结构上，且电性连接至所述重布局结构；
第一电子元件，设置于所述重布局结构上；
多个第一连接件，设置于所述重布局结构与所述第一电子元件之间，以电性连接所述重布局结构与所述第一电子元件；以及
模封层，覆盖所述重布局结构与所述第一电子元件，所述模封层覆盖整个所述第一介电层，所述模封层的热膨胀系数小于所述第一介电层的热膨胀系数，所述模封层具有多个突起物嵌设于所述重布局结构中，且所述模封层与所述多个导电柱齐平。
11.如权利要求10所述的封装体装置，其特征在于，其中所述模封层的杨氏模量大于所述第一介电层的杨氏模量。
CN201710046117.7A 2017-01-22 2017-01-22 封装体装置及其制造方法 Active CN108346586B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710046117.7A CN108346586B (zh) 2017-01-22 2017-01-22 封装体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710046117.7A CN108346586B (zh) 2017-01-22 2017-01-22 封装体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN108346586A CN108346586A (zh) 2018-07-31
CN108346586B true CN108346586B (zh) 2020-06-09

Family

ID=62974484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710046117.7A Active CN108346586B (zh) 2017-01-22 2017-01-22 封装体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN108346586B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115226325A (zh) * 2021-04-14 2022-10-21 鹏鼎控股(深圳)股份有限公司 电路板的制作方法以及电路板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179683B2 (en) * 2004-08-25 2007-02-20 Intel Corporation Substrate grooves to reduce underfill fillet bridging
JP5306789B2 (ja) * 2008-12-03 2013-10-02 日本特殊陶業株式会社 多層配線基板及びその製造方法
US9818734B2 (en) * 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US20140252547A1 (en) * 2013-03-08 2014-09-11 Advanced Semiconductor Engineering, Inc. Semiconductor device having integrated passive device and process for manufacturing the same
CN205069594U (zh) * 2015-11-03 2016-03-02 中芯长电半导体（江阴）有限公司 一种扇出型封装结构

Also Published As

Publication number Publication date
CN108346586A (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
KR102566996B1 (ko) FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
US10256210B2 (en) Semiconductor package structure and method for forming the same
US9780076B2 (en) Package-on-package structure with through molding via
US9899249B2 (en) Fabrication method of coreless packaging substrate
TWI582858B (zh) 半導體封裝組件及其製造方法
TWI500091B (zh) 封裝一半導體裝置之方法及封裝裝置
KR101971279B1 (ko) 범프 구조물 및 그 형성 방법
TWI609468B (zh) 封裝體裝置及其製造方法
US10403567B2 (en) Fabrication method of electronic package
US9177859B2 (en) Semiconductor package having embedded semiconductor elements
US10109572B2 (en) Method for fabricating package structure
US9812340B2 (en) Method of fabricating semiconductor package having semiconductor element
US10811378B2 (en) Electronic package and manufacturing method thereof
CN108346586B (zh) 封装体装置及其制造方法
CN112397462B (zh) 半导体封装结构及其制造方法
US10580742B2 (en) Wafer level fan-out package and method of manufacturing the same
US9673140B2 (en) Package structure having a laminated release layer and method for fabricating the same
US20150123252A1 (en) Lead frame package and manufacturing method thereof
TWI814584B (zh) 封裝基板結構及其製造方法
US20230268197A1 (en) Substrate structure, and fabrication and packaging methods thereof
CN108447828B (zh) 封装结构与基板接合方法
TW202324670A (zh) 封裝結構及其形成方法
TW202414746A (zh) 封裝基板結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant