JP2023093061A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2023093061A
JP2023093061A JP2021208467A JP2021208467A JP2023093061A JP 2023093061 A JP2023093061 A JP 2023093061A JP 2021208467 A JP2021208467 A JP 2021208467A JP 2021208467 A JP2021208467 A JP 2021208467A JP 2023093061 A JP2023093061 A JP 2023093061A
Authority
JP
Japan
Prior art keywords
electrode layer
layer
thickness
ceramic capacitor
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021208467A
Other languages
English (en)
Inventor
慶汰 北原
Keita Kitahara
亮介 赤澤
Ryosuke Akazawa
武文 ▲高▼橋
Takefumi Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2021208467A priority Critical patent/JP2023093061A/ja
Priority to US18/081,740 priority patent/US20230197345A1/en
Priority to CN202211646352.5A priority patent/CN116344216A/zh
Publication of JP2023093061A publication Critical patent/JP2023093061A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】十分な性能が確保された積層セラミックコンデンサを提供する。【解決手段】本発明の積層セラミックコンデンサ1は、内部電極層15と内部誘電体層14とが交互に複数積層され、積層方向の両側に主面、積層方向と交差する長さ方向の両側に端面、及び、積層方向及び長さ方向と交差する幅方向の両側に側面、を有する積層体2と、積層体2における、端面にそれぞれ配置された2つの外部電極3と、を備え、外部電極3は、積層方向の中央且つ幅方向の中央であるの厚さL1である中央部30Mと、中央部30Mを囲み、L1<L2である厚さL2の外周部30Sと、を有する。【選択図】図2

Description

本発明は、積層セラミックコンデンサに関する。
積層セラミックコンデンサは、内部電極層と誘電体層とが積層された積層体の端面に、外部電極が形成されている。外部電極は、下地電極層とめっき層とを備える。下地電極層は、Cuとガラスとを含むペーストを塗布した後、焼き付けを行うことにより形成される。そして、下地電極層が焼き付けられた積層体には、バレルが施される(特許文献1参照)。
特開2021-019010号公報
しかし、下地電極層が焼き付けられた積層体には、バレルが施されると、端面に形成された下地電極層における外周部が削られて、積層体の端面が露出する可能性がある。そうすると、めっき液の積層体内部への侵入などが生じ、積層セラミックコンデンサとして十分な性能が得られない可能性がある。
本発明は、十分な性能が確保された積層セラミックコンデンサを提供することを目的とする。
上記課題を解決するために本発明は、内部電極層と内部誘電体層とが交互に複数積層され、積層方向の両側に主面、前記積層方向と交差する長さ方向の両側に端面、及び、前記積層方向及び前記長さ方向と交差する幅方向の両側に側面、を有する積層体と、前記積層体における、前記端面にそれぞれ配置された2つの外部電極と、を備え、前記外部電極は、前記積層方向の中央且つ前記幅方向の中央であるの厚さL1である中央部と、前記中央部を囲み、L1<L2である厚さL2の外周部と、を有する、積層セラミックコンデンサを提供する。
本発明によれば、十分な性能が確保された積層セラミックコンデンサを提供することができる。
実施形態の積層セラミックコンデンサ1の概略斜視図である。 図1の積層セラミックコンデンサ1のII-II線に沿った方向の部分断面図である。 図1の積層セラミックコンデンサ1のIII-III線に沿った断面図である。 露出された内層部11の断面の拡大像の例である。 積層セラミックコンデンサ1の製造方法を説明するフローチャートである。 積層体2の表面に下地電極層31が焼結された、バレル工程前の状態を示した図である。 図6に示した積層体2に、バレル処理を行った後の状態を示した図である。
(積層セラミックコンデンサ1)
以下、本発明の実施形態にかかる積層セラミックコンデンサ1について説明する。積層セラミックコンデンサ1は、略直方体形状で、積層体2と、積層体2の両端に設けられた一対の外部電極3とを備える。積層体2は、内部誘電体層14と内部電極層15とが積層された内層部11を含む。
積層セラミックコンデンサ1の寸法は、例えば、幅方向Wは0.1mm以上0.5mm以下、厚さ方向は0.1mm以上0.6mm以下、長さ方向Lは0.3mm以上1.0以下mmである。
以下の説明において、積層セラミックコンデンサ1の向きを表わす用語として、積層セラミックコンデンサ1において、一対の外部電極3が設けられている方向を長さ方向Lとする。内部誘電体層14と内部電極層15とが積層されている方向を積層方向Tとする。長さ方向L及び積層方向Tのいずれにも交差する方向を幅方向Wとする。なお、実施形態においては、幅方向Wは長さ方向L及び積層方向Tのいずれにも直交している。実施形態の積層セラミックコンデンサ1は長さ方向Lが幅方向W及び積層方向Tよりも長いがこれに限定されず、長さ方向L寸法は、幅方向W及び積層方向Tよりも長くなくてもよい。
また、以下の説明において、積層体2の6つの外表面のうち、積層方向Tに相対する一対の外表面を第1主面A1と第2主面A2とし、幅方向Wに相対する一対の外表面を第1側面B1と第2側面B2とし、長さ方向Lに相対する一対の外表面を第1端面C1と第2端面C2とする。なお、第1主面A1と第2主面A2とを特に区別して説明する必要のない場合、まとめて主面Aとし、第1側面B1と第2側面B2とを特に区別して説明する必要のない場合、まとめて側面Bとし、第1端面C1と第2端面C2とを特に区別して説明する必要のない場合、まとめて端面Cとして説明する。
(積層体2)
積層体2は、積層体チップ10と、積層体チップ10の幅方向Wの両側に配置されたサイドマージン部21とを備える。積層体チップ10は、内部誘電体層14と内部電極層15とが積層された内層部11と、内層部11の積層方向Tの両側に配置される2つの外層部22とを備える。
積層体2は、略直方体形状であるが、稜線部R1を含む一定領域は丸みが付られ、湾曲した面となっている。稜線部R1は、積層体2の2面、すなわち主面Aと側面B、主面Aと端面C、又は、側面Bと端面Cとの間の部分であり、主面Aと、側面Bと、端面Cとの間の角部も含む。
(内層部11)
内層部11は、積層方向Tに沿って交互に内部誘電体層14と内部電極層15とが積層された部分である。
(内部電極層15)
内部電極層15は、複数の第1内部電極層15Aと、複数の第2内部電極層15Bとを備える。第1内部電極層15Aと第2内部電極層15Bとは交互に配置されている。なお、第1内部電極層15Aと第2内部電極層15Bとを特に区別して説明する必要のない場合、まとめて内部電極層15として説明する。
内部電極層15は、例えば、Ni(ニッケル)を主成分として含有する。内部電極層15は、さらに、内部誘電体層14に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。
第1内部電極層15Aは、第2内部電極層15Bと対向する第1対向部15Aaと、第1対向部15Aaから第1端面C1側に引き出された第1引出部15Abとを備える。第1引出部15Abの端部は、第1端面C1に露出し、後述の第1外部電極3Aに電気的に接続されている。
第2内部電極層15Bは、第1内部電極層15Aと対向する第2対向部15Baと、第2対向部15Baから第2端面C2に引き出された第2引出部(図示せず)とを備える。第2引出部の端部は、後述の第2外部電極3Bに電気的に接続されている。内部電極層15は、内部誘電体層14を挟んで、第1内部電極層15Aの第1対向部15Aaと、第2内部電極層15Bの第2対向部15Baとの間に電荷が蓄積され、コンデンサとして機能する。
図3に示すように、積層体2の中心を通る幅方向W及び積層方向Tの断面であるWT断面において、積層方向Tにおいて上下に隣り合う2つの第1内部電極層15Aと第2内部電極層15Bとの幅方向Wの端部の積層方向Tにおける位置のずれdは5μm以下であることが好ましく、0.5μm以下であることがより好ましい。すなわち、積層方向Tにおいて上下に隣り合う第1内部電極層15Aと第2内部電極層15Bとの幅方向Wの端部は、幅方向W上において略同位置にあり、端部の位置が積層方向Tで揃っている。
内部電極層15の枚数は、10枚以上1000枚以下であることが好ましい。また、内部電極層15の厚さは0.3μm以上0.4μm以下が好ましく、0.3μm以上0.35μm以下がより好ましい。
内部電極層15の厚さの測定方法は、例えば以下のように行う。まず、積層セラミックコンデンサ1の中心を通るLT断面を研磨して内層部11を露出させる。必要に応じて、観察位置は露出させた断面をエッチング処理し、研磨で引き伸ばされた導電体層を除去する。
図4は、露出された内層部11の断面の拡大像の例である。図示する拡大像において、例えば、積層方向Tに延びる複数の直線La,Lb,Lc,Ld,LeをピッチSで等間隔に引く。ピッチSは、測定しようとする内部電極層15の厚さの5倍から10倍程度が好ましく、例えば、厚さが約1μm程度の内部電極層15を測定する場合には、ピッチSを5μmとする。
次に、5本の直線La,Lb,Lc,Ld,Leの各直線上において、それぞれの内部電極層15の厚さda,db,dc,dd,deを測定する。ただし、直線La,Lb,Lc,Ld,Le上において、内部電極層15が欠損して、この内部電極層15を挟む内部誘電体層14同士が繋がっている場合、又は、測定位置の拡大図が不明瞭である場合は、新たな直線を引き、内部電極層15の厚さを測定する。
そして、5層以上の内部電極層15については、例えば5層程度の内部電極層15について上記の方法より厚さを測定し、内部電極層15の積層数が5層未満である場合には、全ての内部電極層15について上記の方法により厚さを測定し、その平均値を複数の内部電極層15の平均厚さとする。
(内部誘電体層14)
内部誘電体層14、例えば、Ba、Ti成分を含む誘電体セラミックであり、Siを含む。また、これらの成分にMn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等の主成分よりも含有量の少ない成分を添加したものを用いてもよい。
内部誘電体層14と、外層部22とを合わせた枚数は、100枚以上2000枚以下であることが好ましい。
内部誘電体層14は、0.4μm以上0.5μm以下が好ましく、0.4μm以上0.45μm以下がより好ましい。なお、上述したように内部誘電体層14の厚さも内部電極層15と同様に5本の直線La,Lb,Lc,Ld,Leの各直線上において、それぞれの内部誘電体層14の厚さDa,Db,Dc,Dd,Deを測定して平均をとることで求めることができる。
(外層部22)
外層部22は、積層体2の両主面A側に位置する誘電体層である。
(サイドマージン部21)
サイドマージン部21は、積層体チップ10の両側面B側、すなわち外層部22及び内層部11の両側面B側に配置され、外層部22及び内層部11の側面B側を覆っている。積層体チップ10の側面B側の一定幅の範囲がサイドマージン部21である。
実施形態のサイドマージン部21は、実施形態では1層構造であるが、これに限定されず、2層以上の複数層であってもよい。なお、サイドマージン部21が複数層の場合、複数層であることは光学顕微鏡の暗視野で確認可能であり、また、層間に偏析する添加剤等でも判別可能である。
サイドマージン部21の厚さは5μm以上20μm以下が好ましい。すなわち、内部電極層15の幅方向Wの端部から積層体の側面Bまでの距離は5μm以上20m以下が好ましい。
(外部電極3)
外部電極3は、積層体2の第1端面C1に設けられた第1外部電極3Aと、積層体2の第2端面C2に設けられた第2外部電極3Bとを備える。なお、第1外部電極3Aと第2外部電極3Bとを特に区別して説明する必要のない場合、まとめて外部電極3として説明する。
上述のように、第1内部電極層15Aの第1引出部15Abの端部は第1端面C1に露出し、第1外部電極3Aに電気的に接続されている。また、第2内部電極層15Bの第2引出部の端部は第2端面C2に露出し、第2外部電極3Bに電気的に接続されている。これにより、第1外部電極3Aと第2外部電極3Bとの間は、複数のコンデンサ要素が電気的に並列に接続された構造となっている。
外部電極3は、下地電極層31と、下地電極層31上に配置されためっき層32とを含む。めっき層32は、下地電極層31の上に配置されたCu(銅)めっき層321と、Cuめっき層321の上に配置されたNi(ニッケル)めっき層322と、Niめっき層322の上に配置されたSn(錫)めっき層323とを含む。
図2に示すように外部電極3は、端面Cだけでなく、主面A及び側面Bの端面C側の一部も覆っている。具体的には、外部電極3は、下地電極層31とめっき層32とを含む全体としても、また、下地電極層31と、めっき層32であるCuめっき層321と、Niめっき層322と、Snめっき層323と、のそれぞれにおいても、端面Cに配置されている端面部Pのみならず、主面A及び側面Bに配置されている外周面部Qと、端面部Pと外周面部Qとの間に配置されている稜面部Rと、を備える。稜面部Rは、積層体2における。端面Cと主面A、及び、端面Cと側面Bとの間の、角部を含む稜線部R1を含む丸みが付けられた湾曲した面の外側の部分である。
外部電極3は、下地電極層31とめっき層32とを含む全体として、また、下地電極層31単独においても、積層方向Tの中央且つ幅方向Wの中央である中央部30Mを囲む外周部30Sが、中央部30Mよりも外側に突出している。中央部30Mの厚さをL1、外周部30Sの厚さをL2とすると、L1<L2である。L1は3μm以上15μm以下であり、L2は5μm以上20μm以下であることが好ましい。
(中央部30M)
中央部30Mは、外部電極3全体として、また、下地電極層31単独においても、端面Cに配置されている端面部Pでの最薄部である。中央部30Mは、一点の領域ではなく、積層方向Tの中央且つ幅方向Wの中央を含む一定範囲の領域であってもよい。
(外周部30S)
外周部30Sは、外部電極3全体として、また、下地電極層31単独においても、端面Cに配置されている端面部Pでの最厚部である。外周部30Sは、端面Cにおいて、主面Aから積層方向T、及び側面Bから幅方向Wに距離T1だけ内側において、中央部30Mの積層方向T及び幅方向Wの両側を略矩形形状に囲んでいる。外周部30Sは、端面Cにおいて中央部30Mよりも突出した突部の、稜線に沿った最も高い部分である。距離T1は、5μm以上20μm以下が好ましく、より好ましくは15μmである。
また、外周部30Sは、図2に示すように、最も主面A側の内部電極層15よりも積層方向Tの中央寄りに配置されている。
(下地電極層31)
下地電極層31は、後述する導電ペーストを、塗布及び乾燥する工程を、実施形態では3回行った後、焼成した、いわゆる焼き付け電極である。なお、下地電極層31は、実施形態では内部電極層15と同時に焼成されるが、これに限らず、内部電極層15を焼成した後に焼成してもよい。
下地電極層31は、上述したように、積層方向Tの中央且つ幅方向Wの中央である中央部30Mを囲む外周部30Sが、中央部30Mよりも突出している。
また、下地電極層31は、端面Cに配置されている端面部Pと、主面A及び側面Bに配置されている外周面部Qと、端面部Pと外周面部Qとの間に配置された稜面部Rと、を備える。
さらに、下地電極層31の外周面部Qに配置されている部分は、端面C側から、長さ方向Lの中央に向かって、第1の厚さt1の第1部分311と、第2の厚さt2の第2部分312と、第3の厚さt3の第3部分313と、を順に含み、t1>t2>t3である。
ゆえに、下地電極層31の外周面部Qに配置されている部分は、第1部分311と第2部分312との間、及び第2部分312と第3部分313との間に段差が設けられている。
そして、第1部分311の長さ方向Lの長さはm1で、第2部分312の長さ方向Lの長さはm2で、第3部分313の長さ方向Lの長さはm3であり、m2はm3及びm1より短い。
すなわち、段差の中央に位置する長さ方向Lの長さが最も短い第2部分312は、長さ方向Lの長さが長い第1部分311と第3部分313との間に、段差を介して囲まれている。
また、図3に示す下地電極層31における第1部分311の幅方向Wの長さW1は、第2部分312の幅方向Wの長さW2の1.01倍以上である。
さらに、下地電極層31における第3部分313は、上述のように厚さt3であるが、第2部分312との境界部において、厚さの薄い領域Vを有する。
下地電極層31は、Cuを主成分とするCu領域31a及び、Si主成分としたガラス領域31bとを含む。ガラス領域31bは、Cuを含むCu含有ガラス領域31cを含む。
Cu含有ガラス領域31cは、下地電極層31の外面側、すなわちCuめっき層321側に存在する。Cu含有ガラス領域31cは、下地電極層31における端面C側に存在するガラス領域31bよりもSiの密度が低いSi低密度ガラス領域に、Cuが入り込んでいる領域である。
Cuを主成分とするCu領域31a及び、Si主成分としたガラス領域31bとの検出は、EDX分析(エネルギー分散型X線分析)により行うことができる。EDX分析によりシリカ(ガラス)が検出された領域をSiを主成分としたガラス領域31bとする。また、ガラス領域31bとして検出された領域内において、Siが低密度であってさらにCuが検出された領域を、Si低密度ガラス領域であって、Cu含有ガラス領域31cとする。
下地電極層31における、下地電極層31の外周面部Qに配置されている部分のうちの第2部分312は、表面からガラス領域31bが突出し、下地電極層31の外側に配置された、次に述べるCuめっき層321の内部に食い込んでいる。
(Cuめっき層321)
Cuめっき層321は、下地電極層31の外側に、下地電極層31の表面を覆うように形成されている。
Cuめっき層321は、Cuめっき層321上にNiめっき層322を形成するNi電解めっきの工程で発生した水素の一部が、下地電極層31を経て、積層体2の内部に入り込み、内部電極層15に到達することを防止する。これにより、積層セラミックコンデンサ1に含まれる水素の量を低減することができるので、内部誘電体層14への水素の拡散を抑制し、絶縁抵抗の劣化を防止することができる。
下地電極層31及びCuめっき層321は、上述のように端面Cに配置されている端面部Pと、主面A及び側面Bに配置されている外周面部Qと、端面部Pと、外周面部Qとの間に配置された稜面部Rとを含む。
Cuめっき層321の、端面Cに沿って延びる部分の中央部30Mの厚さをc1、稜面部Rにおける最も薄い部分の厚さをc2とし、下地電極層31の端面Cに沿って延びる部分の中央部30Mの厚さu1、稜面部Rにおける最も薄い部分の厚さをu2としたときに、c1-c2<u1-u2である。なお、Cuめっき層321は、外周面部Qの先端において徐々に薄くなっていくが、それ以外の大部分において略一定の厚さを有するので、厚さc1とc2とは略一定である。
また、下地電極層31の、稜面部Rにおける厚さu2は、Cuめっき層321の、稜面部Rにおける厚さc2よりも薄い。
下地電極層31の稜面部Rは、後述のバレル工程において研磨されて薄くなる傾向がある。下地電極層31が薄くなると耐湿性が悪くなる。しかし、実施形態では、Cuめっき層321が全体に渡ってほぼ均一な厚さで付着しているため、シール性が確保される。
下地電極層31は、厚さL2の外周部30Sより外側になると、厚さが急激に減少し、稜面部Rにおける最も薄い部分の厚さu2はCuめっき層321の厚さc2よりも薄くなる。なお、「厚さ」とは、各層の内側の界面から外側の界面に向かって引いた法線の長さである。
(Niめっき層322)
Niめっき層322は、Cuめっき層321の外側に、Cuめっき層321の表面を覆うように形成されている。Niめっき層322の厚さについては、特に制約はないが、例えば、3μmから5μmである。
Niめっき層322は、下地電極層31及びCuめっき層321が積層セラミックコンデンサ1を実装する際のはんだによって侵食されることを防止する。
(Snめっき層323)
Snめっき層323は、Niめっき層322の外側に、Niめっき層322の表面を覆うように形成される。Snめっき層323の厚さについても、特に制約はないが、例えば、3μmから5μmである。
Snめっき層323は、積層セラミックコンデンサを実装する際のはんだの濡れ性を向上させ、容易に実装することができる。
なお、外部電極3における、中央部30Mの厚さL1及び外周部30Sの厚さL2、外周部30Sの端面Cの外周からの距離T1、下地電極層31における、第1部分311の第1の厚さt1、第2部分312の第2の厚さt2、第3部分313の第3の厚さt3、第3部分313の長さm3、第2部分312の長さm2、第1部分311の長さm1、第1部分311の長さW1、第2部分312の長さW2、中央部30Mの厚さu1、稜面部Rの厚さu2、Cuめっき層321における、中央部30Mの厚さc1、稜面部Rの厚さc2、Niめっき層322の厚さ、Snめっき層323の厚さ等は、内部電極層15の厚さの測定方法と同様に行うことができる。
すなわち、積層セラミックコンデンサ1を研磨して所定断面を露出させて顕微鏡等で拡大し、複数個所の長さを測定して平均値をとることで測定可能である。
また、下地電極層31における第1部分311と第2部分312との間の段差、第2部分312と第3部分313との間の段差等は、外観からも検出可能である。第2部分312において突出しているガラス領域も、断面を研磨して断面を露出させた拡大像によっても検出することができる。
(積層セラミックコンデンサ1の製造方法)
(素材シート作製工程S1)
図5は、積層セラミックコンデンサ1の製造方法を説明するフローチャートである。
まず、Ba、Ti成分を含むセラミックス粉末、バインダ、溶剤、及びSiを含む内部誘電体層用セラミックスラリーが準備される。
このセラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、マイクログラビアコータ等を用いてシート状に成形されることでセラミックグリーンシートが作製される。
続いて、セラミックグリーンシートに、Niを含む導電体ペーストが帯状のパターンを有するようにスクリーン印刷、インクジェット印刷、グラビア印刷等によって印刷されることにより、導電パターンが形成される。これにより、内部誘電体層14となる内部誘電体層用セラミックグリーンシートの表面に内部電極層15となる導電パターンが印刷された素材シートが作製される。
また、内部誘電体層用セラミックスラリーと同様にBa、Ti成分を含むセラミックス粉末、バインダ、溶剤、及びSiを含む外層部用セラミックスラリーが準備される。この外層部用セラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、マイクログラビアコータ等を用いてシート状に成形されることで外層部用セラミックグリーンシートが作製される。
(積層工程S2)
続いて、素材シートが複数枚積層される。このとき、帯状の導電パターンが同一の方向を向き且つその帯状の導電パターンが隣り合う素材シート間において幅方向Wにおいて半ピッチずつずれた状態になるように、複数の素材シートが積み重ねられる。さらに、複数枚積層された素材シートの両側にそれぞれ外層部22となる外層部用セラミックグリーンシートが積み重ねられる。
(サイドマージン部用セラミックグリーンシート貼付工程S4)
Ba、Ti成分を含むセラミックス粉末、バインダ、溶剤及びSiを含むサイドマージン部用セラミックスラリーを準備する。キャリアフィルムの表面に、サイドマージン部用セラミックスラリーを塗布して乾燥させ、サイドマージン部用セラミックグリーンシートが作製される。その後、キャリアフィルムから、サイドマージン部用セラミックグリーンシートを剥離し、積層体チップ10の側面Bとを対向させ、押し付けて打ち抜くことにより、サイドマージン部用セラミックグリーンシートが積層体チップ10の側面Bに貼付され、焼成前の積層体2が製造される。
(下地電極材料塗布工程S5)
積層体チップ10にサイドマージン部用セラミックグリーンシートが貼付された積層体2の両端面Cに、下地電極用ペーストが塗布される。
(下地電極用ペースト)
下地電極用ペーストは、Cu粉である金属粉と、ガラスと、少なくとも一部が共重合しているエトセル系樹脂とアクリル系樹脂とを含む樹脂と、溶剤とを含む導電ペーストである。
Cu粉は、Cu及びCu合金のうちの少なくとも一方からなる粒子である。
ガラスは、Siを含み、フリット状である。
エトセル系樹脂は、例えば、エチルセルロース、メチルセルロース、ヒドロキシプロピルセルロース、トリチルセルロース、アセチルセルロース、カルボキシメチルセルロース、及び、ニトロセルロースのうちの少なくとも1つである。
アクリル系樹脂は、例えば、メタクリル酸イソブチル、メタクリル酸メチル、メタクリル酸ヒドロキシエチル、メタクリル酸ヒドロキシプロピル、メタクリル酸nブチル、及び、メタクリル酸2-エチルヘキシルのうちの少なくとも1つである。
溶剤は、例えば、ターピネオール、ジヒドロターピネオール、ジヒドロターピニルアセテート、プロピレングリコールフェニルエーテル、ベンジルアルコール、テキサノール、及び、ブチルカルビトールアセテートのうちの少なくとも1つを含む。
エトセル系樹脂及びアクリル系樹脂は、それらの少なくとも一部が共重合している。一例として、エトセル系樹脂のOH基がビニル基に置換され、置換されたビニル基を介して、エトセル系樹脂とアクリル系樹脂とが結合している。
下地電極層31は、積層体2の両端面Cを、下地電極用ペーストに浸漬した後、引き上げ、乾燥させる工程を実施形態において3回繰り返すことで形成される。
ここで、積層体2に塗布された下地電極用ペーストは、中央部と比べて端部が薄くなるため、端部の方が乾燥が進みやすい。したがって、外部電極用ペースト中の樹脂の割合は、中央部に比べて端部の方が多くなり、エネルギー的に不安定になるため、中央部から端部へと外部電極用ペーストが流れる、いわゆるマランゴニ対流が生じる。
エトセル系樹脂は、剛直性があり、蓄熱性が高い。ゆえに、乾燥工程において外部電極用ペーストが流動途中で固まることを抑制し、マランゴニ対流を助長する役割を果たす。したがって、エトセル系樹脂の量を調整することにより、マランゴニ対流の強度を調整し、外部電極用ペーストを、乾燥時に、端面Cの外周部が突出した形状になるようにすることができる。この突出した形状に部分が、外周部30Sに対応する。このように、エトセル系樹脂の量を調整することによって、中央部30Mの厚さL1及び外周部30Sの厚さL2を調整可能であり、L1<L2に調整することができる。また、エトセル系樹脂の量を調整することによって、外周部30Sの端面Cの外周からの距離T1も調整することができる。
また、積層体2の両端面Cを、下地電極用ペーストに浸漬した後、引き上げ、乾燥させる工程を実施形態において3回繰り返す際に、1回目の浸漬で第3部分313を形成する。このときの浸漬深さは、m1+m2+m3となる深さである。次に、2回目の浸漬を行う際に、1回目の浸漬よりも浸漬深さをm3だけ浅くする。そして、3回目の浸漬を行う際に、2回目の浸漬よりも浸漬深さをm2だけ浅くする。m2はm3及びm1より短い。
これにより、長さ方向Lの長さがm3の第3部分313と、長さ方向Lの長さがm2の第2部分312と、長さ方向Lの長さがm1である第1部分311とが形成される。
そして、下地電極層31の外周面部Qに、端面C側から、長さ方向Lの中央部に向かって順に第1の厚さt1の第1部分311と、第2の厚さt2の第2部分312と、第3の厚さt3の第3部分313と、が順に配置され、t1>t2>t3となる。そして、外周面部Qにおける下地電極層31は、第1部分311と第2部分312との間、及び第2部分312と第3部分313との間には段差が形成される。
(焼成工程S6)
乾燥後、下地電極ペーストが付着された積層体2が窒素雰囲気中、所定の条件で脱脂処理された後、窒素-水素-水蒸気混合雰囲気中、所定の温度で焼成されて、焼結される。
この際、焼成条件及び、下地電極ペーストに含まれるCu粉、溶剤、樹脂、ガラス量等を調整することで、下地電極層31の表面にガラス領域31bが浮き出した状態となる。
図6は、積層体2の表面に下地電極層31が焼結された、バレル工程前の状態を示した図である。図6に示す状態において、下地電極層31の表面には、ガラス領域31bが浮き出した状態となっている。
ガラス領域31bは、円相当径1μm以下であることが好ましい。1μmを超えると、後続のCuめっき工程においてCuめっき成長させるために多大な時間がかかるからである。また0.5μm以下だとシール性が望めない。
(バレル工程S7)
続くバレル工程S7では、例えば撹拌槽内にて、下地電極層31が形成された積層体2とメディアとを撹拌させることで、下地電極層31の表面にメディアを衝突させながら、下地電極層31の表面を研磨するバレル処理を行う。図7は、図6に示した積層体2に、バレル処理を行った後の状態を示した図である。
下地電極層31の表面にメディアが衝突すると、下地電極層31の表面から突出したガラス領域31bは、第2部分312以外、平坦になり、Cu領域31aは引き延ばされ、下地電極層31の表面は滑らかになる。図7において符号31bbで示すガラス領域31bは、バレル工程S7前においては下地電極層31の表面から飛び出していたが、メディアによって研磨されて、平坦になったガラス領域31bbである。
図7において、点線で示す31Aは、図6の際の下地電極層31Aの輪郭である。実線で示す31Bは、バレル処理を行った後の下地電極層31Aの輪郭である。図示するように、バレル処理を行うと、下地電極層31の外周部が、メディアによって研磨される。しかし、実施形態では、図6に示したバレル処理前の状態において、下地電極層31Aの端面Cの外周部は、突出した形状となっている。バレル工程S7において、特に下地電極層31の端面Cの外周部は削られやすいが、外周部は突出しているので、下地電極層31が全て削られる可能性は低く、積層体2が露出することがない。
また、第2部分312の長さm2は、第1部分311及び第3部分313より短く、第1部分311及び第3部分313と段差により囲まれている。ゆえに、第2部分312の表面はメディアと衝突しにくく、第2部分312において表面から突出しているガラス領域31bは、表面から突出している状態が維持される。図7において符号31baで示すガラス領域31bは、バレル工程S7後においても下地電極層31の表面から飛び出した状態が維持されているガラス領域31baである。このように、第2部分312の表面においては、表面から突出している状態が維持されたガラス領域31baが多く残存するので、表面の硬度が高いまま維持され、積層セラミックコンデンサ1としての抗折強度が高くなる。
(Cuめっき層形成工程S8)
次に、下地電極層31上にCuめっき層321を形成する。ここで、下地電極層31の表面に露出しているガラス領域31bは、バレル工程S7において平坦にされたガラス領域31bbであるか、外周面部Qの第2部分312のように表面から飛び出したまま維持されたガラス領域31baであるかにかかわらず、Cuめっきを行う前において、下地電極層31の内部に含まれるガラス領域31bと等しい密度でSiを含んでいる。
しかし、Cuめっき層形成工程S8において、めっき液の一部が下地電極層31の表面のガラス領域31ba及びガラス領域31bbを侵食する。
このため、下地電極層31の表面のガラス領域31ba及びガラス領域31bbに含まれるガラス、すなわちSiの密度が低下し、複数の空洞が生じてSi低密度ガラス領域となる。この空洞の内部にCuめっき液に含まれるCuが入り込むことによりSi低密度ガラス領域はCu含有ガラス領域31cとなる。
このように、Si低密度ガラス領域となったガラス領域31ba及びガラス領域31bbに、Cuめっき液に含まれるCuが入り込むことにより、下地電極層31とCuめっき層321との接着強度が向上する。ゆえに、Cuめっき層321が下地電極層31を隙間なく完全に覆うことができ、高いシール性を得ることができる。
また、第2部分312の表面のガラス領域31baは、バレル工程S7においても研磨されにくく、Cu領域よりも突出したまま維持されている。ゆえにCuめっき層321に食い込むので、Cuめっき層321との密着性が向上する。
(Niめっき層形成工程S9)
次いで、Niめっき層322を、Cuめっき層321の外側に、Cuめっき層321の表面を覆うように形成する。Niめっき層322は、下地電極層31及びCuめっき層321が積層セラミックコンデンサ1を実装する際のはんだによって侵食されることを防止することができる。
(Snめっき層形成工程S10)
Snめっき層323を、Niめっき層322の外側に、Niめっき層322の表面を覆うように形成する。Snめっき層323は、積層セラミックコンデンサを実装する際の、はんだの濡れ性を向上させ、容易に実装することができる。
以上、本発明の実施形態について説明したが、この実施形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
P 端面部
Q 外周面部
R 稜面部
R1 稜線
1 積層セラミックコンデンサ
2 積層体
14 内部誘電体層
15 内部電極層
3 外部電極
30M 中央部
30S 外周部
31 下地電極層
31a Cu領域
31b ガラス領域
31c Cu含有ガラス領域
311 第1部分
312 第2部分
313 第3部分
32 めっき層
321 Cuめっき層
322 Niめっき層
323 Snめっき層

Claims (6)

  1. 内部電極層と内部誘電体層とが交互に複数積層され、積層方向の両側に主面、前記積層方向と交差する長さ方向の両側に端面、及び、前記積層方向及び前記長さ方向と交差する幅方向の両側に側面、を有する積層体と、
    前記積層体における、前記端面にそれぞれ配置された2つの外部電極と、を備え、
    前記外部電極は、
    前記積層方向の中央且つ前記幅方向の中央であるの厚さL1である中央部と、
    前記中央部を囲み、L1<L2である厚さL2の外周部と、を有する、
    積層セラミックコンデンサ。
  2. 前記外周部は、
    前記端面の外周よりも5μm以上20μm以下内側において、前記中央部を囲む略矩形領域である、
    請求項1に記載の積層セラミックコンデンサ。
  3. 前記外周部は、
    前記端面の外周よりも15μm内側において、前記中央部を囲む略矩形領域である、
    請求項1又は請求項2に記載の積層セラミックコンデンサ。
  4. 前記L1は3μm以上15μm以下であり、
    前記L2は5μm以上20μm以下である、
    請求項1から請求項3のいずれか1項に記載の積層セラミックコンデンサ。
  5. 前記積層方向において隣り合う2つの前記内部電極層の間における、前記側面側の端部の位置のずれが5μm以内であり、
    前記内部電極層の前記幅方向の端部から前記積層体の前記側面までの距離は5μm以上20μm以下である、
    請求項1から請求項4のいずれか1項に記載の積層セラミックコンデンサ。
  6. 厚さ前記L2の前記外周部は前記外部電極の最厚部であり、
    最も前記主面側の前記内部電極層よりも前記積層方向の中央寄りに配置されている、
    請求項1から請求項5のいずれか1項に記載の積層セラミックコンデンサ。
JP2021208467A 2021-12-22 2021-12-22 積層セラミックコンデンサ Pending JP2023093061A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021208467A JP2023093061A (ja) 2021-12-22 2021-12-22 積層セラミックコンデンサ
US18/081,740 US20230197345A1 (en) 2021-12-22 2022-12-15 Multilayer ceramic capacitor
CN202211646352.5A CN116344216A (zh) 2021-12-22 2022-12-19 层叠陶瓷电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021208467A JP2023093061A (ja) 2021-12-22 2021-12-22 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2023093061A true JP2023093061A (ja) 2023-07-04

Family

ID=86768810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021208467A Pending JP2023093061A (ja) 2021-12-22 2021-12-22 積層セラミックコンデンサ

Country Status (3)

Country Link
US (1) US20230197345A1 (ja)
JP (1) JP2023093061A (ja)
CN (1) CN116344216A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023009630A (ja) * 2021-07-07 2023-01-20 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5316353B2 (ja) * 2009-10-09 2013-10-16 株式会社村田製作所 誘電体セラミックおよび積層セラミックコンデンサ
JP5533387B2 (ja) * 2010-07-21 2014-06-25 株式会社村田製作所 セラミック電子部品
KR101862396B1 (ko) * 2011-09-08 2018-05-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101462758B1 (ko) * 2013-01-29 2014-11-20 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판
JP6028739B2 (ja) * 2013-03-07 2016-11-16 株式会社村田製作所 電子部品の製造方法
JP6512844B2 (ja) * 2015-01-30 2019-05-15 太陽誘電株式会社 積層コンデンサ及び積層コンデンサの製造方法
KR102150558B1 (ko) * 2015-05-29 2020-09-01 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP6520610B2 (ja) * 2015-09-25 2019-05-29 Tdk株式会社 電子部品
JP2018018938A (ja) * 2016-07-27 2018-02-01 株式会社村田製作所 積層セラミック電子部品
JP2018101724A (ja) * 2016-12-21 2018-06-28 株式会社村田製作所 積層セラミックコンデンサ
JP2019186412A (ja) * 2018-04-12 2019-10-24 太陽誘電株式会社 積層セラミックコンデンサ、プリント基板及び包装体
JP7089426B2 (ja) * 2018-07-23 2022-06-22 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品の製造方法及び電子部品内蔵基板
JP7183051B2 (ja) * 2019-01-22 2022-12-05 太陽誘電株式会社 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP7081550B2 (ja) * 2019-03-27 2022-06-07 株式会社村田製作所 積層セラミック電子部品
JP2020184593A (ja) * 2019-05-09 2020-11-12 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2021174856A (ja) * 2020-04-24 2021-11-01 太陽誘電株式会社 積層セラミック電子部品、回路基板及び積層セラミック電子部品の製造方法
KR20220031344A (ko) * 2020-09-04 2022-03-11 삼성전기주식회사 적층형 전자 부품
KR20230087092A (ko) * 2021-12-09 2023-06-16 삼성전기주식회사 세라믹 전자부품

Also Published As

Publication number Publication date
US20230197345A1 (en) 2023-06-22
CN116344216A (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
US20190355518A1 (en) Multilayer ceramic capacitor
US8553390B2 (en) Ceramic electronic component
JP5751080B2 (ja) 積層セラミック電子部品
JP5217677B2 (ja) 積層セラミック電子部品およびその製造方法
JP2022014533A (ja) 電子部品
JP7276296B2 (ja) 積層セラミックコンデンサ
JP2009283598A (ja) 積層電子部品およびその製造方法
JP7151543B2 (ja) 積層セラミックコンデンサ
KR102572462B1 (ko) 적층 세라믹 콘덴서
JP2021061302A (ja) 積層セラミックコンデンサ
JP2022014536A (ja) 電子部品
JP2023093061A (ja) 積層セラミックコンデンサ
JP2023093063A (ja) 積層セラミックコンデンサ
JP2023093062A (ja) 積層セラミックコンデンサ
JP2022014535A (ja) 電子部品
US20230197346A1 (en) Multilayer ceramic capacitor
JP2022057919A (ja) 積層セラミックコンデンサ
JP2021174970A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP4548471B2 (ja) コンデンサアレイおよびその製造方法
JP2012009556A (ja) セラミック電子部品及びその製造方法
JP2022014534A (ja) 電子部品
JP5040941B2 (ja) 電子部品の製造方法
CN112242246B (zh) 电子部件
CN111755248B (zh) 层叠陶瓷电容器
WO2023084878A1 (ja) 電子部品