JP2019186412A - 積層セラミックコンデンサ、プリント基板及び包装体 - Google Patents

積層セラミックコンデンサ、プリント基板及び包装体 Download PDF

Info

Publication number
JP2019186412A
JP2019186412A JP2018076505A JP2018076505A JP2019186412A JP 2019186412 A JP2019186412 A JP 2019186412A JP 2018076505 A JP2018076505 A JP 2018076505A JP 2018076505 A JP2018076505 A JP 2018076505A JP 2019186412 A JP2019186412 A JP 2019186412A
Authority
JP
Japan
Prior art keywords
external electrode
multilayer ceramic
ceramic capacitor
groove
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018076505A
Other languages
English (en)
Inventor
寛和 織茂
Hirokazu Orimo
寛和 織茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018076505A priority Critical patent/JP2019186412A/ja
Priority to US16/380,128 priority patent/US10811190B2/en
Publication of JP2019186412A publication Critical patent/JP2019186412A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0417—Feeding with belts or tapes
    • H05K13/0419—Feeding with belts or tapes tape feeders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】積層セラミックコンデンサ内部の水素を低減するとともに、実装後における水分等の侵入を防止すること。【解決手段】誘電体層と内部電極層とが積層された素体（１１）と、素体（１１）の一端に設けられ、内部電極層の一部と接続される外部電極（１２ａ）と、素体（１１）の他端に設けられ、外部電極（１２ａ）と非接続の内部電極層と接続される外部電極（１２ｂ）とを備え、外部電極（１２ａ，１２ｂ）は、線状の溝（１３ａ）を有する積層セラミックコンデンサ（１０）とする。【選択図】図１

Description

本発明は、積層セラミックコンデンサ、該積層セラミックコンデンサが実装されたプリント基板及び該積層セラミックコンデンサが収納された包装体に関する。
近年、自動車及び産業機器等における電子化の進展により、これらに搭載可能な電子部品として、信頼性が高く、特性ばらつきの少ない積層セラミックコンデンサが求められている。
このため、積層セラミックコンデンサの特性ばらつきを抑えるための製造プロセスの改善が進められており、例えば、外部電極を形成するめっき工程においては、連続性が高く均一な膜を形成可能な技術の開発が進んでいる。
積層セラミックコンデンサの外部電極は、誘電体層と内部電極層とを積層してカットした素体の両端部を覆う内側の金属めっき膜を形成し、この内側の金属めっき膜を覆って、連続性が高く均一な厚さのスズめっき膜を形成することによって形成される。
しかしながら、このような外部電極が形成された積層セラミックコンデンサが、熱戻し処理時又はリフロー時に高温環境下に曝されると、その絶縁抵抗が低下する。
これは、高温環境下では、外部電極の内側の金属めっき膜の形成時に取り込まれた水素が素体内で熱拡散するからである。
この熱拡散した水素は、素体内の誘電体層を還元し、又は誘電体層内で電荷キャリアとなってイオン電流を生じさせるため、積層セラミックコンデンサの絶縁抵抗を低下させることになる。
ここで、内側の金属めっき膜としては銅めっき膜及びニッケルめっき膜を例示することができる。
従来技術の一例である特許文献１には、ニッケルめっき層が設けられ、ニッケルめっき層上にスズ層が設けられた構成において、ニッケルめっき層中に吸蔵された水素を低減し、絶縁抵抗が劣化しにくく、はんだ濡れ性に優れたスズ層を有する外部端子電極をもつ電子部品を提供することを目的とし、スズ層に底部を有する開孔部を備える電子部品が開示されている。
特開２０１３−１１０２３９号公報
しかしながら、上記の特許文献１では、開孔部の形成位置が規定されていない。
そのため、例えば開孔部が外部電極の全面に設けられると、開孔部が埋められることなく内側のめっき膜が露出した状態で実装基板上に実装されるおそれがある。
このように、開孔部が埋められずに実装基板上に実装されると、この開孔部から水分等が積層セラミックコンデンサ内に侵入し、その素子特性に影響を及ぼす、という問題があった。
本発明は、上記に鑑みてなされたものであって、積層セラミックコンデンサ内の水素を低減するとともに、実装後における水分等の侵入を防止可能な技術を提供することを目的とする。
上述の課題を解決して目的を達成する本発明は、誘電体層と内部電極層とが積層された素体と、前記素体の一端に設けられ、前記内部電極層の一部と接続される第１外部電極と、前記素体の他端に設けられ、前記第１外部電極と非接続の前記内部電極層と接続される第２外部電極とを備え、前記第１外部電極及び第２外部電極は、線状の溝を有する積層セラミックコンデンサである。
上記構成の本発明の積層セラミックコンデンサでは、前記第１外部電極及び第２外部電極は複数の金属層が積層されて設けられ、線状の前記溝は、前記第１外部電極及び第２外部電極の最外層を貫通していることが好ましい。
上記構成の本発明の積層セラミックコンデンサでは、前記第１外部電極及び前記第２外部電極の最外層はスズが主成分の金属層であることが好ましい。
上記構成の本発明の積層セラミックコンデンサでは、前記第１外部電極及び前記第２外部電極は内部にニッケルめっき膜又は銅めっき膜を含むことが好ましい。
又は、本発明は、上記構成の積層セラミックコンデンサの前記外部電極がはんだにより接合されたランドパターンを備え、前記外部電極の溝が前記はんだにより埋められたプリント基板である。
上記構成の本発明のプリント基板では、線状の前記溝は、前記積層セラミックコンデンサが実装される実装面を基準として、前記第１外部電極及び第２外部電極の高さ方向の中央より下に設けられていることが好ましい。
又は、本発明は、上記構成の積層セラミックコンデンサを収納する凹部を備えるキャリアテープとカバーテープとが貼り合わせられた包装体である。
上記構成の本発明の包装体では、線状の前記溝は、前記第１外部電極及び前記第２外部電極の高さ方向の中央からずれて設けられ、前記溝がキャリアテープの凹部の底側に位置していることが好ましい。
本発明によれば、積層セラミックコンデンサ内部の水素を低減するとともに、実装後における水分等の侵入を防止することができる。
実施形態に係る積層セラミックコンデンサを示す斜視図である。 図１に示す積層セラミックコンデンサのＡ方向矢視図である。 図１に示す積層セラミックコンデンサのＢ方向矢視図である。 図１に示す積層セラミックコンデンサのＣ方向矢視図である。 図２ＡのＸ１−Ｘ２における積層セラミックコンデンサの断面図である。 図２ＢのＹ１−Ｙ２における積層セラミックコンデンサの断面図である。 図２ＢのＹ３−Ｙ４における積層セラミックコンデンサの断面図である。 図２ＣのＺ１−Ｚ２における積層セラミックコンデンサの断面図である。 図１に示す積層セラミックコンデンサの作製方法を示すフローチャートである。 図１に示す溝の形成方法を示す図である。 実施形態の第１の変形例に係る積層セラミックコンデンサに形成される溝を示す図である。 実施形態の第２の変形例に係る積層セラミックコンデンサに形成される溝を示す図である。 実施形態の第３の変形例に係る積層セラミックコンデンサに形成される溝を示す図である。 実施形態の第４の変形例に係る積層セラミックコンデンサに形成される溝を示す図である。 実施形態に係る積層セラミックコンデンサに形成される溝の断面形状を示す図である。 実施形態に係る積層セラミックコンデンサに形成される溝の断面形状を示す図である。 実施形態に係る積層セラミックコンデンサに形成される溝の断面形状を示す図である。 実施形態に係る積層セラミックコンデンサに形成される溝の断面形状を示す図である。 実施形態に係る積層セラミックコンデンサに形成される溝の断面形状を示す図である。 実施形態に係る積層セラミックコンデンサに形成される溝の断面形状を示す図である。 実施形態の変形例に係る積層セラミックコンデンサを示す斜視図である。 実施形態に係る積層セラミックコンデンサの実装例を示す図である。 実施形態に係る積層セラミックコンデンサの実装例を示す図である。 実施形態に係る積層セラミックコンデンサの実装例を示す図である。 実施形態に係る積層セラミックコンデンサを収納した包装体が巻取リールに巻かれた状態を示す外観図である。 図１０に示す包装体の拡大断面図である。 図１１に示すキャリアテープの平面図である。
本発明の実施形態について図面を参照して以下に説明する。
ただし、本発明は、以下の実施形態の記載によって限定解釈されるものではない。
＜実施形態＞
図１は、本実施形態に係る積層セラミックコンデンサ１０を示す斜視図である。
図２Ａは、図１に示す積層セラミックコンデンサ１０のＡ方向矢視図であり、図２Ｂは、図１に示す積層セラミックコンデンサ１０のＢ方向矢視図であり、図２Ｃは、図１に示す積層セラミックコンデンサ１０のＣ方向矢視図である。
積層セラミックコンデンサ１０では、素体１１のＬ方向の一端に外部電極１２ａが設けられ、他端に外部電極１２ｂが設けられている。
外部電極１２ａは素体１１のＬ方向の一端を覆って設けられており、外部電極１２ｂは素体１１のＬ方向の他端を覆って設けられている。
外部電極１２ａには線状の溝１３ａが設けられており、外部電極１２ｂには線状の溝１３ｂが設けられている。
なお、外部電極１２ａと外部電極１２ｂとを区別する際には、外部電極１２ａを第１外部電極と呼び、外部電極１２ｂを第２外部電極と呼ぶことがあるが、外部電極１２ａを第２外部電極と呼び、外部電極１２ｂを第１外部電極と呼んでもよい。
また、溝１３ａ，１３ｂの面積率は、各々の形成面の１％以上１２％未満、好ましくは３％以上１２％未満とする。
更には、溝１３ａ，１３ｂの長手方向は、各々の形成面の両端からこの方向における形成面の長さの各々２０％より内側に設けられているとよく、各々の形成面の両端からこの方向における形成面の長さの各々３５％までの領域に設けられていることが好ましい。
図３Ａは、図２ＡのＸ１−Ｘ２における積層セラミックコンデンサ１０の断面図であり、図３Ｂは、図２ＢのＹ１−Ｙ２における積層セラミックコンデンサ１０の断面図であり、図３Ｃは、図２ＢのＹ３−Ｙ４における積層セラミックコンデンサ１０の断面図であり、図３Ｄは、図２ＣのＺ１−Ｚ２における積層セラミックコンデンサ１０の断面図である。
素体１１では、図３Ａ，図３Ｄに示すように、内部電極層１１１ａ、内部電極層１１１ｂ、内部電極層１１２ａ、内部電極層１１２ｂ、内部電極層１１３ａ及び内部電極層１１３ｂがこの順に積層され、これらの内部電極層の各々の間及び外側には誘電体層１１０が設けられている。
内部電極層１１１ａ、内部電極層１１２ａ及び内部電極層１１３ａは、図３Ｂに示すように外部電極１２ａに接続され、内部電極層１１１ｂ、内部電極層１１２ｂ及び内部電極層１１３ｂは、図３Ｃに示すように外部電極１２ｂに接続されている。
このように、隣接して対向する２つの内部電極が各々異なる外部電極に接続されることで、容量発生部が形成される。
誘電体層１１０は、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸マグネシウム（ＭｇＴｉＯ３）、ジルコン酸カルシウム（ＣａＺｒＯ３）、チタン酸ジルコン酸カルシウム（ＣａＺｒＴｉＯ３）、ジルコン酸バリウム（ＢａＺｒＯ３）又は酸化チタン（ＴｉＯ２）等の誘電体セラミック材料により形成されている。
ただし、誘電体層１１０の形成材料はここに例示した材料に限定されるものではない。
内部電極層１１１ａ、内部電極層１１１ｂ、内部電極層１１２ａ、内部電極層１１２ｂ、内部電極層１１３ａ及び内部電極層１１３ｂは、ニッケル、銅、パラジウム、白金、銀若しくは金又はこれらの合金等の金属材料により形成されている。
ただし、内部電極層の形成材料はここに例示した材料に限定されるものではない。
外部電極１２ａは、素体１１に接して設けられ、内部電極層１１１ａ，１１２ａ，１１３ａに接続される第１外部電極層１２１ａと、第１外部電極層１２１ａを覆って設けられる第２外部電極層１２２ａと、第２外部電極層１２２ａを覆って設けられる第３外部電極層１２３ａと、第３外部電極層１２３ａを覆って設けられる第４外部電極層１２４ａとを備える。
外部電極１２ｂは、素体１１に接して設けられ、内部電極層１１１ｂ，１１２ｂ，１１３ｂに接続される第１外部電極層１２１ｂと、第１外部電極層１２１ｂを覆って設けられる第２外部電極層１２２ｂと、第２外部電極層１２２ｂを覆って設けられる第３外部電極層１２３ｂと、第３外部電極層１２３ｂを覆って設けられる第４外部電極層１２４ｂとを備える。
ここでは、第１外部電極層１２１ａ，１２１ｂはニッケルペーストにより形成され、第２外部電極層１２２ａ，１２２ｂは銅めっきにより形成され、第３外部電極層１２３ａ，１２３ｂはニッケルめっきにより形成され、第４外部電極層１２４ａ，１２４ｂは、スズめっきにより形成されている。
ただし、外部電極の各層を形成する材料はこれらに限定されるものではなく、パラジウム、白金、銀又は金等の金属材料により形成されていてもよい。
又は、ニッケル、銅、パラジウム、白金、銀、金若しくはスズの合金等が用いられてもよい。
更には、外部電極層の形成材料はここに例示した材料に限定されるものではない。
図４は、図１に示す積層セラミックコンデンサ１０の作製方法を示すフローチャートである。
まず、誘電体の形成材料であるセラミック粉末に、分散剤又は有機バインダと、有機溶剤とを加え、粉砕及び混合して泥状のスラリーを生成する（Ｓ１１：配合工程）。
ここで、有機バインダは成形助剤であり、有機バインダとしては、ポリビニルブチラール樹脂及びポリビニルアセタール樹脂を例示することができる。
次に、この泥状のスラリーをキャリアフィルム上にシート状に塗布し、これを乾燥させて複数のグリーンシートを作製する（Ｓ１２：塗工工程）。
ここで、スラリーの塗布法には、ドクターブレード法、ダイコータ法及びグラビアコータ法を例示することができる。
また、キャリアフィルムには、ＰＥＴ（Poly-Ethylene Terephthalate）フィルムを例示することができる。
次に、複数のグリーンシートのうち、内部電極を形成するグリーンシートに、内部電極形成用の導電ペーストを所定のパターンとなるように塗布することで内部電極のパターンを形成する（Ｓ１３：印刷工程）。
ここで、導電ペーストを塗布する方法には、スクリーン印刷法、インクジェット印刷法及びグラビア印刷法を例示することができる。
また、導電ペーストに含まれる導電性材料には、ニッケル及び銅を例示することができる。
次に、内部電極のパターンが形成されたグリーンシートと、内部電極のパターンが形成されていない外層用のグリーンシートとを所定の順序で積み重ねることで積層シートを作製する（Ｓ１４：成型工程）。
次に、成型工程で得られた積層シートをプレスする（Ｓ１５：圧着工程）。
ここでは、例えば、圧着した積層シートのブロックを樹脂フィルムで挟み、静水圧プレスを行う。
次に、プレスされた積層シートをカットすることで直方体形状の積層体に個片化する（Ｓ１６：カット工程）。
個片化された直方体形状の積層体は、保持部材に保持される。
ここで、カットは、押し切り切断又は回転刃による切断等により行えばよい。
また、保持部材にはテープを例示することができる。
次に、保持部材から個片化された積層体を剥離する（Ｓ１７：剥離工程）。
次に、個片化した積層体を界面活性剤の水溶液又は研磨剤とともにバレル研磨用の容器に投入し、その容器を回転させ、研磨材と積層体とを互いに衝突させることで積層体を研磨する（Ｓ１８：バレル研磨工程）。
この工程により、積層体と外部電極との密着性が向上し、積層体の角部の欠けを防止することができる。
次に、バレル研磨後の積層体を加熱して有機バインダを除去する（Ｓ１９：脱バインダ工程）。
ここで、有機バインダを除去するための加熱は、例えば、窒素雰囲気において約３５０℃で行う。
次に、有機バインダを除去した積層体の両端面に、導電ペーストを塗布し、乾燥させる（Ｓ２０：外部電極形成工程）。
この導電ペーストは、焼成後に第１外部電極層１２１ａ，１２１ｂとなるものであり、ここではニッケルペーストを塗布し、乾燥させる。
次に、積層体を焼成炉により焼成することで素体１１を形成する（Ｓ２１：焼成工程）。
この焼成は、例えば１０００℃以上１３５０℃以下の温度で、１０分以上２時間以内の時間で行う。
この工程により、セラミック材料により形成された誘電体層と、内部電極層とが一体化し、第１外部電極層１２１ａ，１２１ｂを備える積層焼結体である素体１１が作製される。
なお、内部電極層がニッケル又は銅の卑金属により形成されている場合には、内部電極層の酸化を防止するために焼成時の炉内を還元性雰囲気とする。
次に、焼成されて形成された素体１１の第１外部電極層１２１ａ，１２１ｂ上に、めっきにより第２外部電極層１２２ａ，１２２ｂ、第３外部電極層１２３ａ，１２３ｂ及び第４外部電極層１２４ａ，１２４ｂとなるめっき膜を形成する（Ｓ２２：めっき工程）。
ここでは、焼結されたニッケルペースト上に銅めっき膜を形成し、この銅めっき膜上にニッケルめっき膜を形成し、このニッケルめっき膜上にスズめっき膜を形成する。
具体的には、ニッケルペーストが塗布された後に焼結された複数の素体をめっき液とともにバレルに収容し、バレルを回転させつつ通電することで、焼結されたニッケルペースト上にこれらのめっき膜を形成することができる。
なお、ニッケルめっき膜は外部電極１２ａ，１２ｂの耐熱性を向上させることができ、スズめっき膜ははんだの濡れ性を向上させることができる。
なお、ニッケルペーストの塗布を行う外部電極形成工程Ｓ２０は、焼成工程Ｓ２１の後に行ってもよい。
その場合には、ニッケルペーストを焼結させる加熱を追加して行う。
次に、上述の通り作製した積層セラミックコンデンサに溝１３ａ，１３ｂを形成する（溝形成工程Ｓ２３）。
図５は、図１に示す溝１３ａの形成方法を示す図である。
図５に示すように、両端部の各々に外部電極１２ａ，１２ｂが設けられた素体１１を治具２１に固定し、外部電極１２ａに接触させた工具２０を点線矢印の方向に移動させて外部電極１２ａの表面を擦ることで、溝１３ａが形成される。
また、外部電極１２ｂへの溝１３ｂの形成は、外部電極１２ａへの溝１３ａの形成後に溝１３ａと同様に形成される。
工具２０は、溝１３ａ，１３ｂを過度に深くして素体１１を損傷してしまわないように、外部電極１２ａとの接触面が曲線状であり、例えば湾曲した金属である。
治具２１は、外部電極１２ａ，１２ｂが設けられた素体１１を嵌入可能な凹部を有する。
この凹部の底は、外部電極１２ａ又は外部電極１２ｂが全面に形成された面を格納可能な形状及び面積を有し、凹部の深さは、図１に示すＬ方向の長さよりも僅かに、例えば１ｍｍ程度小さくする。
これにより、外部電極１２ａ又は外部電極１２ｂが治具２１から僅かに突出した状態となり、工具２０により外部電極１２ａを擦る工程をスムーズに行うことができる。
ただし、工具２０及び治具２１は、図５に示す形態に限定されるものではない。
ここで、第２外部電極層１２２ａ，１２２ｂの厚さが５μｍであり、第３外部電極層１２３ａ，１２３ｂの厚さが３μｍであり、第４外部電極層１２４ａ，１２４ｂの厚さが５μｍである場合には、形成される溝１３ａ，１３ｂの深さは、例えば１〜１０μｍとすることができ、好ましくは３〜８μｍとすると良く、より好ましくは６〜７μｍとすると良い。
ただし、溝１３ａ，１３ｂは、これに限定されるものではなく、後述するようにこれよりも浅く形成してもよいし、深く形成してもよい。
以上説明したように、図１に示す積層セラミックコンデンサ１０を作製することができる。
このようにして作製した積層セラミックコンデンサ１０に対して、絶縁抵抗試験をはじめとする試験を行うと、誘電体の分極が発生して容量が低下することがある。
このように低下した容量を回復するためには、積層セラミックコンデンサ１０をキュリー点以上まで加熱する熱戻し処理を行う。
このキュリー点は形成材料によっても異なるが、例えば１５０℃まで加熱する。
これにより、積層セラミックコンデンサ１０内、具体的には外部電極の内側の金属めっき膜に含まれる水素が外部電極の溝から放出される。
ところで、図１に示す積層セラミックコンデンサ１０に形成された溝１３ａは、積層セラミックコンデンサ１０の高さ方向中央に設けられているが、本発明に係る積層セラミックコンデンサは、これに限定されるものではない。
図６Ａは、本実施形態の第１の変形例に係る積層セラミックコンデンサ１０Ａに形成される溝１３Ａａを示す図である。
溝１３Ａａは線状であり、また直線状である。
図６Ａに示す積層セラミックコンデンサ１０Ａでは、溝１３Ａａが設けられた外部電極１２Ａａが、素体１１の一方の端部を覆って設けられている。
また、同様の溝が設けられた外部電極１２Ａｂが、素体１１の他方の端部を覆って設けられている。
図６Ａに示す積層セラミックコンデンサ１０Ａでは、図１に示す積層セラミックコンデンサ１０の溝１３ａよりも低い位置、すなわち基準面となる実装面側に溝１３Ａａが形成されている。
図６Ａに示す積層セラミックコンデンサ１０Ａでは、実装時のはんだフィレットの濡れ上がる高さが低い場合であってもはんだが溝１３Ａａに入り込む。
そのため、積層セラミックコンデンサ１０Ａは、はんだ量が少ない場合であっても実装基板であるプリント基板との接合強度を確保することができる。
図６Ｂは、本実施形態の第２の変形例に係る積層セラミックコンデンサ１０Ｂに形成される溝１３Ｂ１ａ，１３Ｂ２ａを示す図である。
溝１３Ｂ１ａ及び溝１３Ｂ２ａは線状であり、また直線状である。
図６Ｂに示す積層セラミックコンデンサ１０Ｂでは、溝１３Ｂ１ａ，１３Ｂ２ａが設けられた外部電極１２Ｂａが、素体１１の一方の端部を覆って設けられている。
また、同様の溝が設けられた外部電極１２Ｂｂが、素体１１の他方の端部を覆って設けられている。
図６Ｂに示す積層セラミックコンデンサ１０Ｂでは、図１に示す溝１３ａと同じく積層セラミックコンデンサ１０Ｂの高さ方向中央に溝１３Ｂ１ａが形成され、図６Ａに示す溝１３Ａａと同じく積層セラミックコンデンサ１０Ｂの基準面となる実装面側に溝１３Ｂ２ａが形成されている。
図６Ｂに示す積層セラミックコンデンサ１０Ｂでは、実装時のはんだフィレットの濡れ上がる高さが低い場合であってもはんだが溝１３Ｂ１ａに入り込み、更には実装時のはんだフィレットの濡れ上がる高さによっては、はんだが溝１３Ｂ２ａにも入り込む。
そのため、積層セラミックコンデンサ１０Ｂは、はんだ量が少ない場合であっても実装基板であるプリント基板との接合強度を確保することができるのみならず、はんだ量によっては実装基板であるプリント基板との接合強度を高くすることができる。
図６Ｃは、本実施形態の第３の変形例に係る積層セラミックコンデンサ１０Ｃに形成される溝１３Ｃａを示す図である。
溝１３Ｃａは線状であり、また直線状である。
図６Ｃに示す積層セラミックコンデンサ１０Ｃでは、溝１３Ｃａが設けられた外部電極１２Ｃａが、素体１１の一方の端部を覆って設けられている。
また、同様の溝が設けられた外部電極１２Ｃｂが、素体１１の他方の端部を覆って設けられている。
図６Ｃに示す積層セラミックコンデンサ１０Ｃでは、実装面方向に略平行に延びた溝と高さ方向に延びた溝とが交差し、十字状の溝１３Ｃａを形成している。
図６Ｃに示す積層セラミックコンデンサ１０Ｃにおいても、はんだが溝１３Ｃａに入り込むように形成することが可能である。
図６Ｄは、本実施形態の第４の変形例に係る積層セラミックコンデンサ１０Ｄに形成される溝１３Ｄａを示す図である。
溝１３Ｄａは線状であり、また湾曲部を含んでいる。
図６Ｄに示す積層セラミックコンデンサ１０Ｄでは、溝１３Ｄａが設けられた外部電極１２Ｄａが、素体１１の一方の端部を覆って設けられている。
また、同様の溝が設けられた外部電極１２Ｄｂが、素体１１の他方の端部を覆って設けられている。
図６Ｄに示す積層セラミックコンデンサ１０Ｄでは、曲がった部分を含む溝１３Ｄａによって、一定の範囲内に多くの溝を形成できるので積層セラミックコンデンサ内部の水素を低減し、多くのはんだが溝１３Ｄａに入り込むことで、実装後のプリント基板との接合強度をさらに高くすることができる。
次に、本実施形態に係る積層セラミックコンデンサの外部電極に設けられる溝の断面形状及び深さについて説明する。
なお、以下の図７Ａから図７Ｅでは、積層セラミックコンデンサの素体及び一方の外部電極のみを示し、この外部電極を拡大して示し、他方の外部電極については図示を省略する。
図７Ａは、本実施形態に係る積層セラミックコンデンサ１０Ｅに形成される溝１３Ｅの断面形状を示す図である。
図７Ａに示す外部電極１２Ｅａの溝１３Ｅは、断面図において曲線状であり、最外の第４外部電極層１２４Ｅａを貫通し、第３外部電極層１２３Ｅａに達するように形成されている。
なお、図７Ａでは、溝１３Ｅは２つ形成されているが、これに限定されるものではなく、溝１３Ｅが１つのみ形成されていてもよいし、３つ以上形成されていてもよい。
図７Ｂは、本実施形態に係る積層セラミックコンデンサ１０Ｆに形成される溝１３Ｆの断面形状を示す図である。
図７Ｂに示す外部電極１２Ｆａの溝１３Ｆは断面図においてくさび状である。
なお、図７Ｂでは、溝１３Ｆは２つ形成されているが、これに限定されるものではなく、溝１３Ｆが１つのみ形成されていてもよいし、３つ以上形成されていてもよい。
図７Ｃは、本実施形態に係る積層セラミックコンデンサ１０Ｇに形成される溝１３Ｇの断面形状を示す図である。
図７Ｃに示す外部電極１２Ｇａの溝１３Ｇは、断面図において台形状である。
なお、図７Ｃでは、溝１３Ｇは２つ形成されているが、これに限定されるものではなく、溝１３Ｇが１つのみ形成されていてもよいし、３つ以上形成されていてもよい。
図７Ｄは、本実施形態に係る積層セラミックコンデンサ１０Ｈに形成される溝１３Ｈの断面形状を示す図である。
図７Ｄに示す外部電極１２Ｈａの溝１３Ｈは、断面図において曲線状であり、最外の第４外部電極層１２４Ｈａを貫通し、第３外部電極層１２３Ｈａの一部を露出させつつこれを削るように設けられている。
図７Ｄに示すように溝１３Ｈが、第４外部電極層１２４Ｈａを貫通し、第３外部電極層１２３Ｈａの一部を露出することで外部電極１２Ｈａ内の水素を効率的に除去することができる。
なお、図７Ｄでは、溝１３Ｈは２つ形成されているが、これに限定されるものではなく、溝１３Ｈが１つのみ形成されていてもよいし、３つ以上形成されていてもよい。
図７Ｅは、本実施形態に係る積層セラミックコンデンサ１０Ｉに形成される溝１３Ｉの断面形状を示す図である。
図７Ｅに示す外部電極１２Ｉａの溝１３Ｉは、断面図において曲線状であり、第４外部電極層１２４Ｉａ、第３外部電極層１２３Ｉａ及び第２外部電極層１２２Ｉａを貫通し、第１外部電極層１２１Ｉａの一部を露出させつつこれを削るように設けられている。
図７Ｅに示すように溝１３Ｉが、第４外部電極層１２４Ｉａ、第３外部電極層１２３Ｉａ及び第２外部電極層１２２Ｉａを貫通し、第１外部電極層１２１Ｉａの一部を露出することで外部電極１２Ｉａ内の水素を更に効率的に除去することができる。
なお、図７Ｅでは、溝１３Ｉは１つ形成されているが、これに限定されるものではなく、溝１３Ｉが２つ以上形成されていてもよい。
図７Ｆは、本実施形態に係る積層セラミックコンデンサ１０Ｊに形成される溝１３Ｊの変形例の断面形状を示す図である。
図７Ｆに示すように、外部電極１２Ｊａの溝１３Ｊは、第３外部電極層１２３Ｊａを露出させることなく、最外の第４外部電極層１２４Ｊａのみに形成されていてもよく、第３外部電極層１２３Ｊａを露出させずとも第３外部電極層１２３Ｊａ内の水素の除去は可能である。
さらに、溝１３Ｊは、最外の第４外部電極層１２４Ｊａを貫通しないので、はんだ濡れ性に優れる構成である。
なお、図７Ｂに示すように溝が断面図においてくさび状である場合、又は図７Ｃに示すように溝が断面図において台形状である場合にも、図７Ｄ又は図７Ｅに示すように最外の第４外部電極層を貫通し、第３外部電極層、第２外部電極層又は第１外部電極層の一部を露出させつつこれを削るように設けられていてもよい。
また、いずれの断面形状においても、図７Ｆと同様に、溝が最外層を貫通していなくてもよい。
その場合、はんだ濡れ性に優れる構成となる。
図７Ａから図７Ｆに示すように、本実施形態に係る積層セラミックコンデンサに設けられる溝の断面形状は特定の形状に限定されるものではない。
図８は、本実施形態の変形例に係る積層セラミックコンデンサ１０Ｋを示す斜視図である。
図８に示す積層セラミックコンデンサ１０Ｋは、図１に示す積層セラミックコンデンサ１０とは素体の長短方向と外部電極が設けられた面との対応関係が逆転した構造である。
図８に示す積層セラミックコンデンサ１０Ｋでは、外部電極１２Ｋａが素体１１ＫのＷ方向の一方の端部を覆って設けられ、外部電極１２Ｋｂが素体１１ＫのＷ方向の他方の端部を覆って設けられており、外部電極１２Ｋａには溝１３Ｋが設けられている。
また、図示しないが、外部電極１２Ｋｂにも同様の溝が設けられている。
このように、図８に示す積層セラミックコンデンサ１０Ｋにおいても、外部電極に設けられた溝から水素を除去することができる。
以上説明した本実施形態に係る積層セラミックコンデンサは、外部電極が実装基板であるプリント基板上にはんだ付けされて実装される。
本実施形態に係る積層セラミックコンデンサの実装例を以下に説明する。
図９Ａは、本実施形態に係る積層セラミックコンデンサ１０の実装例を示す図である。
図９Ａには、プリント基板３０上で互いに離間して設けられたランドパターン３１ａ，３１ｂと、素体１１の両端部の各々に外部電極１２ａ，１２ｂが設けられた積層セラミックコンデンサ１０と、外部電極１２ａとランドパターン３１ａとに接して設けられたはんだフィレット３２ａと、外部電極１２ｂとランドパターン３１ｂとに接して設けられたはんだフィレット３２ｂとが示されている。
積層セラミックコンデンサ１０の外部電極１２ａには溝１３ａが設けられ、外部電極１２ｂには溝１３ｂが設けられており、はんだが適量であるため、はんだフィレット３２ａが外部電極１２ａの溝１３ａに入り込み、はんだフィレット３２ｂが外部電極１２ｂの溝１３ｂに入り込むことで、プリント基板３０との接合強度を確保することができ、積層セラミックコンデンサ１０のプリント基板３０からの剥離を防止することができる。
図９Ｂは、本実施形態に係る積層セラミックコンデンサ１０Ａの実装例を示す図である。
図９Ｂには、プリント基板３０上で互いに離間して設けられたランドパターン３１ａ，３１ｂと、素体１１の両端部の各々に外部電極１２Ａａ，１２Ａｂが設けられた積層セラミックコンデンサ１０Ａと、外部電極１２Ａａとランドパターン３１ａとに接して設けられたはんだフィレット３２Ａａと、外部電極１２Ａｂとランドパターン３１ｂとに接して設けられたはんだフィレット３２Ａｂとが示されている。
図９Ｂにおいては、図９Ａと比較してはんだ量が少ないが、積層セラミックコンデンサ１０Ａの外部電極１２Ａａ，１２Ａｂでは実装面側に溝１３Ａａ，１３Ａｂが設けられているため、はんだフィレット３２Ａａが外部電極１２Ａａの溝に入り込み、はんだフィレット３２Ａｂが外部電極１２Ａｂの溝に入り込むことで、少量のはんだ量であっても実装基板であるプリント基板との接合強度を確保することができ、積層セラミックコンデンサ１０Ａのプリント基板３０からの剥離を防止することができる。
図９Ｃは、本実施形態に係る積層セラミックコンデンサ１０Ｂの実装例を示す図である。
図９Ｃには、プリント基板３０上で互いに離間して設けられたランドパターン３１ａ，３１ｂと、素体１１の両端部の各々に外部電極１２Ｂａ，１２Ｂｂが設けられた積層セラミックコンデンサ１０Ｂと、外部電極１２Ｂａとランドパターン３１ａとに接して設けられたはんだフィレット３２Ｂａと、外部電極１２Ｂｂとランドパターン３１ｂとに接して設けられたはんだフィレット３２Ｂｂとが示されている。
図９Ｃにおいては、積層セラミックコンデンサ１０Ｂの外部電極１２Ｂａ，１２Ｂｂでは実装面側に溝１３Ｂ２ａ，１３Ｂ２ｂが設けられ、高さ方向中央に溝１３Ｂ１ａ，１３Ｂ１ｂが設けられているため、はんだフィレット３２Ｂａが外部電極１２Ｂａの２つの溝の一方又は双方に入り込み、はんだフィレット３２Ｂｂが外部電極１２Ｂｂの２つの溝の一方又は双方に入り込むことで、はんだ量が少ない場合であってもプリント基板３０との接合強度を確保することができるのみならず、はんだ量によってはプリント基板３０との接合強度を高くすることができる。
このように本実施形態に係る積層セラミックコンデンサを実装基板であるプリント基板上にリフロー処理のはんだによって実装することができる。
このようにリフロー処理を行う際には、積層セラミックコンデンサは、例えば２５０℃まで加熱される。
これにより、積層セラミックコンデンサ内、具体的には外部電極の内側の金属めっき膜に含まれる水素が外部電極の溝から放出される。
以上説明したように、外部電極に溝を設けて積層セラミックコンデンサ内部の水素を除去し、水素の除去後にこの溝を埋めることで実装後における水分等の侵入を防止することができるのみならず、アンカー効果により、実装基板であるプリント基板と積層セラミックコンデンサとの接合強度を確保し、更には実装基板であるプリント基板と積層セラミックコンデンサとの接合強度を高くすることも可能である。
また、このように積層セラミックコンデンサを実装基板であるプリント基板上に実装するに際し、積層セラミックコンデンサが実装される実装面を基準として、外部電極に形成された溝が、外部電極の高さ方向の中央より下に設けられるように実装することが好ましい。
ところで、積層セラミックコンデンサ１０は、実装時には包装体に収納されて搬送されることが一般的である。
図１０は、本実施形態に係る積層セラミックコンデンサ１０を収納した包装体４０が巻取リール４１に巻かれた状態を示す外観図である。
図１０に示すように、包装体４０は、巻取リール４１に巻かれた状態で保管又は搬送され、マウンタ等の実装機にセットされる。
図１１は、図１０に示す包装体４０の拡大断面図である。
図１１に示す包装体４０は、カバーテープ４２と、キャリアテープ４３とを備える。
キャリアテープ４３には、積層セラミックコンデンサ１０を収納可能な凹部４４が長手方向に複数設けられている。
複数の凹部４４の各々は、カバーテープ４２との接合面に形成された凹状のくぼみである。
カバーテープ４２は、キャリアテープ４３に貼り合わせられることで、少なくとも凹部４４を覆うものである。
積層セラミックコンデンサ１０の実装時には、カバーテープ４２がキャリアテープ４３から引き剥がされ、キャリアテープ４３の凹部４４から積層セラミックコンデンサ１０が取り出される。
カバーテープ４２の材質としては、樹脂を例示することができる。
また、キャリアテープ４３の材質としては、紙及び樹脂を例示することができる。
ここで、樹脂としては、ポリスチレン、ポリエチレンテレフタラート、ポリプロピレン及びポリカーボネートを例示することができる。
なお、積層セラミックコンデンサ１０のキャリアテープ４３の凹部４４からの取り出しは、一般的なピックアップ方法により行えばよく、特定の方法に限定されるものではない。
このようなピックアップ方法には、吸着コレットを備えるピックアップ装置により積層セラミックコンデンサ１０を吸着して取り出す方法を例示することができる。
なお、積層セラミックコンデンサ１０では、溝が凹部４４の底側に位置していることが好ましい。
これは、凹部４４の底側が実装時のプリント基板側となるため、キャリアテープ４３の複数の凹部４４に収納された複数の積層セラミックコンデンサ１０の溝の位置を凹部４４の底側に近づけて位置するように収納することで、実装時の積層セラミックコンデンサ１０の上下方向を制御することができる。
すなわち、積層セラミックコンデンサ１０はプリント基板の実装面側に溝が近くなる方向に実装することができる。
また、積層セラミックコンデンサ１０は、外部電極の溝の位置によって、例えば外部電極を斜め上方から見たときに反射率が異なるため、ハンドリング時に撮像した画像を用いて画像処理を行うことで、キャリアテープ４３の凹部４４の底側に溝がくるように収納することが可能である。
なお、図１１ではすべての積層セラミックコンデンサ１０の溝の位置がキャリアテープ４３の凹部４４の底側に位置しているが、必ずしもすべてがこのような向きになっている必要はない。
例えば１００個を任意に抜き取ったとき７０個以上がこのような向きに収納されていれば、上記の効果を得ることができる。
また一部の積層セラミックコンデンサにのみ溝が入っている場合は、溝が入っている製品のうち７０％以上がこのような向きに収納されていれば、上記の効果を得ることができる。
図１２は、図１１に示すキャリアテープ４３の平面図である。
図１２に示すようにキャリアテープ４３には長手方向に複数の送り穴４５が設けられており、実装時に複数の送り穴４５を用いてキャリアテープ４３が送られることで、カバーテープ４２の引き剥がしを容易に行うことができる。
このように、カバーテープと、上述の積層セラミックコンデンサを収納する凹部を備えるキャリアテープとが貼り合わせられた包装体も本発明に含まれるものである。
以上説明したように、本実施形態によれば、積層セラミックコンデンサ内部の水素を低減するとともに、実装後における水分等の侵入を防止することができる。
また、水素を除去するための開孔部が従来のように全面又はランダムに形成されるのではなく、所定の部分にのみ線状に形成されるため、実装時のはんだにより工程を複雑化することなく、溝の全面を埋めることが可能である。
したがって、工程を複雑化することなく、実装される積層セラミックコンデンサの信頼性を高くすることができる。
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆ，１０Ｇ，１０Ｈ，１０Ｉ，１０Ｊ，１０Ｋ 積層セラミックコンデンサ
１１，１１Ｋ 素体
１２ａ，１２ｂ，１２Ａａ，１２Ａｂ，１２Ｂａ，１２Ｂｂ，１２Ｃａ，１２Ｃｂ，１２Ｄａ，１２Ｄｂ，１２Ｅａ，１２Ｆａ，１２Ｇａ，１２Ｈａ，１２Ｉａ，１２Ｊａ，１２Ｋａ，１２Ｋｂ 外部電極
１３ａ，１３ｂ，１３Ａａ，１３Ａｂ，１３Ｂ１ａ，１３Ｂ２ａ，１３Ｂ１ｂ，１３Ｂ２ｂ，１３Ｃａ，１３Ｄａ，１３Ｅ，１３Ｆ，１３Ｇ，１３Ｈ，１３Ｉ，１３Ｊ，１３Ｋ 溝
１１０ 誘電体層
１１１ａ，１１１ｂ，１１２ａ，１１２ｂ，１１３ａ，１１３ｂ 内部電極層
１２１ａ，１２１ｂ，１２１Ｉａ 第１外部電極層
１２２ａ，１２２ｂ，１２２Ｉａ 第２外部電極層
１２３ａ，１２３ｂ，１２３Ｅａ，１２３Ｈａ，１２３Ｉａ，１２３Ｊａ 第３外部電極層
１２４ａ，１２４ｂ，１２４Ｅａ，１２４Ｈａ，１２４Ｉａ，１２４Ｊａ 第４外部電極層
２０ 工具
２１ 治具
３０ プリント基板
３１ａ，３１ｂ ランドパターン
３２ａ，３２ｂ，３２Ａａ，３２Ａｂ，３２Ｂａ，３２Ｂｂ はんだフィレット
４０ 包装体
４１ 巻取リール
４２ カバーテープ
４３ キャリアテープ
４４ 凹部
４５ 送り穴

Claims (8)

  1. 誘電体層と内部電極層とが積層された素体と、
    前記素体の一端に設けられ、前記内部電極層の一部と接続される第１外部電極と、
    前記素体の他端に設けられ、前記第１外部電極と非接続の前記内部電極層と接続される第２外部電極とを備え、
    前記第１外部電極及び第２外部電極は、線状の溝を有する積層セラミックコンデンサ。
  2. 前記第１外部電極及び第２外部電極は複数の金属層が積層されて設けられ、
    線状の前記溝は、前記第１外部電極及び第２外部電極の最外層を貫通している請求項１に記載の積層セラミックコンデンサ。
  3. 前記第１外部電極及び前記第２外部電極の最外層は、スズが主成分の金属層である請求項１又は２に記載の積層セラミックコンデンサ。
  4. 前記第１外部電極及び前記第２外部電極は内部にニッケルめっき膜又は銅めっき膜を含む請求項１から３のいずれか一項に記載の積層セラミックコンデンサ。
  5. 請求項１から４のいずれか一項に記載の積層セラミックコンデンサの前記外部電極がはんだにより接合されたランドパターンを備え、前記外部電極の溝が前記はんだにより埋められたプリント基板。
  6. 線状の前記溝は、前記積層セラミックコンデンサが実装される実装面を基準として、前記第１外部電極及び第２外部電極の高さ方向の中央より下に設けられている請求項５に記載のプリント基板。
  7. 請求項１から４のいずれか一項に記載の積層セラミックコンデンサを収納する凹部を備えるキャリアテープとカバーテープとが貼り合わせられた包装体。
  8. 線状の前記溝は、前記第１外部電極及び前記第２外部電極の高さ方向の中央からずれて設けられ、前記溝がキャリアテープの凹部の底側に位置している請求項７に記載の包装体。
JP2018076505A 2018-04-12 2018-04-12 積層セラミックコンデンサ、プリント基板及び包装体 Pending JP2019186412A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018076505A JP2019186412A (ja) 2018-04-12 2018-04-12 積層セラミックコンデンサ、プリント基板及び包装体
US16/380,128 US10811190B2 (en) 2018-04-12 2019-04-10 Multilayer ceramic capacitor, printed circuit board and package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018076505A JP2019186412A (ja) 2018-04-12 2018-04-12 積層セラミックコンデンサ、プリント基板及び包装体

Publications (1)

Publication Number Publication Date
JP2019186412A true JP2019186412A (ja) 2019-10-24

Family

ID=68162057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018076505A Pending JP2019186412A (ja) 2018-04-12 2018-04-12 積層セラミックコンデンサ、プリント基板及び包装体

Country Status (2)

Country Link
US (1) US10811190B2 (ja)
JP (1) JP2019186412A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220384103A1 (en) * 2021-05-31 2022-12-01 Murata Manufacturing Co., Ltd. Electronic component
JP7423340B2 (ja) 2020-02-18 2024-01-29 太陽誘電株式会社 積層セラミック電子部品、テープ包装体及び回路基板
WO2024029149A1 (ja) * 2022-08-02 2024-02-08 株式会社村田製作所 積層セラミック電子部品及び積層セラミック電子部品の実装構造

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021128969A (ja) * 2020-02-12 2021-09-02 太陽誘電株式会社 積層セラミック電子部品及び回路基板
TWI737203B (zh) * 2020-03-02 2021-08-21 啟碁科技股份有限公司 電子裝置及電磁屏蔽框架
JP2021141191A (ja) * 2020-03-05 2021-09-16 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品の製造方法及び回路基板
CN113382620A (zh) * 2020-03-09 2021-09-10 启碁科技股份有限公司 电子装置及电磁屏蔽框架
JP2021153084A (ja) * 2020-03-24 2021-09-30 太陽誘電株式会社 セラミック電子部品及びその製造方法、並びに回路基板
JP2022100741A (ja) * 2020-12-24 2022-07-06 株式会社村田製作所 積層セラミック電子部品
JP2022128810A (ja) * 2021-02-24 2022-09-05 株式会社村田製作所 積層セラミックコンデンサ
US11917761B2 (en) * 2022-03-07 2024-02-27 Western Digital Technologies, Inc. Tombstone prevention for a surface mount device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019159A (ja) * 2010-07-09 2012-01-26 Tdk Corp セラミック電子部品
JP5853627B2 (ja) 2011-11-21 2016-02-09 Tdk株式会社 電子部品
JP2015035631A (ja) * 2014-11-14 2015-02-19 株式会社村田製作所 積層セラミック電子部品
CN106571229B (zh) * 2015-10-09 2018-11-09 株式会社村田制作所 电子部件
US10319527B2 (en) * 2017-04-04 2019-06-11 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR20180124211A (ko) * 2017-05-10 2018-11-21 주식회사 엘지화학 홈이 형성된 칩 부품

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7423340B2 (ja) 2020-02-18 2024-01-29 太陽誘電株式会社 積層セラミック電子部品、テープ包装体及び回路基板
US20220384103A1 (en) * 2021-05-31 2022-12-01 Murata Manufacturing Co., Ltd. Electronic component
WO2024029149A1 (ja) * 2022-08-02 2024-02-08 株式会社村田製作所 積層セラミック電子部品及び積層セラミック電子部品の実装構造

Also Published As

Publication number Publication date
US20190318874A1 (en) 2019-10-17
US10811190B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
JP2019186412A (ja) 積層セラミックコンデンサ、プリント基板及び包装体
US10176923B2 (en) Ceramic electronic component and method of producing the same
US10141114B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP6954519B2 (ja) 積層セラミックコンデンサ
JP6487364B2 (ja) 積層セラミック電子部品の製造方法
JP2017168488A (ja) 積層セラミックコンデンサの製造方法
CN117747299A (zh) 层叠陶瓷电容器
US20200312564A1 (en) Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor
US20150223340A1 (en) Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component
TWI803548B (zh) 積層陶瓷電子零件、積層陶瓷電子零件安裝基板及積層陶瓷電子零件包裝體以及積層陶瓷電子零件之製造方法
KR20120054843A (ko) 전극 형성 장치 및 이를 이용한 전극 형성 방법
JP2021158132A (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
US20220139633A1 (en) Multilayer ceramic capacitor package
JP4429130B2 (ja) セラミック電子部品の製造方法
JP7178886B2 (ja) 積層セラミック電子部品及び実装基板
KR20200023197A (ko) 적층 세라믹 전자 부품, 적층 세라믹 전자 부품 실장 기판 및 적층 세라믹 전자 부품 포장체, 및 적층 세라믹 전자 부품의 제조 방법
WO2024009788A1 (ja) 積層セラミックコンデンサ、包装体、及び回路基板
JP7423340B2 (ja) 積層セラミック電子部品、テープ包装体及び回路基板
JP7510741B2 (ja) 積層セラミック電子部品の製造方法
US20230187132A1 (en) Multilayer ceramic electronic component, manufacturing method thereof, circuit board, and package
CN111029141B (zh) 多层陶瓷电子组件
JP2021153084A (ja) セラミック電子部品及びその製造方法、並びに回路基板
JP2023098648A (ja) 積層型電子部品
JP2023075920A (ja) 積層セラミック電子部品