KR20180124211A - 홈이 형성된 칩 부품 - Google Patents

홈이 형성된 칩 부품 Download PDF

Info

Publication number
KR20180124211A
KR20180124211A KR1020170058242A KR20170058242A KR20180124211A KR 20180124211 A KR20180124211 A KR 20180124211A KR 1020170058242 A KR1020170058242 A KR 1020170058242A KR 20170058242 A KR20170058242 A KR 20170058242A KR 20180124211 A KR20180124211 A KR 20180124211A
Authority
KR
South Korea
Prior art keywords
solder
external electrode
groove
electrode terminal
solder joint
Prior art date
Application number
KR1020170058242A
Other languages
English (en)
Inventor
우가영
손영수
김병건
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to KR1020170058242A priority Critical patent/KR20180124211A/ko
Priority to US15/943,944 priority patent/US10905015B2/en
Publication of KR20180124211A publication Critical patent/KR20180124211A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 적층형 칩에 관한 것으로서, 보다 상세하게는 적층형 칩의 외부 전극 단자가 전극 패드에 땜납 접합되는 영역에 땜납이 채워지는 홈을 형성함으로써, 땜납 접합의 면적을 증가시켜 보다 안정적으로 접합 가능한 적층형 칩에 관한 것이다.

Description

홈이 형성된 칩 부품{Grooved chip parts}
본 발명은 칩 부품에 관한 것으로서, 보다 상세하게는 SMT(표면실장기술) 작업에서 발생하는 냉땜 현상을 방지하기 위한 칩 부품에 관한 것이다.
현대사회의 전자제품들이 지속적으로 경량화 및 소형화됨에 따라 전자제품의 제조 과정에서 표면실장기술(SMT) 작업은 필수적인 부분이다. 상기 표면실장기술(SMT)은 인쇄회로기판(PCB)에 각종 부품(반도체, 다이오드, 칩)을 장비를 이용하여 실장하고, 부품의 전기적 접속을 위하여 크림 솔더(Cream Solder) 등으로 인쇄회로기판(PCB)에 접합하는 기술이다.
표면실장기술(SMT) 공정은 각 공정 별 작업으로 구성된다. 상기 표면실장기술(SMT) 공정 중, 인쇄회로기판(PCB)에 장착된 부품 단자/칩 부품과 상기 인쇄회로기판(PCB)의 패드(PAD)를 크림 솔더(Cream Solder) 등을 이용하여 납땜하여 금속 접합하는 공정이 수행된다.
그러나, 상기 공정 중 인쇄회로기판(PCB)의 패드(PAD)에 납땜이 고르게 접합되지 않았을 경우, 제품에 열/충격 등이 가해지면 비교적 저온에서도 납땜이 녹아서 떨어지는 냉땜(Poor Solderting) 현상 등이 발생할 수 있다. 이와 같은 냉땜 현상은, 납땜 작업 후 부품 납땜의 결함을 확인하고, 결함 된 위치를 검사하여 납땜 접합의 과납, 소납 또는 쇼트 등의 외관 불량을 검사하는 공정인 AOI(Automatic Optical Inspection)에서도 정확히 확인되지 않을 가능성이 존재한다. 또한, 이로 인하여 완성된 제품의 불량 발생을 야기시킨다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여, 표면실장기술(SMT) 공정에서 칩(Chip) 부품이 인쇄회로기판(PCB)의 패드(PAD)에 보다 안정적으로 접합되도록 하고자 하는 것이다.
복수의 유전체층이 적층되며, 내부 전극을 포함하는 세라믹 본체(110); 상기 세라믹 본체의 길이 방향의 양 면에 형성된 외부 전극 단자(120); 상기 외부 전극 단자의 하부면에 설정되며, 전극 패드에 땜납 접합되는 땜납 접합부(122); 를 포함하여 구성되며, 상기 땜납 접합부(122)의 일부에는 소정의 크기를 갖는 하나 이상의 땜납 홈(1222)이 형성된 것을 특징으로 한다.
상기 땜납 홈의 단면은, 상기 외부 전극 단자의 바닥부(1221)와 직각을 이루는 제 1 절곡부(1223) 및 제 2 절곡부(1224)를 포함하는 사각형 형상인 것을 특징으로 한다.
상기 땜납 홈(1222)은, 상기 사각형 형상의 단면을 포함하는 육면체이며, 상기 육면체에 포함되는 변(a, b, c)의 길이는, 각각 땜납 입자 크기의 1.5배 내지 2.5배의 길이인 것을 특징으로 한다.
상기 땜납 홈의 단면은, 상기 외부 전극 단자의 바닥부(1221)와 소정의 내각을 이루는 제 1 빗변부(1225) 및 제 2 빗변부(1226)를 포함하는 삼각형 형상인 것을 특징으로 한다.
상기 소정의 내각은, 30도 이상의 크기인 것을 특징으로 한다.
상기 땜납 접합부(122)는, 오목부(d)와 볼록부(e)를 포함하여 형성되는 요철부(1227)를 포함하는 것을 특징으로 한다.
상기 땜납 홈(1222)의 길이는, 상기 땜납 접합부(122)의 폭보다 작은 것을 특징으로 한다.
상기 땜납 접합부(122)는, 상기 요철부(1227)를 복수 개 포함하는 것을 특징으로 한다.
본 발명은 인쇄회로기판(PCB)의 패드(PAD)에 접합되는 칩(Chip) 부품의 표면에 홈을 형성하여 납땜 시 납과의 접촉 면적이 넓어져, 칩(Chip) 부품이 인쇄회로기판(PCB)에 보다 안정적으로 접합될 수 있다.
도 1은 본 발명에 따른 적층형 칩을 도시한 도면.
도 2는 땜납 홈의 실시 예 1.
도 3은 땜납 홈의 실시 예 2.
도 4는 땜납 접합부 형태의 일 실시 예.
도 5는 도 4의 다양한 실시 예.
도 6은 종래의 땜납 접합 상태.
도 7은 본 발명에 따른 땜납 접합의 실시 예 1.
도 8은 본 발명에 따른 땜납 접합의 실시 예 2.
도 9는 본 발명에 따른 적층형 칩이 기판에 실장된 상태를 도시한 도면.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면부호를 붙였다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예컨대, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
명세서 전체에서, 어떤 부분이 다른 부분과 “연결”되어 있다고 할 때, 이는 “직접적으로 연결”되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 “전기적으로 연결”되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 “~(하는) 단계” 또는 “~의 단계”는 “~를 위한 단계”를 의미하지 않는다.
본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
도 1은 본 발명에 따른 적층형 칩(Chip) 부품(100)를 개략적으로 나타낸 사시도이다.
상기 도 1을 참조하면, 적층형 칩(Chip) 부품(100)은 세라믹 본체(110), 외부 전극 단자(120), 땜납 접합부(122) 및 땜납 홈(1222)를 포함하여 구성될 수 있다.
상기 세라믹 본체(110)는 복수의 유전체층(미도시)이 적층되며, 내부 전극을 포함하여 구성된다. 상기 세라믹 본체(110)는 예를 들어, 육면체 형상을 가질 수 있다.
외부 전극 단자(120)는, 상기 세라믹 본체(110)의 길이 방향의 양 면에 형성된다. 상기 세라믹 본체(110)가 예를 들어, 육면체 형상으로 형성됨에 따라 상기 외부 전극 단자(120) 또한 육면체 형상일 수 있다.
땜납 접합부(122)는, 외부 전극 단자(120)가 기판 상의 전극 패드(14, 16)에 접합되는 부분으로, 상기 외부 전극 단자(120)의 하부면에 설정될 수 있다. 도면에는 자세히 도시되지 않았지만, 외부 전극 단자(120)의 하부에 굵게 표시된 변을 포함하는 면, 즉 외부 전극 단자의 하부면이 땜납 접합부(122)로 설정되는 것이다.
일반적인 땜납 공정에서 땜납 시 기판 상의 전극 패드(14, 16)에 땜납으로 접촉/접합되는 외부 전극 단자(120)의 면을 땜납 접합부(122)로 설명할 수 있다.
상기 도 1에 도시된 바와 같이, 상기 외부 단자 전극(120)이 기판(200) 상의 전극패드(14, 16)와 접합되는 부분, 즉 땜납 접합부(122)의 중앙부에는 소정의 크기/공간을 갖는 홈(1222)이 형성되며, 이를 땜납 홈(1222)으로 지칭할 수 있다.
땜납 접합부(122)에 형성된 땜납 홈(1222)은, 기판 상의 전극 패드(14, 16)에 적층형 칩(100)의 외부 전극 단자(120)을 접합하기 위한 땜납으로 채워질 수 있다. 이는 땜납 시, 금속 물체를 따라 올라가는 납의 젖음성을 이용한 것이다. 즉 땝납 접합부(122)에 접촉되는 땜납이 젖음성으로 인하여 땜납 홈(1222)까지 타고 올라가 땜납 접합부(122)뿐만 아니라 상기 땜납 홈(1222)에도 땜납이 채워짐으로써 접합될 수 있다.
따라서, 상기 땜납 홈(1222)에 의해 기존의 평면 상에만 땜납 접합되는 방식보다 땜납의 접촉/접합 면적이 넓어지므로 보다 안정적으로 접합될 수 있다.
<땜납 접합 면적을 증가시키는 예>
<실시 예 1>
실시 예 1로, 도 1에 도시된 바와 같이 상기 땜납 홈(1222)은 육면체 형상으로 형성될 수 있다. 육면체 형상의 땜납 홈(1222)의 단면도를 도시한 도 2를 참조하여 상세히 설명하도록 한다.
상기 도 2를 참조하여 육면체 형상의 땜납 홈(1222)의 단면을 살펴보면, 외부 전극 단자의 바닥부(1221)와 직각을 이루는 제 1 절곡부(1223) 및 제 2 절곡부(1224)를 형성하는 사각형의 형상이다. 즉, 도 2에 표시된 바와 같이, 외부 전극 단자의 바닥부(1221)와 직각의 제 1 절곡부(1223) 및 제 2 절곡부(1224)를 형성하는 변 b와 상기 바닥부(1221)에 대응하는 변 a를 포함하는 사각형으로 설명할 수 있다.
또한, 상기 제 1 절곡부(1223) 및 제 2 절곡부(1224)는 상기 바닥부(1221)와 이루는 각이 직각이 아닌 것으로 형성되어 땜납 홈(1222)의 단면이 사다리꼴 형태로 형성될 수도 있다. 이때, 제 1 절곡부(1223) 및 제 2 절곡부(1224)와 바닥부(1221) 사이의 각은 30도 이상이 되는 것이 바람직하다.
참고로, 상기 바닥부(1221)는 외부 전극 단자(120)가 패드(14, 16)와 접촉/접합되는 변을 의미하며 땜납 접합부(122)에 포함되는 변으로 설명할 수 있다.
도 2를 참조하여 제 1 절곡부(1223) 및 제 2 절곡부(1224)와 바닥부(1221)가 직각을 이루는 사각형 형상의 단면을 갖는 땜납 홈(1222)을 확대하여 살펴보면 변 a와 변 b, 그리고 변 c로 이루어지는 육면체 형상일 수 있다.
설명의 이해를 위하여, 변 a는 육면체의 가로, 변 b는 육면체의 높이, 변 c는 육면체의 세로를 지칭하여 설명하도록 한다.
즉, 실시 예 1의 땜납 홈(1222)은, 변 a와 변 c로 이루어진 2개의 면, 변 b와 변 c로 이루어진 2개의 면, 그리고 변 a와 변 c로 이루어진 2개의 면을 포함하여 형성되는 육면체 형상인 것이다.
상기 외부 전극 단자(120)에 육면체 형상의 땜납 홈(1222)을 형성할 시, 상기 땜납 홈(1222)이 효과적인 접합을 위하여 땜납 입자 크기를 고려하여 형성할 수 있다.
예를 들어, 상기 땜납 홈(1222)은 땜납 입자 크기의 1.5배 내지 2.5배의 크기를 가지도록 형성될 수 있으며, 바람직하게는 대략 2배 정도의 크기/공간을 가지도록 형성될 수 있다. 구체적인 수치로 예를 들면, 일반적으로 땜납 공정 시 사용되는 땜납 입자의 크기가 25um인 것을 고려하여 상기 땜납 홈(1222)은 그 2배의 크기/공간으로 형성해야 하므로 즉, 25um의 2배인 50um의 길이, 폭, 높이를 갖도록 형성될 수 있다.
따라서, 육면체 형상의 땜납 홈(1222)은, 변 a, 변 b 및 변 c가 50um의 길이를 갖는 50um X 50um X 50um 크기로 형성될 수 있다.
상기와 같이, 땜납 홈(1222)은 변 a, 변 b 그리고 변 c가 동일한 길이를 갖는 정육면체일 수 있다. 그러나, 이에 한정하는 것은 아니며 경우에 따라 상기 땜납 홈(1222)이 안정적으로 땜납 접합되는 범위 내에서 상기 변 a, b, c의 길이 변경이 가능하며, 각기 다른 길이를 가질 수도 있다.
여기서, 상기 변 c의 길이는 외부전극(120)의 두께와 동일하도록, 즉 외부전극(120)의 하부/밑면인 땜납 접합부(122)의 전체 폭만큼 형성될 수도 있으며, 그보다 작게 땜납 접합부(122)의 폭에서 일부 영역에만 땜납 홈(1222)이 형성되는 크기로 설정될 수도 있다.
따라서, 이와 같이 땜납 홈(1222)이 형성된 외부 전극 단자(120) 부분을 기판 상의 패드(Pad)에 땜납 접합하는 경우, 평면의 땜납 접합부(122)뿐만 아니라 상기 외부 전극 단자(120)에 형성된 육면체 형태의 땜납 홈(1222)에 추가적으로 땜납이 채워져 접합 면적을 증가시킬 수 있다.
<실시 예 2>
실시 예 2로, 땜납 홈(1222)의 단면이 삼각형 형상일 수 있다. 도 3을 참조하면, 상기 땜납 홈(1222)의 단면은 외부 전극 단자(120)의 바닥부(1221)와 소정의 내각을 이루는 제 1 빗변부(1225) 및 제 2 빗변부(1226)로 형성된 삼각형일 수 있다.
상기 삼각형의 단면을 보다 상세히 설명하면, 상기 바닥부(1221)상의 점을 점 b와 점 c라 하고, 상기 점 b와 점 c가 이루는 변을 변 l이라 한다. 또한, 상기 변 l에 대응하는 점을 점 a로 지칭하도록 한다.
따라서, 점 a와 점 b가 이루는 변은 제 1 빗변부(1225)이며, 점 a와 점 c가 이루는 변을 제 2 빗변부(1226)로 설명할 수 있다.
즉, 땜납 홈(1222)의 단면의 삼각형은, 소정의 내각을 이루는 상기 변 l과 제 1 빗변부(1225)와 상기 변 l과 제 2 빗변부(1226)로 형성될 수 있다.
상기 소정의 내각은, 예를 들어 30도 이상의 각도일 수 있다. 상기 소정의 내각의 크기와 변 l에 따라 삼각형의 높이(h), 즉 땜납 홈(1222)의 높이가 달라질 수 있다.
예를 들면, 변 l이 일정한 길이인 것으로 가정하고, 제 1 경우로 제 1 빗변부(1225)와 변 l, 제 2 빗변부(1226)와 변 l이 이루는 내각의 크기가 각각 30도일 경우, 이 때의 삼각형의 높이(h), 즉 변 l과 점 a 사이의 거리를 h1이라 한다.
제 2 경우로 제 1 빗변부(1225)와 변 l, 제 2 빗변부(1226)와 변 l이 이루는 내각의 크기가 각각 45도일 경우, 이 때의 삼각형의 높이(h), 즉 변 l과 점 a 사이의 거리를 h2라고 한다.
상기 제 2 경우는, 제 1 경우, 즉 내각의 크기가 30도로 설정된 경우보다 h2가 크게 형성되며, 이는 땜납이 채워지는 땜납 홈(1222)의 높이가 증가한 형태일 수 있다.
즉, 변 l의 길이가 일정하게 형성된 경우에는 변 l과 제 1 빗변부(1225) 및 제 2 빗변부(1226)가 이루는 내각의 크기에 따라 땜납으로 채워지는 땜납 홈(1222)의 공간/크기가 달라질 수 있다.
본 발명에서는 상기 내각의 크기를 30도 이상의 범위로 설정하는 것이 상기 땜납 홈(1222)이 안정적으로 땜납 접합되는 가장 바람직한 예일 수 있다.
상기와 같은 삼각형의 단면을 갖는 땜납 홈(1222)을 전체적인 형상을 살펴보면, 제 1 빗변부(1225), 제 2 빗변부(1226) 및 변 L을 밑변으로 하는 삼각형 2개, 제 1 빗변부(1225)와 변 t를 밑변으로 하는 사각형 1개, 상기 제 2 빗변부(1226)와 변 t를 밑변으로 하는 사각형 1개, 그리고 변 L과 변 t로 형성된 사각형 1개를 포함하는 삼각기둥의 형태일 수 있다.
여기서, 상기 밑변 t의 길이는 외부전극(120)의 두께와 동일하도록, 즉 외부전극(120)의 하부/밑면인 땜납 접합부(122)의 전체 폭만큼 형성될 만큼 형성될 수도 있으며, 그보다 작게 땜납 접합부(122)의 폭에서 일부 영역에만 땜납 홈(1222)이 형성되는 크기로 설정될 수도 있다.
여기서, 실시 예 1과 같이 상기 외부 전극 단자(120)에 땜납 홈(1222)을 형성할 시, 상기 땜납 홈(1222)이 효과적으로 땜납 접합되기 위하여 땜납 입자 크기를 고려하여 형성할 수 있다.
예를 들어, 땜납 입자 크기의 대략 2배의 공간으로 형성될 수 있다. 구체적인 수치로 예를 들면, 일반적으로 땜납 공정 시 사용되는 땜납 입자의 크기가 25um인 것을 고려하면 상기 땜납 홈(1222)은 대략 그 2배의 크기/공간을 갖도록 형성될 수 있다. 따라서, 삼각기둥 형태의 땜납 홈(1222)은 변 L, 제 1 빗변부(1225), 제 2 빗변부(1226) 그리고 변 t가 50um의 동일한 길이를 갖는 삼각기둥일 수 있다.
그러나, 이에 한정하는 것은 아니며 경우에 따라 상기 땜납 홈(1222)이 안정적으로 땜납 접합되는 범위 내에서 변경 가능할 수 있다. 예를 들면, 변 L과 t의 길이는 땜납 입자 크기의 1.5배 내지 2.5배의 크기로 설정될 수 있다.
따라서, 상기와 같이 삼각기둥 형상의 땜납 홈(1222)이 형성된 외부 전극 단자(120)를 기판상의 전극 패드(14, 16)에 땜납 접합 시, 땜납 접합부(122)뿐만 아니라 상기 땜납 홈(1222)에도 땜납이 채워짐으로써 접합 면적을 증가시킬 수 있다.
<실시 예 3>
실시 예 3은, 실시 예 1 및 2와는 달리 외부 전극 단자(120)에 땜납 홈(1222)을 형성하는 것이 아니라 외부 전극 단자(120)가 기판 상의 전극 패드(14, 16)에 접합되는 부분, 즉 땜납 접합부(122)가 요철 형태인 것일 수 있다.
실시 예 3의 단면도인 도 4를 참조하면, 땜납 접합부(122)가 일정하게 형성된 오목부(d)와 볼록부(e)를 포함하여 형성되는 요철부(1227)를 포함할 수 있다.
도 4는 상기 땜납 접합부(122)의 전체 영역이 요철부(1227)로 형성된 것을 도시한 단면도이다. 상기 도 4에 도시된 바와 같이, 다수 개의 오목부(d)와 볼록부(e)를 포함하여 요철부(1227)가 형성될 수 있다. 따라서, 땜납 접합 시 땜납이 오목부(d)에 채워짐으로써 평면에 땜납 접합하는 경우보다 접합 면적을 증가시킬 수 있다.
여기서, 도 4에 도시된 바와 같이 오목부(d)와 볼록부(e)가 일정한 높이, 폭을 갖도록 형성되는 것이 땜납 접합의 면적을 효과적으로 증가시키는 가장 바람직한 예이나, 반드시 오목부(d)와 볼록부(e)가 일정한 높이, 폭으로 형성되어야 하는 것은 아니다.
상기 땜납 접합부(122)는, 상기 요철부(1227)가 전체 영역에 형성된 형태일 수도 있고, 일부 영역에만 형성된 형태일 수도 있다. 또한, 일부 영역에만 형성된 다수의 요철부(1227)가 땜납 접합부(122)에 형성될 수도 있다.
5를 참조하여 설명하면, (a)에 도시된 바와 같이 땜납 접합부(122)의 전체 영역이 요철부(1227)가 형성된 형태일 수도 있고, (b) 및 (c)와 같이 땜납 접합부(122)의 일부 영역에만 요철부(1227)가 형성될 수도 있다. 상기 도 5에 도시된 바와 같이 땜납 접합부(122)에 요철부(1227)가 형성되는 방향, 모양, 길이, 위치 등을 한정하는 것은 아니다. 그러나, 땜납 접합부(122)에 요철부(1227)가 많이 포함된 형태일수록 땜납 접합되는 면적이 증가하므로 상기 외부전극(120)이 전극 패드(14, 16)에 보다 안정적으로 땜납 접합될 수 있을 것이다.
도 5의 (c)에서 일부 영역에만 요철부(1227)가 형성된 형태는, 도면에는 요철부(1227)가 하나의 요철부 라인으로 형성되는 것처럼 도시하였지만, 다수의 요철부 라인을 포함하고 소정의 면적을 가지는 다수의 요철부(1227)들이 땜납 접합부(122)에 형성될 수 있다.
도 6은 종래기술의 외부 전극 단자(120)가 기판 상의 전극 패드(14, 16)에 땜납 접합된 형태를 간략하게 도시한 단면도이다. 상기 도 6의 (a)는 외부 전극 단자(120)의 땜납 접합되는 부분이 A와 같이 기판 상의 전극 패드(14, 16)에 고르게 땜납 접합된 상태이다. 그러나, 공정 과정에서 (b)와 같이 외부 전극 단자(120)의 땜납 접합되는 부분이 전극 패드(14, 16)에 고르게 땜납 접합되지 않은 A’와 같은 영역이 발생할 수 있다. 상기 A'와 같이 땜납이 고르게 수행되지 않은 경우, 열/충격이 가해지면 비교적 저온에서 땜납이 녹아서 떨어지는 냉땜 현상 등이 발생할 수 있다.
도 7 및 8을 참조하면, 육면체 형상의 땜납 홈(1222)이 형성된 외부 전극 단자(120)가 전극 패드(14, 16)에 땜납 접합된 상태를 도시한 단면도이다.
일 실시 예로, 도 7과 같이 땜납 접합부(122)뿐만 아니라 B 영역과 같이 땜납 홈(1222) 전체가 땜납으로 채워져 접합될 수 있다.
다른 실시 예로, 도 8과 같이 땜납 홈(1222) 전체가 땜납으로 채워져 접합되는 것과는 달리 C 영역과 같이 상기 땜납 홈(1222)의 측벽 전부 혹은 일부에 타고 올라가 땜납 접합될 수 있다.
상기 도 8과 같이 땜납 홈(1222)의 측벽이 땜납 접합되는 경우보다, 도 7의 땜납 홈(1222) 전체가 땜납으로 채워져 접합되는 것이 안정적으로 접합되는 바람직한 예일 수 있다. 그러나, 이는 땜납 공정 과정에서 솔더볼의 크기, 온도, 압력 등 여러 가지 요인들에 따라 땜납 홈(1222) 전체가 땜납 접합될 수도 있고, 땜납 홈(1222)의 측벽만이 땜납 접합될 수도 있다.
상기 도 7 및 8은 육면체 형상의 땜납 홈(1222)이 형성된 외부 전극 단자가 땝납 접합된 형태를 도시하였지만, 도 3의 삼각형 형상의 단면을 갖는 땜납 홈(1222) 또한 땜납 홈(1222) 전체가 땜납 접합될 수도 있고, 땜납 홈(1222)의 측벽만이 땜납 접합될 수도 있다.
따라서, 도 7 및 8과 같이 외부 전극 단자(120)가 패드(Pad)에 땜납 접합되는 땜납 접합부(122)에 홈이 형성된 경우, 땜납 접합의 면적을 증가시킴으로써 도 6과 같이 평면 상에 땜납 접합되는 경우보다 안정적으로 접합될 수 있다.
도 9는 본 발명의 일 실시 형태에 따른 적층형 칩(100)이 회로 기판에 실장된 모습을 개략적으로 나타낸 사시도이다.
상기 도 9를 참조하면, 적층형 칩(100)이 실장되는 실장 기판(10)은 회로 기판(12)과 제 1 전극 패드(14) 및 제 2 전극 패드(16)를 포함한다. 상기 적층형 칩(100)의 세라믹 본체(110)는, 상기 회로 기판(12)의 상부면에 실장된다. 상기 세라믹 본체(110)의 길이 방향으로 양 면에 형성된 외부 전극 단자(120)는 회로 기판 상의 제 1 전극 패드(14) 및 제 2 전극 패드(16)에 각각 땜납 접합될 수 있다.
여기서, 제 1 전극 패드(14)와 제 2 전극 패드(16)는 회로 기판(12) 상에 길이 방향의 소정의 간격을 두고 형성되어 있다. 상기 소정의 간격은 적층형 칩(100)의 실장 시, 외부 전극 단자(120)가 각각 대응하는 이격 거리가 될 것이다.
따라서, 세라믹 본체(110)의 양 면에 형성된 외부 전극 단자(120)는 제 1 전극 패드(14) 및 제 2 전극 패드(16) 상에 실장되고, 땜납을 이용하여 땜납 접합될 수 있다.
상기 실시 예들과 같이, 외부 전극 단자(120)가 제 1 전극 패드(14) 및 제 2 전극 패드(16)에 땜납 접합되는 부분에 홈(1222)이 형성될 수 있다. 따라서, 도 8에 표시된 F와 같이, 외부 전극 단자와 제 1 전극 패드(14) 또는 제 2 전극 패드(16)가 접합되는 면, 즉 땜납 접합부(122)뿐만 아니라 땜납 홈(1222)에도 추가적으로 땜납 접합되어 접합 면적을 증가시킬 수 있어 보다 안정적으로 접합될 수 있다.
100: 적층형 칩
110: 세라믹 본체
120: 외부 전극 단자
122: 땜납 접합부
1222: 땜납 홈

Claims (8)

  1. 복수의 유전체층이 적층되며, 내부 전극을 포함하는 세라믹 본체(110);
    상기 세라믹 본체의 길이 방향의 양 면에 형성된 외부 전극 단자(120);
    상기 외부 전극 단자의 하부면에 설정되며, 전극 패드에 땜납 접합되는 땜납 접합부(122);
    를 포함하여 구성되며,

    상기 땜납 접합부(122)의 일부에는 소정의 크기를 갖는 하나 이상의 땜납 홈(1222)이 형성된 것을 특징으로 하는 적층형 칩.
  2. 청구항 1에 있어서,
    상기 땜납 홈의 단면은,
    상기 외부 전극 단자의 바닥부(1221)와 30도 이상의 각을 이루는 제 1 절곡부(1223) 및 제 2 절곡부(1224)를 포함하는 사각형 형상인 것을 특징으로 하는 적층형 칩.
  3. 청구항 2에 있어서,
    상기 땜납 홈(1222)은, 상기 사각형 형상의 단면을 포함하는 육면체이며,
    상기 육면체에 포함되는 변(a, b, c)의 길이는, 각각 땜납 입자 크기의 1.5배 내지 2.5배의 길이인 것을 특징으로 하는 적층형 칩.
  4. 청구항 1에 있어서,
    상기 땜납 홈의 단면은,
    상기 외부 전극 단자의 바닥부(1221)와 소정의 내각을 이루는 제 1 빗변부(1225) 및 제 2 빗변부(1226)를 포함하는 삼각형 형상인 것을 특징으로 하는 적층형 칩.
  5. 청구항 4에 있어서,
    상기 소정의 내각은,
    30도 이상의 크기인 것을 특징으로 하는 적층형 칩.
  6. 청구항 1에 있어서,
    상기 땜납 접합부(122)는,
    오목부(d)와 볼록부(e)를 포함하여 형성되는 요철부(1227)를 포함하는 것을 특징으로 하는 적층형 칩.
  7. 청구항 1 내지 5항 중 어느 한 항에 있어서,
    상기 땜납 홈(1222)의 길이는, 상기 땜납 접합부(122)의 폭보다 작은 것을 특징으로 하는 적층형 칩.
  8. 청구항 6에 있어서,
    상기 땜납 접합부(122)는, 상기 요철부(1227)를 복수 개 포함하는 것을 특징으로 하는 적층형 칩.

KR1020170058242A 2017-05-10 2017-05-10 홈이 형성된 칩 부품 KR20180124211A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170058242A KR20180124211A (ko) 2017-05-10 2017-05-10 홈이 형성된 칩 부품
US15/943,944 US10905015B2 (en) 2017-05-10 2018-04-03 Chip component having groove formed therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170058242A KR20180124211A (ko) 2017-05-10 2017-05-10 홈이 형성된 칩 부품

Publications (1)

Publication Number Publication Date
KR20180124211A true KR20180124211A (ko) 2018-11-21

Family

ID=64097562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170058242A KR20180124211A (ko) 2017-05-10 2017-05-10 홈이 형성된 칩 부품

Country Status (2)

Country Link
US (1) US10905015B2 (ko)
KR (1) KR20180124211A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102505446B1 (ko) * 2016-09-26 2023-03-06 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2019186412A (ja) * 2018-04-12 2019-10-24 太陽誘電株式会社 積層セラミックコンデンサ、プリント基板及び包装体
JP2021082685A (ja) * 2019-11-18 2021-05-27 太陽誘電株式会社 セラミック電子部品およびその製造方法
CN113015324B (zh) * 2019-12-19 2023-05-09 华为技术有限公司 电路板组件、电子设备、加工电路板组件的方法
JP2021141191A (ja) * 2020-03-05 2021-09-16 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品の製造方法及び回路基板
JP2022100741A (ja) * 2020-12-24 2022-07-06 株式会社村田製作所 積層セラミック電子部品

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4641589B2 (ja) * 2000-05-19 2011-03-02 イビデン株式会社 コンデンサおよび多層プリント配線板
JP3890909B2 (ja) * 2001-03-19 2007-03-07 カシオ計算機株式会社 電子部品およびその接合方法
US6831824B1 (en) * 2003-11-10 2004-12-14 Lambert Devoe Surface mountable vertical multi-layer capacitor
JP2014216643A (ja) * 2013-04-22 2014-11-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその実装基板
KR102139760B1 (ko) 2015-01-22 2020-07-31 삼성전기주식회사 전자 부품 및 그 실장 기판
JP6233397B2 (ja) * 2015-12-16 2017-11-22 Tdk株式会社 セラミック電子部品のはんだ実装構造

Also Published As

Publication number Publication date
US10905015B2 (en) 2021-01-26
US20180332715A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
KR20180124211A (ko) 홈이 형성된 칩 부품
US9241408B2 (en) Electronic component
JP6041043B2 (ja) コンタクト部品、および半導体モジュール
US20070210447A1 (en) Elongated fasteners for securing together electronic components and substrates, semiconductor device assemblies including such fasteners, and accompanying systems and methods
WO2013008550A1 (ja) 電子部品
US10763045B2 (en) Electronic device
US8593825B2 (en) Apparatus and method for vertically-structured passive components
US9000571B2 (en) Surface-mounting light emitting diode device and method for manufacturing the same
JP2006210852A (ja) 表面実装型回路部品を実装する回路基板及びその製造方法
JP5263133B2 (ja) リード型電子部品
US20090272563A1 (en) Electronic carrier board
KR20170032506A (ko) 반도체 패키지의 제조 방법
US20090211794A1 (en) Wiring board and manufacturing method therefor
JP2007027576A (ja) 半導体装置
JP2002246512A (ja) Ｂｇａパッケージの構造及び実装基板の構造
JP2007081004A (ja) 電子部品
JP2005167072A (ja) 半導体装置およびその製造方法
CN216146519U (zh) 表贴元件的连接结构
US20120279771A1 (en) Package structure with electronic component and method for manufacturing same
JP2018179207A (ja) ナット及び接合構造
WO2020149188A1 (ja) 半導体装置および半導体装置の製造方法
JP2010238841A (ja) チップ部品の実装基板への実装方法
KR101141587B1 (ko) 솔더볼용 블록형 핀
JP6717103B2 (ja) 半導体モジュール
JPH01230264A (ja) Ｌｓｉパッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application