JP2022515882A - ディスプレイパネル及びその製造方法 - Google Patents

ディスプレイパネル及びその製造方法 Download PDF

Info

Publication number
JP2022515882A
JP2022515882A JP2021538369A JP2021538369A JP2022515882A JP 2022515882 A JP2022515882 A JP 2022515882A JP 2021538369 A JP2021538369 A JP 2021538369A JP 2021538369 A JP2021538369 A JP 2021538369A JP 2022515882 A JP2022515882 A JP 2022515882A
Authority
JP
Japan
Prior art keywords
substrate
display panel
mask
manufacturing
panel according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021538369A
Other languages
English (en)
Other versions
JP7270744B2 (ja
Inventor
ドンヒョク・シン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2022515882A publication Critical patent/JP2022515882A/ja
Application granted granted Critical
Publication of JP7270744B2 publication Critical patent/JP7270744B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • G03F7/70291—Addressable masks, e.g. spatial light modulators [SLMs], digital micro-mirror devices [DMDs] or liquid crystal display [LCD] patterning devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】ディスプレイのために組み立てされる単位基板としてマイクロLEDが実装されるディスプレイパネル及びそのパネルを製造するための方法の提供。【解決手段】マイクロLEDディスプレイのためのディスプレイパネルの製造方法は、基板、基板の上面に形成された複数のマイクロLED、基板の上面に形成されてマイクロLEDを制御するスイチング回路、スイチング回路の端部に対応して基板の上面一側に形成された複数の上部電極、基板の底面に形成された駆動回路部、及び駆動回路部に対応して基板の底面一側に形成された複数の下部電極を提供する段階、上部電極と下部電極を連結する連結スリットが形成された第１マスクを基板の上面、側面及び底面を経由するように形成する段階、第１マスクが形成された基板の外面に金属薄膜を形成する段階、及び第１マスクをとり除いて上部電極と下部電極を引き継ぐ金属連結パターンを基板に形成する段階、を含む。【選択図】 図１

Description

本発明は、ディスプレイに関するものであり、より詳細には、ディスプレイのために組み立てされる単位基板としてマイクロLEDが実装されることができるディスプレイパネル及びそのパネルを製造するための方法に関するものである。
マイクロLEDを利用したディスプレイは、既存のLEDの１/１０水準である１００μm以下の大きさを有するマイクロLEDを基板に実装したディスプレイを意味する。参照で、既存のLCDは白色のLEDをバックライト光源で利用し、画素はLCD液晶の制御とカラーフィルターを利用して具現するものならば、マイクロLEDディスプレイはマイクロLEDが直接赤色(R)、緑(G)及び青色(B)画素として独立駆動して自発光するものであると言える。
‘自発光'という側面でマイクロLEDディスプレイはOLEDディスプレイと似ていると言えるが、LEDチップ自体を画素で活用することができるためフレキシブル(flexible)であったりローラブル(rollable)なディスプレイを具現するのに好適であって、色再現性や電力消耗量、応答速度の面で長所を有している。
LEDは一般にサファイア基板に製作され、シリコン(Silicon)基板でも製作されたりして、TVや電光板のような大型LEDディスプレイを製造するためには一般に複数個のマイクロLEDが実装されたディスプレイパネルまたはディスプレイモジュールを製造した後、これらディスプレイパネルを組立てて大型ディスプレイを具現することができる。
特許文献１は、マイクロLEDディスプレイ画素組立体及びこれの製造方法に関するものであり、TFTバックプレーンなしに一般基板で動作するマイクロLEDディスプレイを開示する。
韓国公開特許第１０-２０１８-００５３８６４号
本発明は、マイクロLEDを実装する技術の問題点を解決するためのものであり、基板の上面に装着されたマイクロLEDと底面に配置された駆動回路を電気的に連結するためのディスプレイパネル及びその製造方法を提供する。
本発明の例示的な一実施例によれば、マイクロLEDディスプレイのためのディスプレイパネルの製造方法は、基板、基板の上面に形成された複数のマイクロLED、基板の上面に形成されてマイクロLEDを制御するスイチング回路、スイチング回路の端部に対応して基板の上面一側に形成された複数の上部電極、基板の底面に形成された駆動回路部、及び駆動回路部に対応して基板の底面一側に形成された複数の下部電極を提供する段階と、上部電極と下部電極を連結する連結スリットが形成された第１マスクを基板の上面、側面及び底面を経由するように形成する段階と、第１マスクが形成された基板の外面に金属薄膜を形成する段階と、及び第１マスクをとり除いて上部電極と下部電極を引き継ぐ金属連結パターンを基板に形成する段階と、を含む。
金属薄膜はスパッタリング、化学気相蒸着、パルスレーザー蒸着(PLD;Pulsed Laser Deposition)、電子ビーム蒸着(E-beam evaporation)、熱蒸着(Thermal evaporation)、MOMBE(Metal-Organic Molecular Beam Epitaxy)などの方法を通じて形成することができるし、連結スリットでは基板上に接着層が居残らないためきれいに金属連結パターンを形成することができる。
金属薄膜を形成する段階以前に、基板のうちで第１マスクに対応する領域以外の領域をカバーする第２マスクを追加で形成する段階をさらに含むことができる。上で金属薄膜を形成する方法のうちでスパッタリングなどの方法は低気圧の状態で基板に全面的に金属薄膜を形成することができるため複数のマイクロLED、スイチング回路、駆動回路部などを保護するために第２マスクがさらに形成されることができる。
しかし、スパッタリングではない選択的に金属薄膜を形成することができる方法を利用する場合、例えばインクジェット印刷やスタンピングなどを利用して連結スリットの間で金属連結パターンを形成する場合には必ず第２マスクを形成しなければならないものではない。
しかし、第２マスクを形成したら、第２マスクは第１マスクを形成する前、形成すると共にまたは形成した以後に形成されることができる。
第１マスクはDFR(Dry Film Photoresist)フィルムのように感光性フィルムを利用して形成されることができる。感光性フィルムを利用する場合、第１マスクを形成する段階は、パターニング及びフィルム付着の手順によって次のように区分されることができる。
一例で、第１マスクを形成する段階で、先ず連結スリットに対応するように感光性フィルムをポジティブまたはネガティブに露光し、感光性フィルムから連結スリットに対応する部分をとり除いて連結スリットを形成し、連結スリットが形成された感光性フィルムを基板の上面、側面及び底面を経由するように付着して第１マスクを形成することができる。
他の例で、第１マスクを形成する段階で、感光性フィルムを基板の上面、側面及び底面を経由するように先ず付着し、連結スリットに対応するように感光性フィルムをポジティブまたはネガティブで露光し、感光性フィルムから連結スリットに対応する部分をとり除いて連結スリットを形成することもできる。
感光性フィルムは、おおよそ５～１００μmの厚さを有するものを利用することができるし、感光性フィルムをとり除いて金属連結パターンを形成した後、基板の上面、側面及び底面を同時に覆う保護フィルムをさらに付着することもできる。
本発明の例示的な一実施例によれば、マイクロLEDを利用したディスプレイパネルは基板、基板の上面に形成された複数のマイクロLED、基板の上面に形成されてマイクロLEDを制御するスイチング回路、スイチング回路の端部に対応して基板の上面一側に形成された複数の上部電極、基板の底面に形成された駆動回路部、及び駆動回路部に対応して基板の底面一側に形成された複数の下部電極を含んで、これに基板の側面を経由して上部電極と下部電極を引き継ぐ複数の金属連結パターンを含むが、それぞれの金属連結パターンは上部電極それぞれに対応する第１端部及び下部電極それぞれに対応する第２端部を含んで、第１端部は上部電極の上面を覆って、第２端部は下部電極の底面を覆うことを特徴とする。
ここで金属連結パターンは蒸着などを通じて金属薄膜を形成する過程を通じて形成されるため、金属連結パターンの第１端部及び上部電極の間及び第２端部及び下部電極の間に接着層が存在しないで、直接電気的に接触を維持することができる。
また、前述したように、金属連結パターンはスパッタリング、化学気相蒸着、パルスレーザー蒸着(PLD;Pulsed Laser Deposition)、電子ビーム蒸着(E-beam evaporation)、熱蒸着(Thermal evaporation)またはMOMBE(Metal-Organic Molecular Beam Epitaxy)によって形成されることができるし、基板はTFTガラス基板として基板にビアホール(via hole)が直接形成されないで、上面、側面、底面を経由するように形成されることができる。
本発明のマイクロLEDディスプレイパネルは数千万個のマイクロLEDを実装する技術の問題点を解決することができるし、基板の上面に装着されたマイクロLEDと底面に配置された駆動回路部を蒸着過程によって形成される金属連結パターンにより連結してバイパスするが、これらが基板に微細な厚さで密着されて形成され、作業の精密度を向上させることができるし、相対的に面抵抗が非常に低くて安定的な電気的連結を形成することができる。
ディスプレイパネルで上部電極と下部電極は金属連結パターンを通じて電気的に連結されるが、金属連結パターンが基板の上面、側面及び底面を経由して基板の外面にほとんど突き出されないで密着されることができる。よって、パネルの上下を電気的に連結するために基板に直接ホールを形成する必要がないし、金属連結パターンが複数形成されることができることはもちろん、最小限の厚さで密着して基板上に直接形成されるためディスプレイパネル間に相互密着させても浮き立つ隙間を無くすことができる。
本発明の一実施例によるマイクロLEDディスプレイ及びその組み立てに利用されるディスプレイパネルを説明するための図面である。 図１のマイクロLEDディスプレイパネルの断面を説明するための図面である。 本発明の一実施例によるマイクロLEDディスプレイパネルを製造のために使用される第１マスクを説明するための図面である。 図３の第１マスクを形成する過程を説明するための図面である。 図３の第１マスクを利用して本発明の一実施例によるマイクロLEDディスプレイパネルを製造する過程を説明するための図面である。
以下、添付された図面らを参照して本発明の望ましい実施例を詳細に説明するが、本発明が実施例によって制限されるか、または限定されるものではない。参照で、本説明で同一な番号は実質的に等しい要素を指称し、このような規則下で他の図面に記載された内容を引用して説明することができるし、当業者に自明であると判断されるか、または繰り返される内容は省略されることができる。
図１は、本発明の一実施例によるマイクロLEDディスプレイ及びその組み立てに利用されるディスプレイパネルを説明するための図面であり、図２は図１のマイクロLEDディスプレイパネルの断面を説明するための図面であり、図３は本発明の一実施例によるマイクロLEDディスプレイパネルの製造のために使用される第１マスクを説明するための図面であり、図４は図３の第１マスクを形成する過程を説明するための図面であり、図５は図３の第１マスクを利用して本発明の一実施例によるマイクロLEDディスプレイパネルを製造する過程を説明するための図面である。
図１乃至図５を参照すれば、本発明の一実施例によるディスプレイパネル１００はマイクロLEDディスプレイ１０に適用されることができる。一般に、UHDまたは４K級ディスプレイは、おおよそ２４００万個のLEDを実装することができる。しかし、２４００万個のLEDを一つの基板に実装するということは無理があり、これらをディスプレイパネルでモジュールを分けて、ディスプレイパネル１００を一つずつ組立てて一つのディスプレイを作る方法を使用することができる。
一例で、１００インチのUHDディスプレイを製作するとした時、LEDが実装された１０cm*１０cmの大きさのディスプレイパネルをおおよそ２６０余個利用して組立てることができる。また、各ディスプレイパネル１００にはおおよそ９３，０００余個のマイクロLEDが装着されるとできる。
図２を参照すれば、マイクロLEDディスプレイ１０のためのディスプレイパネル１００は、基板１１０、基板１１０の上面に形成された複数のマイクロLED１２０、基板１１０の上面に形成されてマイクロLED１２０を制御するスイチング回路１３０、スイチング回路１３０の端部に対応して基板１１０の上面一側に形成された複数の上部電極１４０、基板１１０の底面に形成された駆動回路部１５０、駆動回路部１５０に対応して基板１１０の底面一側に形成された複数の下部電極１６０、基板１１０の一側に密着するように接着されて上部電極１４０と下部電極１６０を電気的に連結する金属連結パターン１７０を含むことができる。
基板１１０はガラス基板としてTFTが形成されたスイチング回路１３０と共に形成されることができるし、基板１１０上にアモルファスシリコン、ポリシリコン、IGZOなどを利用して回路を形成することができる。このようなスイチング回路１３０にマイクロLED１２０はソルダリングなどの工法を通じて電気的に装着されることができる。
また、基板１１０に形成される上部電極１４０または下部電極１６０はシルバーペースト、二硫化モリブデン(MoS２)、メタルメッシュまたはシルバーナノワイヤを利用して形成されることができるし、OMO(Oxide-Metal-Oxide)などの素材を利用しても形成されることができる。
基板１１０の底面には駆動回路部１５０が提供されることができる。駆動回路部１５０はパネルに装着されたマイクロLED１２０を制御するためのものであり、マイクロLEDディスプレイの中央処理部から映像信号の伝達を受けて、該当ディスプレイパネル１００に装着されたマイクロLED１２０に伝達することができる。
ディスプレイパネル１００で上部電極１４０と下部電極１６０は、金属連結パターン１７０によって電気的に一対一で連結されるが、金属連結パターン１７０は基板１１０の一側で上面、側面及び底面を経由して基板１１０の外面に直接形成されて非常に薄い厚さで密着された状態を維持することができる。よって、パネルの上下を電気的に連結するためにビアホールを形成する必要がないし、金属連結パターン１７０が基板１１０に正しく形成されて最大限密着して接着されるためディスプレイパネル１００の間に相互密着させても浮き立つ隙間を無くすか、または最小で減らすことができる。
また、金属連結パターン１７０は後述するように蒸着、スパッタリングなどの方法を通じて直接形成されるため接着層が電極と連結パターンとの間に存在しないで、接着層による面抵抗で電気的連結が心細い心配もない。
そして、金属連結パターン１７０は上部電極１４０それぞれに対応する第１端部１７２及び下部電極１６０それぞれに対応する第２端部１７４を含んで、金属連結パターン１７０はこれらを形成するための第１マスク２１０によって基板１１０に直接形成されることができる。
図３及び図４を参照すれば、基板１１０に金属連結パターン１７０を形成するための第１マスク２１０は金属連結パターン１７０に対応する連結スリット２１２を含むことができる。
第１マスク２１０はDFR(Dry Film Photoresist)フィルムのような感光性フィルム２００を利用して形成されることができる。感光性フィルムは露光による選択的に連結スリットに対応するパターンを形成することができるし、露光された部分と露光されない部分を利用して選択的に連結スリットに対応するパターンをとり除いて第１マスク２１０を形成することができる。
第１マスク２１０は基板１１０の一側面に対応する長さで形成されることができるし、上部電極１４０と下部電極１６０を一対一で連結できるように微細に設計された連結スリット２１２を含むことができる。本実施例で連結スリット２１２は第１マスク２１０を基板１１０に付着する以前にあらかじめ形成されることができるが、感光性フィルムを先に基板に付着した後露光工程を通じて連結スリットに対応する部分をとり除くことも可能である。
図４を見れば、先ず感光性フィルム２００を提供する(a)。感光性フィルム２００でDFRフィルムが利用されることができるし、おおよそ５～１００μmの厚さを有するフィルムを利用することができる。その次に連結スリットに対応するように感光性フィルム２００をポジティブまたはネガティブに露光して(b)、感光性フィルム２００から連結スリット２１２に対応する部分をとり除いて連結スリット２１２を形成することで第１マスク２１０に対応するフィルムを形成することができる。
図５を見れば、連結スリット２１２が形成された第１マスク２１０を提供して(a)、第１マスク２１０を基板１１０の上面、側面及び底面を経由するように付着する(b)。この時、連結スリット２１２が上部電極１４０及び下部電極１６０に対応するようにアラインメントを遂行することができるし、第１マスク２１０で上部電極１４０及び下部電極１６０、そして、これら電極を連結する基板１１０の一部が露出することができる。
第１マスク２１０は基板１１０の一側でおおよそコの字型に付着された状態を維持することができるし(c)、このためにフィルムラミネイティングのための従来または代替可能な技術が使用されることができる。
そして、第１マスク２１０でマスキングすることができなかった残りの部分を第２マスク２２０でマスキングすることができる。これは前述した複数のマイクロLED１２０、スイチング回路１３０、駆動回路部１５０などを保護するためのものであり、全体的にフィルムをラミネイティングするか、またはマスキングインクで全面を塗布して形成することができる。
第１マスク２１０及び第２マスク２２０が形成された状況で、基板１１０は蒸着装備内でスパッタリングなどの過程を経ることができる。その結果、基板１１０の外面で金属薄膜１７２が形成されることができる(e)。
金属薄膜が形成された状態でアセトンなどの薬品を利用して第１マスク２１０及び第２マスク２２０などをとり除くか、またははがすことができる(f)。第１マスク２１０及び第２マスク２２０が除去された後に、金属薄膜の一部が基板１１０に残って金属連結パターン１７０を形成することができるし、金属連結パターン１７０は上部電極１４０と下部電極１６０を電気的に連結する良質のワイヤパターンとして機能をすることができる。
本実施例によれば、金属連結パターン１７０を形成する過程で電極と金属連結パターン１７０の間に接着層が残らないため低い抵抗を維持することができるし、クリーンで堅固な電気的連結を形成することができる。
本実施例で金属薄膜はスパッタリング、化学気相蒸着、パルスレーザー蒸着(PLD;Pulsed Laser Deposition)、電子ビーム蒸着(E-beam evaporation)、熱蒸着(Thermal evaporation)、MOMBE(Metal-Organic Molecular Beam Epitaxy)などの方法を通じて形成することができる。
図示されなかったが、金属連結パターン１７０を形成した以後に、保護フィルムを追加で付着して金属連結パターン１７０を保護することもできる。保護フィルムはポリウレタンのように弾性を有した素材を利用することができるし、ラミネイティング、塗布など多様な方法で形成されることができる。保護フィルムは弾性によってフィルムと基板との間に気泡が生ずることを防止することができるし、金属連結パターン１７０が外部衝撃などによって損傷されるか、または断線されることを防止することができる。
前述したように、本発明の望ましい実施例を参照して説明したが、該当技術分野の熟練された当業者なら下記の請求範囲に記載された本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができることを理解することができるであろう。
１０ マイクロLEDディスプレイ
１００ ディスプレイパネル
１１０ 基板
１２０ マイクロLED
１３０ スイチング回路
１４０ 上部電極
１５０ 駆動回路部
１６０ 下部電極
１７０ 金属連結パターン

Claims (16)

  1. マイクロLEDディスプレイのためのディスプレイパネルの製造方法において、
    基板、前記基板の上面に形成された複数のマイクロLED、前記基板の上面に形成されて前記マイクロLEDを制御するスイチング回路、前記スイチング回路の端部に対応して前記基板の上面一側に形成された複数の上部電極、前記基板の底面に形成された駆動回路部、及び前記駆動回路部に対応して前記基板の底面一側に形成された複数の下部電極を提供する段階と、
    前記上部電極と前記下部電極を連結する連結スリットが形成された第１マスクを前記基板の上面、側面及び底面を経由するように形成する段階と、
    前記第１マスクが形成された前記基板の外面に金属薄膜を形成する段階と、及び
    前記第１マスクをとり除いて前記上部電極と前記下部電極を引き継ぐ金属連結パターンを前記基板に形成する段階と、を含むディスプレイパネルの製造方法。
  2. 前記金属薄膜を形成する段階以前に、前記基板のうちで前記第１マスクに対応する領域以外の領域をカバーする第２マスクを形成する段階をさらに含むことを特徴とする請求項１に記載のディスプレイパネルの製造方法。
  3. 前記第２マスクは前記第１マスクを形成する前、形成すると同時、または形成した以後に形成されることを特徴とする請求項２に記載のディスプレイパネルの製造方法。
  4. 前記第１マスクは感光性フィルムを利用して形成されることを特徴とする請求項１に記載のディスプレイパネルの製造方法。
  5. 前記感光性フィルムはDFR(Dry Film Photoresist)フィルムであることを特徴とする請求項４に記載のディスプレイパネルの製造方法。
  6. 前記第１マスクを形成する段階は、前記連結スリットに対応するように前記感光性フィルムをポジティブまたはネガティブで露光し、前記感光性フィルムから前記連結スリットに対応する部分をとり除いて前記連結スリットを形成し、前記連結スリットが形成された前記感光性フィルムを前記基板の上面、側面及び底面を経由するように付着することを特徴とする請求項４に記載のディスプレイパネルの製造方法。
  7. 前記第１マスクを形成する段階は、前記感光性フィルムを前記基板の上面、側面及び底面を経由するように付着し、前記連結スリットに対応するように前記感光性フィルムをポジティブまたはネガティブで露光し、前記感光性フィルムから前記連結スリットに対応する部分をとり除いて前記連結スリットを形成することを特徴とする請求項４に記載のディスプレイパネルの製造方法。
  8. 前記感光性フィルムは５～１００μmの厚さで形成されることを特徴とする請求項４に記載のディスプレイパネルの製造方法。
  9. 前記金属薄膜はスパッタリング、化学気相蒸着、パルスレーザー蒸着(PLD;Pulsed Laser Deposition)、電子ビーム蒸着(E-beam evaporation)、熱蒸着(Thermal evaporation)、またはMOMBE(Metal-Organic Molecular Beam Epitaxy)によって形成されることを特徴とする請求項１に記載のディスプレイパネルの製造方法。
  10. 前記金属連結パターンに対応して前記基板の上面、側面及び底面を同時に覆う保護フィルムを付着する段階をさらに含むことを特徴とする請求項１に記載のディスプレイパネルの製造方法。
  11. 前記上部電極または前記下部電極のうちで少なくとも一つは、シルバーペースト、二硫化モリブデン(MoS２)、メタルメッシュまたはシルバーナノワイヤを利用して形成されることを特徴とする請求項１に記載のディスプレイパネルの製造方法。
  12. 基板、前記基板の上面に形成された複数のマイクロLED、前記基板の上面に形成されて前記マイクロLEDを制御するスイチング回路、前記スイチング回路の端部に対応して前記基板の上面一側に形成された複数の上部電極、前記基板の底面に形成された駆動回路部、及び前記駆動回路部に対応して前記基板の底面一側に形成された複数の下部電極を含むディスプレイパネルにおいて、
    前記基板の側面を経由して前記上部電極と前記下部電極を引き継ぐ複数の金属連結パターンを含んで、
    それぞれの前記金属連結パターンは前記上部電極それぞれに対応する第１端部及び前記下部電極それぞれに対応する第２端部を含むが、前記第１端部は前記上部電極の上面を覆って、前記第２端部は前記下部電極の底面を覆うことを特徴とするディスプレイパネル。
  13. 前記金属連結パターンの前記第１端部及び前記上部電極の間及び前記第２端部及び前記下部電極の間に接着層が存在しないことを特徴とする請求項１２に記載のディスプレイパネル。
  14. 前記金属連結パターンはスパッタリング、化学気相蒸着、パルスレーザー蒸着(PLD;Pulsed Laser Deposition)、電子ビーム蒸着(E-beam evaporation)、熱蒸着(Thermal evaporation)またはMOMBE(Metal-Organic Molecular Beam Epitaxy)によって形成されることを特徴とする請求項１２に記載のディスプレイパネル。
  15. 前記上部電極または前記下部電極のうちで少なくとも一つは、シルバーペースト、二硫化モリブデン(MoS２)、メタルメッシュまたはシルバーナノワイヤを利用して形成されることを特徴とする請求項１２に記載のディスプレイパネル。
  16. 前記基板はTFTガラス基板であることを特徴とする請求項１２に記載のディスプレイパネル。
JP2021538369A 2019-02-18 2019-09-03 ディスプレイパネル及びその製造方法 Active JP7270744B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0018739 2019-02-18
KR1020190018739A KR102085160B1 (ko) 2019-02-18 2019-02-18 디스플레이 패널 및 그 제조방법
PCT/KR2019/011287 WO2020171325A1 (ko) 2019-02-18 2019-09-03 디스플레이 패널 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2022515882A true JP2022515882A (ja) 2022-02-22
JP7270744B2 JP7270744B2 (ja) 2023-05-10

Family

ID=70465973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021538369A Active JP7270744B2 (ja) 2019-02-18 2019-09-03 ディスプレイパネル及びその製造方法

Country Status (6)

Country Link
US (1) US20220085250A1 (ja)
EP (1) EP3929988A4 (ja)
JP (1) JP7270744B2 (ja)
KR (1) KR102085160B1 (ja)
CN (1) CN113597677A (ja)
WO (1) WO2020171325A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207938613U (zh) * 2018-03-30 2018-10-02 纳晶科技股份有限公司 一种显示器件及其电子设备
KR20190003198A (ko) * 2017-06-30 2019-01-09 엘지디스플레이 주식회사 발광 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63287022A (ja) * 1987-05-19 1988-11-24 Mitsubishi Electric Corp 電極パタ−ンの形成方法
JP2000353825A (ja) * 1999-06-09 2000-12-19 Sony Corp Ｌｅｄモジュール実装用基台の製造方法
JP2003287904A (ja) * 2002-03-27 2003-10-10 Nec Kagoshima Ltd パターン形成方法およびそれを用いたフラットディスプレイパネルの製造方法
KR100978263B1 (ko) * 2006-05-12 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP2007311576A (ja) * 2006-05-18 2007-11-29 Rohm Co Ltd 半導体チップ及びこの半導体チップにおける引出配線の形成方法
KR101610326B1 (ko) * 2009-05-06 2016-04-07 엘지이노텍 주식회사 플립 칩 마이크로 범프 제조방법
US8794501B2 (en) * 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
KR101476687B1 (ko) * 2013-10-24 2014-12-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
CN103762199B (zh) * 2013-12-31 2016-05-18 深圳市华星光电技术有限公司 一种液晶显示器的阵列基板的制造方法
EP3158583B1 (en) * 2014-06-18 2022-01-26 X Display Company Technology Limited Micro assembled led displays
KR101661603B1 (ko) * 2014-08-25 2016-09-30 주식회사 에스피테크 열방출이 용이한 cob형 led 및 그 제조방법
EP3203557B1 (en) * 2016-02-08 2018-12-05 Karlsruher Institut für Technologie High performance organic electrodes for secondary batteries
KR20180053864A (ko) 2016-11-14 2018-05-24 한국광기술원 마이크로 ｌｅｄ 디스플레이 화소 조립체 및 이의 제조방법
EP3422827B1 (en) * 2017-06-30 2024-04-24 LG Display Co., Ltd. Display device and method for fabricating the same
KR101942393B1 (ko) * 2018-01-08 2019-01-29 주식회사 엔앤비 투명 led 디스플레이 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190003198A (ko) * 2017-06-30 2019-01-09 엘지디스플레이 주식회사 발광 표시 장치
CN207938613U (zh) * 2018-03-30 2018-10-02 纳晶科技股份有限公司 一种显示器件及其电子设备

Also Published As

Publication number Publication date
EP3929988A1 (en) 2021-12-29
KR102085160B1 (ko) 2020-04-24
WO2020171325A1 (ko) 2020-08-27
US20220085250A1 (en) 2022-03-17
JP7270744B2 (ja) 2023-05-10
EP3929988A4 (en) 2022-11-09
CN113597677A (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
KR101182521B1 (ko) 액정 표시 장치 및 이의 제조 방법
EP2660650B1 (en) Liquid crystal display device and method of fabricating the same
EP3712940B1 (en) Led display module
US11107841B2 (en) Display panel and large format display apparatus using the same
KR20200004751A (ko) 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
US9601715B2 (en) Method of manufacturing display device, method of exposing terminal of display device and display device
KR20200022626A (ko) 마이크로 led를 포함하는 디스플레이 패널 및 그 제조방법
JP6902168B2 (ja) マイクロｌｅｄディスプレイパネルおよびマイクロｌｅｄディスプレイ
US11362075B2 (en) Micro light emitting diode display substrate, device and fabrication method thereof
CN107785392A (zh) 显示装置
KR100982099B1 (ko) 디스플레이 장치 및 그 제조 방법
KR100491589B1 (ko) 전기 광학 장치와 그 제조 방법 및 디바이스와 전자 기기
CN107134540A (zh) 显示装置的制造方法及显示装置
KR20200100539A (ko) 디스플레이 패널 및 그 제조방법
JP7270744B2 (ja) ディスプレイパネル及びその製造方法
KR20220104543A (ko) 양면 회로 패널 및 그 제조방법
US10497725B2 (en) Method of producing display panel board
TW202044945A (zh) 基板側面部配線形成方法
KR20070011008A (ko) 유기 발광 소자
US9484552B2 (en) Manufacturing method of flexible device substrate
JP4643956B2 (ja) 表示装置の製造方法
JP2003187969A (ja) 表示装置の製造方法
CN106848086A (zh) 有机发光二极管及其制备方法、显示装置
WO2019208358A1 (ja) ガラス配線基板及び部品実装ガラス配線基板、並びに、ガラス配線基板の製造方法
KR20170081052A (ko) 패드부 전극 구조 및 이를 갖는 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210628

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20220527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230425

R150 Certificate of patent or registration of utility model

Ref document number: 7270744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150