JPS63287022A - 電極パタ−ンの形成方法 - Google Patents

電極パタ−ンの形成方法

Info

Publication number
JPS63287022A
JPS63287022A JP12200587A JP12200587A JPS63287022A JP S63287022 A JPS63287022 A JP S63287022A JP 12200587 A JP12200587 A JP 12200587A JP 12200587 A JP12200587 A JP 12200587A JP S63287022 A JPS63287022 A JP S63287022A
Authority
JP
Japan
Prior art keywords
film
deposited
opening
films
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12200587A
Other languages
English (en)
Inventor
Kenji Hosoki
健治 細木
Koichi Sumiya
光一 住谷
Hirobumi Nakano
博文 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12200587A priority Critical patent/JPS63287022A/ja
Publication of JPS63287022A publication Critical patent/JPS63287022A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、基板上に所望のパターンで薄膜を形成する
方法に関するもので、特に半導体プロセスにおける電極
パターンの形成方法に関するものである。
(従来の技術) 第2図(a)〜(C)は従来より知られている蒸着リフ
トオフ法による電極パターンの形成方法の一例を工程順
に示す要部断面図である。第2図において、1は基板、
2a、2bはこの基板1上に公知のフォトリソグラフィ
技術により形成されたレジスト膜で、フォトレジスト膜
を除去して開口部3を形成することにより得られる。4
は前記開口部3の基板1上に、例えば真空蒸着法により
堆積された蒸着膜、4a、4bは前記レジスト膜2a、
2b上に堆積された蒸着膜、4Cは前記レジスト膜2a
のテーパ面に堆積され、蒸着膜4と4aとに連結した蒸
着膜である。
第2図における蒸着膜の形成工程は、まず、第2図(a
)に示すように、基板1上にフォトレジスト膜を形成し
た後、公知のフォトリソグラフィ技術によって開口部3
を形成することにより、フォトレジスト膜がパターニン
グされ、レジスト膜2a、’2bが形成される。
いま、説明上、開口部3の加工形状をレジスト膜2a側
面がテーバ形状に、また、レジスト膜2b側面が垂直に
形成された場合を示している。
次に、第2図(b)に示すように、例えば真空蒸着法に
より蒸着膜4および4a、4bを堆積せしめた後、リフ
トオフ法によりレジスト膜2a。
2bを蒸着膜4a、4bとともに除去すると、第2図(
b)に示すように、レジスト膜2bが垂直に形成された
場合は蒸着膜4と4bは連続することなく形成されるが
、テーパ状に形成されたレジスト膜2aの方は蒸着膜4
と4aが連続して”形成される。この状態を第2図(C
)に示す。
上記第2図の従来例による蒸着リフトオフ法は、第2図
(a)に示した開口部3にのみ蒸着膜4を残置させるこ
とが目的であり、第2図(b)のレジスト膜2bのよう
にその加工形状を垂直に近くするか、あるいは逆テーパ
形状にすることによって開口部3内に堆積する蒸着膜4
と、レジスト膜2b上面に堆積する蒸着膜4bとを互い
に接続しない様に形成して、レジスト膜2a、2bを有
機溶剤などによって除去する際に、レジスト膜2a、2
b上面に堆積した蒸着膜4a、4bを除去し、所望のパ
ターンの蒸着膜を基板1表面に残置せしめるものである
ここで、真空蒸着法において、蒸発源の面積が充分に小
さく、また、蒸発源と蒸着面との距離が充分大きい場合
には、蒸着物質は平行ビームとなって蒸着面に到達する
ので、蒸発源から見て影となる部位には、蒸着膜は地積
しないのである。
(発明が解決しようとする問題点〕 しかしながら、現実的には、レジスト膜2bを第2図(
JR)、(b)のように垂直に加工するのは容易でない
場合が多く、さらに逆テーパ形状を得るには複雑なプロ
セスを採らねばならない。つまり、第2図(a)、(b
)のレジスト膜2aのようにテーパ状となることが多い
のである。また、現実には基板1の面積が大き′くなる
と平行蒸着ビームが垂直に蒸着面に入射できなくなり、
等価的にレジストがテーパ状になったと同等の現象が起
こる。このような場合には第2図(C)のように蒸着膜
4と4aが蒸着膜4cにより接続してしまい、レジスト
膜2a、2bの除去後、リフトオフできずに蒸着膜4a
が残ってしまうという問題点があった。
この発明は、上記のような問題点を解決するためになさ
れたもので、リフトオフを完全に行うことができる電極
パターンの形成方法を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係る電極パターンの形成方法は、開口部を形
成した有機膜上に薄膜を堆積せしめた後、熱処理を行う
ことにより有機膜を変形させ、開口部側面に付着した薄
膜と、開口部基板面と有機膜上面に堆積した薄膜とが互
いに接続しないように断状態とした後、リフトオフ法に
より有機膜とともに不良の薄膜を除去するものである。
〔作用〕
この発明においては、有機膜を熱処理によって変形させ
ることから開口部側面の薄膜と開口部基板面と有機膜上
面に堆積した薄膜とが分断された状態でリフトオフが可
能となる。
(実施例) 以下、この発明を第1図について説明する。
第1図(a)〜(d)はこの発明の一実施例を説明する
ための工程を示す要部断面図である。なお、°ここでは
、従来例と同様に、基板上に蒸着膜のパターンを蒸着・
リフトオフ法により形成する方法を例にして説明する。
まず、第1図(a)に示すように、基板1上にフォトリ
ソグラフィ技術を用いて有機膜であるレジスト膜2a、
2bとその開口部3を形成する。
なお、説明の都合上、レジスト膜2aの開口部側面はテ
ーパ状、レジスト膜2bの開口部側面は垂直に形成され
たものとする。
次に、第1図(b)に示すように、垂直に入射する蒸着
ビームにより、薄膜である蒸着膜4および4a〜4Cを
堆積する。この場合、レジスト膜2bは開口部側面が垂
直になっているため、開口部基板面とレジスト膜2b上
面に堆積した蒸着膜4と4bは接続していない。これに
対し、レジスト膜2aの開口部側面はテーパ状になって
いるために開口部側面にも蒸着膜4Cが堆積しており、
開口部基板面とレジスト膜2a上面に堆積した蒸着膜4
と4aが接続した状態となっている。
次いで、適当な熱処理を加えると、レジスト膜2a、2
bは軟化し変形する。これを第1図(C)に示す。この
熱処理は後のレジスト膜2a。
2bの除去を困難にする様な条件を選んではならないこ
とは明らかである。また、基板1と蒸着膜4の反応を問
題とする場合にも、熱処理条件の設定に留意せねばなら
ない。しかし、例えばレジスト膜2a、2bの場合、1
00〜200℃の熱処理にてこの発明を有効に実現でき
る程度の軟化・変形は得られるので応用範囲は広い。
その後、第1図(d)に示すように、レジスト膜2a、
2bを有機溶剤などに浸透し、その上面に堆積していた
蒸着膜4a、4bをレジスト2a、2bとともに取り除
くことにより、レジスト膜2aの開口部側面に堆積した
蒸着膜4Cもともに除去され、所望の蒸着膜4のみが基
板1上に残留される。
上述のようにこの発明の特徴は、蒸着膜形成後に熱処理
を加えることである。この熱処理によりレジスト膜2a
、2bが変形する原因は、熱処理する温度にもよるが、
蒸着時に導入されるレジスト膜2a、2b、蒸着膜4a
〜4C内部および両者間のストレス、レジスト膜2 a
 * 2 b +蒸着膜4、基板1の熱膨張の差により
発生するストレス、レジスト膜2a、2bの軟化などが
総合的に作用するものである。この結果、通常は開口部
3が小さくなる方向にレジスト膜28.2bは変形する
が、これにより、開口部側面に付着した蒸着膜の弱い部
位に亀裂が入ることになる。ところが、通常開口部側面
への蒸着膜の堆積は、開口部上部に堆積した蒸着膜4a
、4bが影になるため、開口部側面の下部に堆積する蒸
着膜4Cは薄い。したがって、蒸着膜4cの亀裂は、開
口部側面の下部で起こるため、基板1上に残置する蒸着
膜4の端部に突起が残りにくく、理想的な形状に近いも
のが得られる。
〔発明の効果〕
以上説明したように、この発明は、基板の一表面上に有
機膜を形成し、この有機膜の所望の位置に開口部を形成
する工程と、垂直ビーム性の堆積手法により薄膜を堆積
する工程と、その後、熱処理を施して有機膜を変形させ
る工程と、有機膜を溶解し、これによって開口部基板面
以外に付着した薄膜を除去する工程とからなるので、開
口部側面に付着した蒸着膜に亀裂が生じ、蒸着リフトオ
フを複雑で、かつ困難なプロセスを用いることをなく、
確実に行うことができる。したがって、この方法を用い
ることにより製造歩留を大幅に向上させることができる
効果がある。
【図面の簡単な説明】
第1図(a)〜(d)はこの発明の一実施例の工程を説
明するための要部断面図、第2図(a)〜(C)は従来
例の工程を説明する要部断面図である。 図において、1は基板、2a、2bはレジスト膜、3は
開口部、4.4a〜4Cは蒸着膜である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄    (外2名)第1図

Claims (1)

    【特許請求の範囲】
  1. 基板の一表面上に有機膜を形成し、この有機膜の所望の
    位置に開口部を形成する工程と、垂直ビーム性の堆積手
    法により薄膜を堆積する工程と、その後、熱処理を施し
    て前記有機膜を変形させる工程と、前記有機膜を溶解し
    、これによって開口部基板面以外に付着した薄膜を除去
    する工程とを含むことを特徴とする電極パターンの形成
    方法。
JP12200587A 1987-05-19 1987-05-19 電極パタ−ンの形成方法 Pending JPS63287022A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12200587A JPS63287022A (ja) 1987-05-19 1987-05-19 電極パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12200587A JPS63287022A (ja) 1987-05-19 1987-05-19 電極パタ−ンの形成方法

Publications (1)

Publication Number Publication Date
JPS63287022A true JPS63287022A (ja) 1988-11-24

Family

ID=14825206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12200587A Pending JPS63287022A (ja) 1987-05-19 1987-05-19 電極パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS63287022A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102085160B1 (ko) * 2019-02-18 2020-04-24 이엘케이 주식회사 디스플레이 패널 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102085160B1 (ko) * 2019-02-18 2020-04-24 이엘케이 주식회사 디스플레이 패널 및 그 제조방법

Similar Documents

Publication Publication Date Title
US4108717A (en) Process for the production of fine structures consisting of a vapor-deposited material on a base
JPS63287022A (ja) 電極パタ−ンの形成方法
JPH06275577A (ja) 半導体装置のコンタクトホール形成方法
DE19846691C1 (de) Verfahren zur Mikrostrukturierung von Gläsern
JPH02184824A (ja) 薄膜トランジスタマトリクスの製造方法
JP3349001B2 (ja) 金属膜の形成方法
JPH03259528A (ja) 半導体装置の製造方法
JPS61172336A (ja) 半導体装置電極開口部の形成方法
JPS62200732A (ja) 半導体装置の製造方法
KR100460798B1 (ko) 반도체소자제조방법
JPH03268325A (ja) 半導体装置
JPS6116527A (ja) 金属電極の製造方法
KR100333370B1 (ko) 반도체 소자의 제조 방법
JPH02202030A (ja) 半導体装置の製造方法
JPH02189923A (ja) 半導体集積回路装置の製造方法
JPH03227528A (ja) 半導体装置の製造方法
JPS6092614A (ja) 半導体装置の製造方法
JPS5885547A (ja) 導電パタ−ンの形成方法
JPH01296642A (ja) コンタクトホールの形成方法
JPH0310226B2 (ja)
JPS62222658A (ja) 導体配線の形成方法
JPS58197818A (ja) 半導体装置の製造方法
JPH0350828A (ja) 金配線の形成方法
JPS62295422A (ja) 半導体装置の製造方法
JPS6195529A (ja) パタ−ン形成方法