KR20200100539A - 디스플레이 패널 및 그 제조방법 - Google Patents

디스플레이 패널 및 그 제조방법 Download PDF

Info

Publication number
KR20200100539A
KR20200100539A KR1020200016242A KR20200016242A KR20200100539A KR 20200100539 A KR20200100539 A KR 20200100539A KR 1020200016242 A KR1020200016242 A KR 1020200016242A KR 20200016242 A KR20200016242 A KR 20200016242A KR 20200100539 A KR20200100539 A KR 20200100539A
Authority
KR
South Korea
Prior art keywords
substrate
mask
display panel
electrodes
metal
Prior art date
Application number
KR1020200016242A
Other languages
English (en)
Inventor
신동혁
Original Assignee
이엘케이 주식회사
신동혁
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이엘케이 주식회사, 신동혁 filed Critical 이엘케이 주식회사
Priority to KR1020200016242A priority Critical patent/KR20200100539A/ko
Publication of KR20200100539A publication Critical patent/KR20200100539A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • G03F7/70291—Addressable masks, e.g. spatial light modulators [SLMs], digital micro-mirror devices [DMDs] or liquid crystal display [LCD] patterning devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

마이크로 LED 디스플레이를 위한 디스플레이 패널의 제조방법은, 기판, 기판의 상면에 형성된 다수의 마이크로 LED, 기판의 상면에 형성되어 마이크로 LED를 제어하는 스위칭 회로, 스위칭 회로의 단부에 대응하여 기판의 상면 일측에 형성된 다수의 상부 전극들, 기판의 저면에 형성된 구동회로부, 및 구동회로부에 대응하여 기판의 저면 일측에 형성된 다수의 하부 전극들을 제공하는 단계, 상부 전극들과 하부 전극들을 연결하는 연결 슬릿이 형성된 제1 마스크를 기판의 상면, 측면 및 저면을 경유하도록 형성하는 단계, 제1 마스크가 형성된 기판의 외면에 금속 박막을 형성하는 단계, 및 제1 마스크를 제거하여 상부 전극들과 하부 전극들을 잇는 금속 연결 패턴을 기판에 형성하는 단계를 포함한다.

Description

디스플레이 패널 및 그 제조방법 {DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME}
본 발명은 디스플레이에 관한 것으로서, 보다 자세하게는, 디스플레이를 위해 조립되는 단위 기판으로서 마이크로 LED가 실장될 수 있는 디스플레이 패널 및 그 패널을 제조하기 위한 방법에 관한 것이다.
마이크로 LED를 이용한 디스플레이는 기존의 LED의 1/10 수준인 100㎛ 이하의 크기를 갖는 초소형 LED를 기판에 실장한 디스플레이를 의미한다. 참고로, 기존의 LCD는 백색의 LED를 백라이트 광원으로 이용하고, 화소는 LCD 액정의 제어와 컬러필터를 이용하여 구현하는 것이라면, 마이크로 LED 디스플레이는 초소형 LED가 직접 적색(R), 녹색(G) 및 청색(B) 화소로서 독립 구동하여 자체 발광하는 것이라 할 수 있다.
'자체 발광'이라는 측면에서 마이크로 LED 디스플레이는 OLED 디스플레이와 비슷하다고 할 수 있으나, LED 칩 자체를 화소로 활용할 수 있기 때문에 플렉서블(flexible)이나 롤러블(rollable) 디스플레이를 구현하는데 적합할 수 있고, 색 재현성이나 전력 소모량, 응답속도 측면에서 장점을 갖고 있다.
LED는 일반적으로 사파이어 기판에 제작되며, 실리콘(Silicon) 기판에서도 제작되기도 하며, TV나 전광판과 같이 대형 LED 디스플레이를 제조하기 위해서는 일반적으로 다수 개의 마이크로 LED가 실장된 디스플레이 패널 또는 디스플레이 모듈을 제조한 다음, 이들 디스플레이 패널을 조립해서 대형 디스플레이를 구현할 수가 있다.
한국공개특허 제10-2018-0053864호는 마이크로 LED 디스플레이 화소 조립체 및 이의 제조방법에 관한 것으로서, TFT 백 플레인 없이 일반 기판에서 동작하는 마이크로 LED 디스플레이를 개시한다.
본 발명은 마이크로 LED를 실장하는 기술의 문제점을 해결하기 위한 것으로서, 기판의 상면에 장착된 마이크로 LED와 저면에 배치된 구동회로를 전기적으로 연결하기 위한 디스플레이 패널 및 그 제조방법을 제공한다.
본 발명의 예시적인 일 실시예에 따르면, 마이크로 LED 디스플레이를 위한 디스플레이 패널의 제조방법은, 기판, 기판의 상면에 형성된 다수의 마이크로 LED, 기판의 상면에 형성되어 마이크로 LED를 제어하는 스위칭 회로, 스위칭 회로의 단부에 대응하여 기판의 상면 일측에 형성된 다수의 상부 전극들, 기판의 저면에 형성된 구동회로부, 및 구동회로부에 대응하여 기판의 저면 일측에 형성된 다수의 하부 전극들을 제공하는 단계, 상부 전극들과 하부 전극들을 연결하는 연결 슬릿이 형성된 제1 마스크를 기판의 상면, 측면 및 저면을 경유하도록 형성하는 단계, 제1 마스크가 형성된 기판의 외면에 금속 박막을 형성하는 단계, 및 제1 마스크를 제거하여 상부 전극들과 하부 전극들을 잇는 금속 연결 패턴을 기판에 형성하는 단계를 포함한다.
금속 박막은 스퍼터링, 화학 기상 증착, 펄스 레이저 증착 (PLD; Pulsed Laser Deposition), 전자빔 증착(E-beam evaporation), 열 증착(Thermal evaporation), MOMBE(Metal-Organic Molecular Beam Epitaxy) 등의 방법을 통해서 형성할 수 있으며, 연결 슬릿에서는 기판 상에 접착층이 잔류하지 않기 때문에 깨끗하게 금속 연결 패턴을 형성할 수가 있다.
금속 박막을 형성하는 단계 이전에, 기판 중 제1 마스크에 대응하는 영역 이외의 영역을 커버하는 제2 마스크를 추가로 형성하는 단계를 더 포함할 수 있다. 위에서 금속 박막을 형성하는 방법 중 스퍼터링 등의 방법은 저기압의 상태에서 기판에 전면적으로 금속 박막을 형성할 수 있기 때문에 다수의 마이크로 LED, 스위칭 회로, 구동회로부 등을 보호하기 위해 제2 마스크가 더 형성될 수 있다.
하지만, 스퍼터링이 아닌 선택적으로 금속 박막을 형성할 수 있는 방법을 이용하는 경우, 예를 들어 잉크젯 인쇄나 스탬핑 등을 이용하여 연결 슬릿 사이로 금속 연결 패턴을 형성하는 경우에는 반드시 제2 마스크를 형성해야 하는 것은 아니다.
하지만, 제2 마스크를 형성한다면, 제2 마스크는 제1 마스크를 형성하기 전, 형성하는 것과 동시에 또는 형성한 이후에 형성될 수 있다.
제1 마스크는 DFR(Dry Film Photoresist) 필름과 같이 감광성 필름을 이용하여 형성될 수 있다. 감광성 필름을 이용하는 경우, 제1 마스크를 형성하는 단계는 패터닝 및 필름 부착의 순서에 따라 다음과 같이 구분될 수 있다.
일 예로, 제1 마스크를 형성하는 단계에서, 먼저 연결 슬릿에 대응하도록 감광성 필름을 파지티브 또는 네가티브로 노광하고, 감광성 필름으로부터 연결 슬릿에 대응하는 부분을 제거하여 연결 슬릿을 형성하고, 연결 슬릿이 형성된 감광성 필름을 기판의 상면, 측면 및 저면을 경유하도록 부착하여 제1 마스크를 형성할 수가 있다.
다른 예로, 제1 마스크를 형성하는 단계에서, 감광성 필름을 기판의 상면, 측면 및 저면을 경유하도록 먼저 부착하고, 연결 슬릿에 대응하도록 감광성 필름을 파지티브 또는 네가티브로 노광하고, 감광성 필름으로부터 연결 슬릿에 대응하는 부분을 제거하여 연결 슬릿을 형성할 수도 있다.
감광성 필름은 약 5~100㎛의 두께를 가지는 것을 이용할 수 있으며, 감광성 필름을 제거하여 금속 연결 패턴을 형성한 후에, 기판의 상면, 측면 및 저면을 동시에 덮는 보호 필름을 더 부착할 수도 있다.
본 발명의 예시적인 일 실시예에 따르면, 마이크로 LED를 이용한 디스플레이 패널은 기판, 기판의 상면에 형성된 다수의 마이크로 LED, 기판의 상면에 형성되어 마이크로 LED를 제어하는 스위칭 회로, 스위칭 회로의 단부에 대응하여 기판의 상면 일측에 형성된 다수의 상부 전극들, 기판의 저면에 형성된 구동회로부, 및 구동회로부에 대응하여 기판의 저면 일측에 형성된 다수의 하부 전극들을 포함하며, 이에 기판의 측면을 경유하여 상부 전극들과 하부 전극들을 잇는 복수의 금속 연결 패턴을 포함하되, 각각의 금속 연결 패턴은 상부 전극들 각각에 대응하는 제1 단부 및 하부 전극들 각각에 대응하는 제2 단부를 포함하고, 제1 단부는 상부 전극의 상면을 덮으며, 제2 단부는 하부 전극의 저면을 덮는 것을 특징으로 한다.
여기서 금속 연결 패턴은 증착 등을 통해서 금속 박막을 형성하는 과정을 통해서 형성되기 때문에, 금속 연결 패턴의 제1 단부 및 상부 전극 사이 및 제2 단부 및 하부 전극 사이에 접착층이 존재하지 않고, 직접 전기적으로 접촉을 유지할 수가 있다.
또한, 상술한 바와 같이, 금속 연결 패턴은 스퍼터링, 화학 기상 증착, 펄스 레이저 증착 (PLD; Pulsed Laser Deposition), 전자빔 증착(E-beam evaporation), 열 증착(Thermal evaporation) 또는 MOMBE(Metal-Organic Molecular Beam Epitaxy)에 의해서 형성될 수 있으며, 기판은 TFT 유리 기판으로서 기판에 비아홀(via hole)이 직접 형성되지 않고, 상면, 측면, 저면을 경유하도록 형성될 수가 있다.
본 발명의 마이크로 LED 디스플레이 패널은 수 천만개의 마이크로 LED를 실장하는 기술의 문제점을 해결할 수 있으며, 기판의 상면에 장착된 마이크로 LED와 저면에 배치된 구동회로부를 증착 과정에 의해서 형성되는 금속 연결 패턴이 우회하여 연결하되, 이들이 기판에 미세한 두께로 밀착되어 형성되고, 작업의 정밀도를 향상시킬 수 있으며, 상대적으로 면저항이 매우 낮아 안정적인 전기적 연결을 형성할 수 있다.
디스플레이 패널에서 상부 전극들과 하부 전극들은 금속 연결 패턴을 통해서 전기적으로 연결되되, 금속 연결 패턴이 기판의 상면, 측면 및 저면을 경유하여 기판의 외면에 거의 돌출되지 않고 밀착될 수 있다. 따라서, 패널의 상하를 전기적으로 연결하기 위해서 기판에 직접 홀을 형성할 필요가 없으며, 금속 연결 패턴이 다수 형성될 수 있는 것은 물론 최소한의 두께로 밀착하여 기판 상에 직접 형성되기 때문에 디스플레이 패널 간에 상호 밀착시켜도 들뜨는 틈새를 없앨 수 있다.
도 1은 본 발명의 일 실시예에 따른 마이크로 LED 디스플레이 및 그 조립에 이용되는 디스플레이 패널을 설명하기 위한 도면이다.
도 2는 도 1의 마이크로 LED 디스플레이 패널의 단면을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 마이크로 LED 디스플레이 패널을 제조를 위해 사용되는 제1 마스크를 설명하기 위한 도면이다.
도 4는 도 4는 도 3의 제1 마스크를 형성하는 과정을 설명하기 위한 도면이다.
도 5는 도 3의 제1 마스크를 이용하여 본 발명의 일 실시예에 따른 마이크로 LED 디스플레이 패널을 제조하는 과정을 설명하기 위한 도면이다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다. 참고로, 본 설명에서 동일한 번호는 실질적으로 동일한 요소를 지칭하며, 이러한 규칙하에서 다른 도면에 기재된 내용을 인용하여 설명할 수 있고, 당업자에게 자명하다고 판단되거나 반복되는 내용은 생략될 수 있다.
도 1은 본 발명의 일 실시예에 따른 마이크로 LED 디스플레이 및 그 조립에 이용되는 디스플레이 패널을 설명하기 위한 도면이고, 도 2는 도 1의 마이크로 LED 디스플레이 패널의 단면을 설명하기 위한 도면이고, 도 3은 본 발명의 일 실시예에 따른 마이크로 LED 디스플레이 패널을 제조를 위해 사용되는 제1 마스크를 설명하기 위한 도면이고, 도 4는 도 4는 도 3의 제1 마스크를 형성하는 과정을 설명하기 위한 도면이고, 도 5는 도 3의 제1 마스크를 이용하여 본 발명의 일 실시예에 따른 마이크로 LED 디스플레이 패널을 제조하는 과정을 설명하기 위한 도면이다.
도 1 내지 도 5를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 패널(100)은 마이크로 LED 디스플레이(10)에 적용될 수 있다. 일반적으로 UHD 또는 4K 급 디스플레이는 약 2400 만개의 LED를 실장할 수 있다. 하지만, 2400만개의 LED를 하나의 기판에 실장한다는 것은 무리가 있으며, 이들을 디스플레이 패널로 모듈을 나누고, 디스플레이 패널(100)을 하나씩 조립하여 하나의 디스플레이를 만드는 방법을 사용할 수 있다.
일 예로, 100 인치의 UHD 디스플레이를 제작한다고 했을 때, LED가 실장된 10cm * 10cm 크기의 디스플레이 패널을 약 260 여개를 이용하여 조립할 수 있다. 또한, 각 디스플레이 패널(100)에는 약 93,000 여개의 마이크로 LED가 장착되어야 할 수 있다.
도 2를 참조하면, 마이크로 LED 디스플레이(10)를 위한 디스플레이 패널(100)은 기판(110), 기판(110)의 상면에 형성된 다수의 마이크로 LED(120), 기판(110)의 상면에 형성되어 마이크로 LED(120)를 제어하는 스위칭 회로(130), 스위칭 회로(130)의 단부에 대응하여 기판(110)의 상면 일측에 형성된 다수의 상부 전극들(140), 기판(110)의 저면에 형성된 구동회로부(150), 구동회로부(150)에 대응하여 기판(110)의 저면 일측에 형성된 다수의 하부 전극들(160), 기판(110)의 일측에 밀착하도록 접착되어 상부 전극들(140)과 하부 전극들(160)을 전기적으로 연결하는 금속 연결 패턴(170)을 포함할 수 있다.
기판(110)은 유리 기판으로서 TFT가 형성된 스위칭 회로(130)와 함께 형성될 수 있으며, 기판(110) 상에 아몰퍼스 실리콘, 폴리 실리콘, IGZO 등을 이용하여 회로를 형성할 수가 있다. 이러한 스위칭 회로(130)에 마이크로 LED(120)는 솔더링 등의 공법을 통해 전기적으로 장착될 수가 있다.
또한, 기판(110)에 형성되는 상부 전극들(140) 또는 하부 전극들(160)은 실버 페이스트, 이황화 몰리브덴(MoS2), 메탈 메쉬 또는 실버 나노 와이어를 이용하여 형성될 수 있으며, OMO(Oxide-Metal-Oxide) 등의 소재를 이용하여서도 형성될 수가 있다.
기판(110)의 저면으로는 구동회로부(150)가 제공될 수 있다. 구동회로부(150)는 패널에 장착된 마이크로 LED(120)를 제어하기 위한 것으로서, 마이크로 LED 디스플레이의 중앙처리부로부터 영상신호를 전달받아, 해당 디스플레이 패널(100)에 장착된 마이크로 LED(120)에 전달할 수가 있다.
디스플레이 패널(100)에서 상부 전극들(140)과 하부 전극들(160)은 금속 연결 패턴(170)에 의해서 전기적으로 일대일로 연결되되, 금속 연결 패턴(170)은 기판(110)의 일측에서 상면, 측면 및 저면을 경유하여 기판(110)의 외면에 직접 형성되어 아주 얇은 두께로 밀착된 상태를 유지할 수 있다. 따라서, 패널의 상하를 전기적으로 연결하기 위해서 비아홀을 형성할 필요가 없으며, 금속 연결 패턴(170)이 기판(110)에 바로 형성되어 최대한 밀착하여 접착되기 때문에 디스플레이 패널(100) 간에 상호 밀착시켜도 들뜨는 틈새를 없애거나 최소로 줄일 수가 있다.
또한, 금속 연결 패턴(170)은 후술하는 바와 같이 증착, 스퍼터링 등의 방법을 통해서 직접 형성되기 때문에 접착층이 전극과 연결 패턴 사이에 존재하지 않고, 접착층에 의한 면저항으로 전기적 연결이 불안할 염려도 없다.
그리고 금속 연결 패턴(170)은 상부 전극들(140) 각각에 대응하는 제1 단부들(172) 및 하부 전극들(160) 각각에 대응하는 제2 단부들(174)을 포함하고, 금속 연결 패턴(170)은 이들을 형성하기 위한 제1 마스크(210)에 의해서 기판(110)에 직접 형성될 수 있다.
도 3 및 도 4를 참조하면, 기판(110)에 금속 연결 패턴(170)을 형성하기 위한 제1 마스크(210)는 금속 연결 패턴(170)에 대응하는 연결 슬릿(212)을 포함할 수 있다.
제1 마스크(210)는 DFR(Dry Film Photoresist) 필름과 같이 감광성 필름(200)을 이용하여 형성될 수 있다. 감광성 필름은 노광에 의한 선택적으로 연결 슬릿에 대응하는 패턴을 형성할 수 있고, 노광된 부분과 노광되지 않은 부분을 이용하여 선택적으로 연결 슬릿에 대응하는 패턴을 제거하여 제1 마스크(210)를 형성할 수 있다.
제1 마스크(210)는 기판(110)의 일측면에 대응하는 길이로 형성될 수 있으며, 상부 전극들(140)과 하부 전극들(160)을 일대일로 연결할 수 있도록 미세하게 설계된 연결 슬릿(212)을 포함할 수 있다. 본 실시예에서 연결 슬릿(212)은 제1 마스크(210)를 기판(110)에 부착하기 이전에 미리 형성될 수 있지만, 감광성 필름을 먼저 기판에 부착한 후 노광 공정을 통해 연결 슬릿에 대응하는 부분을 제거하는 것도 가능하다.
도 4를 보면, 먼저 감광성 필름(200)을 제공한다(a). 감광성 필름(200)으로 DFR 필름이 이용될 수 있으며, 약 5~100㎛의 두께를 갖는 필름을 이용할 수 있다. 그 다음 연결 슬릿에 대응하도록 감광성 필름(200)을 파지티브 또는 네가티브로 노광하고(b), 감광성 필름(200)으로부터 연결 슬릿(212)에 대응하는 부분을 제거하여 연결 슬릿(212)을 형성함으로써 제1 마스크(210)에 대응하는 필름을 형성할 수 있다.
도 5를 보면, 연결 슬릿(212)이 형성된 제1 마스크(210)를 제공하며(a), 제1 마스크(210)를 기판(110)의 상면, 측면 및 저면을 경유하도록 부착한다(b). 이때 연결 슬릿(212)이 상부 전극들(140) 및 하부 전극들(160)에 대응하도록 얼라인먼트를 수행할 수 있으며, 제1 마스크(210)로 상부 전극들(140) 및 하부 전극들(160), 그리고 이들 전극들을 연결하는 기판(110)의 일부가 노출될 수 있다.
제1 마스크(210)는 기판(110)의 일측에서 대략 ㄷ-자 형상으로 부착된 상태를 유지할 수 있으며(c), 이를 위해서 필름 라미네이팅을 위한 종래 또는 대체 가능한 기술이 사용될 수 있다.
그리고 제1 마스크(210)로 마스킹하지 못한 나머지 부분을 제2 마스크(220)로 마스킹할 수 있다. 이는 전술한 다수의 마이크로 LED(120), 스위칭 회로(130), 구동회로부(150) 등을 보호하기 위한 것으로 전체적으로 필름을 라미네이팅하거나 마스킹 잉크로 전면을 도포하여 형성할 수 있다.
제1 마스크(210) 및 제2 마스크(220)가 형성된 상황에서, 기판(110)은 증착 장비 내에서 스퍼터링 등의 과정을 거칠 수 있다. 그 결과, 기판(110)의 외면으로 금속 박막(172)이 형성될 수 있다(e).
금속 박막이 형성된 상태에서 아세톤 등의 약품을 이용하여 제1 마스크(210) 및 제2 마스크(220) 등을 제거하거나 벗겨낼 수 있다(f). 제1 마스크(210) 및 제2 마스크(220)가 제거된 이후로, 금속 박막의 일부가 기판(110)에 잔류하여 금속 연결 패턴(170)을 형성할 수 있으며, 금속 연결 패턴(170)은 상부 전극들(140)과 하부 전극들(160)을 전기적으로 연결하는 양질의 와이어 패턴으로서 기능을 할 수 있다.
본 실시예에 따르면, 금속 연결 패턴(170)을 형성하는 과정에서 전극들과 금속 연결 패턴(170) 사이에 접착층이 잔류하지 않기 때문에 낮은 저항을 유지할 수 있으며, 깨끗하면서도 견고한 전기적 연결을 형성할 수 있다.
본 실시예에서 금속 박막은 스퍼터링, 화학 기상 증착, 펄스 레이저 증착 (PLD; Pulsed Laser Deposition), 전자빔 증착(E-beam evaporation), 열 증착(Thermal evaporation), MOMBE(Metal-Organic Molecular Beam Epitaxy) 등의 방법을 통해서 형성할 수 있다.
도시되지는 않았지만, 금속 연결 패턴(170)을 형성한 이후로, 보호 필름을 추가로 부착하여 금속 연결 패턴(170)을 보호할 수도 있다. 보호 필름은 폴리우레탄과 같이 탄성을 가진 소재를 이용할 수 있으며 라미네이팅, 도포 등 다양한 방법으로 형성될 수 있다. 보호 필름은 탄성에 의해서 필름과 기판 사이로 기포가 생기는 것을 방지할 수 있으며, 금속 연결 패턴(170)이 외부 충격 등에 의해 손상되거나 단선되는 것을 방지할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 마이크로 LED 디스플레이 패널
110 : 기판 120 : 마이크로 LED
130 : 스위칭 회로 140 : 상부 전극
150 : 구동 회로부 160 : 하부 전극
170 : 금속 연결 패턴 200 : 감광성 필름
210 : 제1 마스크 212 : 연결 슬릿
220 : 제2 마스크

Claims (16)

  1. 마이크로 LED 디스플레이를 위한 디스플레이 패널의 제조방법에 있어서,
    기판, 상기 기판의 상면에 형성된 다수의 마이크로 LED, 상기 기판의 상면에 형성되어 상기 마이크로 LED를 제어하는 스위칭 회로, 상기 스위칭 회로의 단부에 대응하여 상기 기판의 상면 일측에 형성된 다수의 상부 전극들, 상기 기판의 저면에 형성된 구동회로부, 및 상기 구동회로부에 대응하여 상기 기판의 저면 일측에 형성된 다수의 하부 전극들을 제공하는 단계;
    상기 상부 전극들과 상기 하부 전극들을 연결하는 연결 슬릿이 형성된 제1 마스크를 상기 기판의 상면, 측면 및 저면을 경유하도록 형성하는 단계;
    상기 제1 마스크가 형성된 상기 기판의 외면에 증착으로 금속 박막을 형성하는 단계; 및
    상기 제1 마스크를 제거하여 상기 상부 전극들과 상기 하부 전극들을 잇는 금속 연결 패턴을 상기 기판에 형성하는 단계;를 포함하는 디스플레이 패널의 제조방법.
  2. 제1항에 있어서,
    상기 금속 박막을 형성하는 단계 이전에, 상기 기판 중 상기 제1 마스크에 대응하는 영역 이외의 영역을 커버하는 제2 마스크를 형성하는 단계를 더 포함하는 것을 특징으로 하는 디스플레이 패널의 제조방법.
  3. 제2항에 있어서,
    상기 제2 마스크는 상기 제1 마스크를 형성하기 전, 형성하는 것과 동시에 또는 형성한 이후에 형성되는 것을 특징으로 하는 디스플레이 패널의 제조방법.
  4. 제1항에 있어서,
    상기 제1 마스크는 감광성 필름을 이용하여 형성되는 것을 특징으로 하는 디스플레이 패널의 제조방법.
  5. 제4항에 있어서,
    상기 감광성 필름은 DFR(Dry Film Photoresist) 필름인 것을 특징으로 하는 디스플레이 패널의 제조방법.
  6. 제4항에 있어서,
    상기 제1 마스크를 형성하는 단계는, 상기 연결 슬릿에 대응하도록 상기 감광성 필름을 파지티브 또는 네가티브로 노광하고, 상기 감광성 필름으로부터 상기 연결 슬릿에 대응하는 부분을 제거하여 상기 연결 슬릿을 형성하고, 상기 연결 슬릿이 형성된 상기 감광성 필름을 상기 기판의 상면, 측면 및 저면을 경유하도록 부착하는 것을 특징으로 하는 디스플레이 패널의 제조방법.
  7. 제4항에 있어서,
    상기 제1 마스크를 형성하는 단계는, 상기 감광성 필름을 상기 기판의 상면, 측면 및 저면을 경유하도록 부착하고, 상기 연결 슬릿에 대응하도록 상기 감광성 필름을 파지티브 또는 네가티브로 노광하고, 상기 감광성 필름으로부터 상기 연결 슬릿에 대응하는 부분을 제거하여 상기 연결 슬릿을 형성하는 것을 특징으로 하는 디스플레이 패널의 제조방법.
  8. 제1항에 있어서,
    상기 제1 마스크를 형성하는 단계에서, 상기 기판의 상기 상면과 상기 측면은 90도 이상으로 절곡되거나 상기 저면과 상기 측면은 90도 이상으로 절곡된 것을 특징으로 하는 디스플레이 패널의 제조방법.
  9. 제1항에 있어서,
    상기 금속 박막의 증착은 스퍼터링, 화학 기상 증착, 펄스 레이저 증착 (PLD; Pulsed Laser Deposition), 전자빔 증착(E-beam evaporation), 열 증착(Thermal evaporation) 또는 MOMBE(Metal-Organic Molecular Beam Epitaxy)에 의해서 형성되는 것을 특징으로 하는 디스플레이 패널의 제조방법.
  10. 제1항에 있어서,
    상기 금속 연결 패턴에 대응하여 상기 기판의 상면, 측면 및 저면을 동시에 덮는 보호 필름을 부착하는 단계를 더 포함하는 것을 특징으로 하는 디스플레이 패널의 제조방법.
  11. 제1항에 있어서,
    상기 상부 전극들 또는 상기 하부 전극들 중 적어도 하나는 실버 페이스트, 이황화 몰리브덴(MoS2), 메탈 메쉬 또는 실버 나노 와이어를 이용하여 형성되는 것을 특징으로 하는 디스플레이 패널의 제조방법.
  12. 기판, 상기 기판의 상면에 형성된 다수의 마이크로 LED, 상기 기판의 상면에 형성되어 상기 마이크로 LED를 제어하는 스위칭 회로, 상기 스위칭 회로의 단부에 대응하여 상기 기판의 상면 일측에 형성된 다수의 상부 전극들, 상기 기판의 저면에 형성된 구동회로부, 및 상기 구동회로부에 대응하여 상기 기판의 저면 일측에 형성된 다수의 하부 전극들을 포함하는 디스플레이 패널에 있어서,
    상기 기판의 측면을 경유하여 상기 상부 전극들과 상기 하부 전극들을 잇는 복수의 금속 연결 패턴을 포함하며,
    각각의 상기 금속 연결 패턴은 상기 상부 전극들 각각에 대응하는 제1 단부 및 상기 하부 전극들 각각에 대응하는 제2 단부를 포함하되, 상기 제1 단부는 상기 상부 전극의 상면을 덮으며, 상기 제2 단부는 상기 하부 전극의 저면을 덮고,
    상기 금속 연결 패턴은 금속 증착으로 형성되어, 상기 상부 전극과 상기 제1 단부 사이 및 상기 하부 전극과 상기 제2 단부 사이에 접촉 저항이 없는 것을 특징으로 하는 디스플레이 패널.
  13. 제12항에 있어서,
    상기 금속 연결 패턴의 상기 제1 단부 및 상기 상부 전극 사이 및 상기 제2 단부 및 상기 하부 전극 사이에 접착층이 존재하지 않은 것을 특징으로 하는 디스플레이 패널.
  14. 제12항에 있어서,
    상기 금속 연결 패턴은 스퍼터링, 화학 기상 증착, 펄스 레이저 증착 (PLD; Pulsed Laser Deposition), 전자빔 증착(E-beam evaporation), 열 증착(Thermal evaporation) 또는 MOMBE(Metal-Organic Molecular Beam Epitaxy)에 의해서 형성되는 것을 특징으로 하는 디스플레이 패널.
  15. 제12항에 있어서,
    상기 상부 전극들 또는 상기 하부 전극들 중 적어도 하나는 실버 페이스트, 이황화 몰리브덴(MoS2), 메탈 메쉬 또는 실버 나노 와이어를 이용하여 형성되는 것을 특징으로 하는 디스플레이 패널.
  16. 제12항에 있어서,
    상기 기판은 TFT 유리 기판인 것을 특징으로 하는 디스플레이 패널.
KR1020200016242A 2020-02-11 2020-02-11 디스플레이 패널 및 그 제조방법 KR20200100539A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200016242A KR20200100539A (ko) 2020-02-11 2020-02-11 디스플레이 패널 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200016242A KR20200100539A (ko) 2020-02-11 2020-02-11 디스플레이 패널 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020190018739A Division KR102085160B1 (ko) 2019-02-18 2019-02-18 디스플레이 패널 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20200100539A true KR20200100539A (ko) 2020-08-26

Family

ID=72242407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200016242A KR20200100539A (ko) 2020-02-11 2020-02-11 디스플레이 패널 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20200100539A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764564A (zh) * 2021-08-31 2021-12-07 Tcl华星光电技术有限公司 基板制备方法及膜片结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764564A (zh) * 2021-08-31 2021-12-07 Tcl华星光电技术有限公司 基板制备方法及膜片结构
CN113764564B (zh) * 2021-08-31 2024-01-23 Tcl华星光电技术有限公司 基板制备方法及膜片结构

Similar Documents

Publication Publication Date Title
EP1426461B1 (en) Mask for coating by vacuum evaporation
US8323066B2 (en) Method of manufacturing flexible display device
EP3364239A1 (en) Hollowed electronic display
KR20200004751A (ko) 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
KR20070011165A (ko) 마스크, 마스크 칩, 마스크의 제조 방법, 마스크 칩의 제조방법, 및 전자 기기
KR20200022626A (ko) 마이크로 led를 포함하는 디스플레이 패널 및 그 제조방법
KR101678328B1 (ko) 디스플레이 장치 및 디스플레이 장치 내에 마커를 제조하기 위한 방법
US9601715B2 (en) Method of manufacturing display device, method of exposing terminal of display device and display device
JP6902168B2 (ja) マイクロｌｅｄディスプレイパネルおよびマイクロｌｅｄディスプレイ
KR100982099B1 (ko) 디스플레이 장치 및 그 제조 방법
KR20200100539A (ko) 디스플레이 패널 및 그 제조방법
KR100491589B1 (ko) 전기 광학 장치와 그 제조 방법 및 디바이스와 전자 기기
KR20030058760A (ko) 액정표시소자 제조를 위한 인쇄 장비 및 인쇄 방법
KR102085160B1 (ko) 디스플레이 패널 및 그 제조방법
US20120325536A1 (en) Display device and method for fabricating same
KR20220104543A (ko) 양면 회로 패널 및 그 제조방법
CN110808268A (zh) 一种基板及其制备方法、显示面板、显示器
TWI732530B (zh) 基板側面部配線形成方法
US10497725B2 (en) Method of producing display panel board
KR100671674B1 (ko) 정밀도 향상을 위한 마스크 시스템 및 이를 이용한증착방법
US6787813B2 (en) Substrate exposure apparatus
KR102241443B1 (ko) 표시장치 및 이의 제조방법
JP4643956B2 (ja) 表示装置の製造方法
US20150171030A1 (en) Flexible device substrate and manufacturing method thereof
KR20050077859A (ko) 캐리어 기판 및 이를 이용한 유연한 디스플레이 장치의제조방법.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application