JP2022508779A - 三次元メモリデバイスの多分割階段構造を形成するための方法、及び三次元メモリデバイス - Google Patents
三次元メモリデバイスの多分割階段構造を形成するための方法、及び三次元メモリデバイス Download PDFInfo
- Publication number
- JP2022508779A JP2022508779A JP2021546030A JP2021546030A JP2022508779A JP 2022508779 A JP2022508779 A JP 2022508779A JP 2021546030 A JP2021546030 A JP 2021546030A JP 2021546030 A JP2021546030 A JP 2021546030A JP 2022508779 A JP2022508779 A JP 2022508779A
- Authority
- JP
- Japan
- Prior art keywords
- staircase
- stack structure
- region
- photoresist mask
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 137
- 238000005530 etching Methods 0.000 claims description 75
- 239000000463 material Substances 0.000 claims description 49
- 238000009966 trimming Methods 0.000 claims description 27
- 239000004020 conductor Substances 0.000 claims description 21
- 238000000059 patterning Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 description 30
- 238000004519 manufacturing process Methods 0.000 description 23
- 239000000758 substrate Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 201000004283 Shwachman-Diamond syndrome Diseases 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000019333 sodium laurylsulphate Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
Claims (30)
- 三次元(3D)メモリデバイスの階段構造を形成するための方法であって、
交互に配置された第1の材料層および第2の材料層を含むスタック構造を形成することと、
前記スタック構造の第1の領域内に第1のフォトレジストマスクをパターン化することと、
前記第1のフォトレジストマスクを第1の方向にトリミングし、かつ前記第1のフォトレジストマスクによって覆われていない前記スタック構造の部分をエッチングする複数のサイクルによって、前記スタック構造の前記第1の領域内に前記第1の方向に異なる深さで第1の複数の分割部分を形成することと、
前記スタック構造の前記第1の領域内に、前記第1の方向に垂直な第2の方向に前記第1の複数の分割部分の複数の第1の階段を形成することと、
前記複数の第1の階段を形成した後、前記スタック構造の第2の領域内に第2のフォトレジストマスクをパターン化することと、
前記第2のフォトレジストマスクを前記第1の方向にトリミングし、かつ前記第2のフォトレジストマスクによって覆われていない前記スタック構造の別の部分をエッチングする複数のサイクルによって、前記スタック構造の前記第2の領域内に前記第1の方向に異なる深さで第2の複数の分割部分を形成することと、
前記スタック構造の前記第2の領域内に前記第2の方向に前記第2の複数の分割部分の複数の第2の階段を形成することとを含む、方法。 - 前記第1のフォトレジストマスクが、前記第1の方向に互いに分離された複数の第1のパターンを含む、請求項1に記載の方法。
- 前記第1の複数の分割部分を形成することが
前記第1のフォトレジストマスクによって覆われていない前記スタック構造の前記部分を階段の深さだけエッチングすることと、
前記第1のフォトレジストマスクをトリミングして、前記第1のフォトレジストマスクによって覆われていない前記スタック構造の前記部分を拡大することと、
前記トリミングされた第1のフォトレジストマスクによって覆われていない前記スタック構造の前記拡大された部分を前記階段の深さだけエッチングすることと、
前記第1の複数の分割部分の数に基づいて、トリミングおよびエッチングの前記サイクルを繰り返すこととを含む、請求項1または2に記載の方法。 - 前記第1のフォトレジストマスクが、前記第1の方向と前記第2の方向の両方にトリミングされる、請求項3に記載の方法。
- 前記スタック構造の前記第1の領域が、前記スタック構造の前記第2の領域よりも前記3Dメモリデバイスのメモリアレイ構造に近い、請求項1から4のいずれか一項に記載の方法。
- 前記スタック構造の前記第2の領域が、前記第2の方向に前記スタック構造の前記第1の領域から分離されている、請求項1から5のいずれか一項に記載の方法。
- 前記スタック構造の前記第2の領域が、前記第2の方向に前記スタック構造の前記第1の領域に当接する、請求項1から5のいずれか一項に記載の方法。
- 前記スタック構造の前記第2の領域が、前記第2の方向に前記スタック構造の前記第1の領域と重複する、請求項1から5のいずれか一項に記載の方法。
- 前記第2のフォトレジストマスクが、前記第1の方向に互いに分離された複数の第2のパターンを含む、請求項1から8のいずれか一項に記載の方法。
- 前記第2の複数の分割部分を形成することが、
前記第2のフォトレジストマスクによって覆われていない前記スタック構造の前記部分を前記階段の深さだけエッチングすることと、
前記第2のフォトレジストマスクをトリミングして、前記第2のフォトレジストマスクによって覆われていない前記スタック構造の前記部分を拡大することと、
前記トリミングされた第2のフォトレジストマスクによって覆われていない前記スタック構造の前記拡大された部分を前記階段の深さだけエッチングすることと、
前記第2の複数の分割部分の数に基づいて、トリミングおよびエッチングの前記サイクルを繰り返すこととを含む、請求項3または4に記載の方法。 - 前記第2のフォトレジストマスクが、前記第1の方向と第2の方向の両方にトリミングされる、請求項10に記載の方法。
- 前記第2の複数の分割部分の数が、前記第1の複数の分割部分の数と同じである、請求項10に記載の方法。
- 前記第1の材料層のそれぞれが導体層を含み、前記第2の材料層のそれぞれが誘電体層を含む、請求項1から12のいずれか一項に記載の方法。
- 前記第1の材料層のそれぞれが第1の誘電体層を含み、前記第2の材料層のそれぞれが前記第1の誘電体層とは異なる第2の誘電体層を含む、請求項1から12のいずれか一項に記載の方法。
- 三次元(3D)メモリデバイスの階段構造を形成するための方法であって、
第1のフォトレジストマスクに基づいて前記階段構造において異なる深さでいくつかの数の分割部分を含む第1の複数の階段を形成することと、
前記第1の複数の階段を形成した後、第2のフォトレジストマスクに基づいて前記階段構造において前記いくつかの数の分割部分を含む第2の複数の階段を形成することとを含み、
前記階段構造は、前記第1の複数の階段から前記第2の複数の階段にかけて、前記3Dメモリデバイスのメモリアレイ構造から離れて下向きに傾斜する、方法。 - 前記第1の複数の階段を形成することが、
交互に配置された第1の材料層および第2の材料層を含むスタック構造の第1の領域内に前記第1のフォトレジストマスクをパターン化することと、
前記第1のフォトレジストマスクを第1の方向にトリミングし、かつ前記第1のフォトレジストマスクによって覆われていない前記スタック構造の部分をエッチングする複数のサイクルによって、前記スタック構造の前記第1の領域内に前記第1の方向に異なる深さで前記分割部分を形成することと、
前記スタック構造の前記第1の領域内に、前記第1の方向に垂直な第2の方向に前記複数の第1の階段を形成することとを含む、請求項15に記載の方法。 - 前記第2の複数の階段を形成することが、
前記第2のフォトレジストマスクを前記スタック構造の第2の領域内にパターン化することと、
前記第2のフォトレジストマスクを前記第1の方向にトリミングし、かつ前記第2のフォトレジストマスクによって覆われていない前記スタック構造の別の部分をエッチングする複数のサイクルによって、前記スタック構造の前記第2の領域内に前記第1の方向に異なる深さで前記分割部分を形成することと、
前記スタック構造の前記第2の領域内に前記第2の方向に前記複数の第2の階段を形成することとを含む、請求項16に記載の方法。 - 前記分割部分を形成することが、
前記第1または第2のフォトレジストマスクによって覆われていない前記スタック構造の前記部分を階段の深さだけエッチングすることと、
前記第1または第2のフォトレジストマスクをトリミングして、前記第1または第2のフォトレジストマスクによって覆われていない前記スタック構造の前記部分を拡大することと、
前記トリミングされた第1または第2のフォトレジストマスクによって覆われていない前記スタック構造の前記拡大された部分を前記階段の深さだけエッチングすることと、
前記分割部分の数に基づいて、トリミングおよびエッチングの前記サイクルを繰り返すこととを含む、請求項16または17に記載の方法。 - 前記第1または第2のフォトレジストマスクが、前記第1の方向と第2の方向の両方にトリミングされる、請求項18に記載の方法。
- 前記スタック構造の前記第2の領域が、前記第2の方向に前記スタック構造の前記第1の領域から分離されている、請求項16から19のいずれか一項に記載の方法。
- 前記スタック構造の前記第2の領域が、前記第2の方向に前記スタック構造の前記第1の領域に当接する、請求項16から19のいずれか一項に記載の方法。
- 前記スタック構造の前記第2の領域が、前記第2の方向に前記スタック構造の前記第1の領域と重複する、請求項16から19のいずれか一項に記載の方法。
- 前記第1の材料層のそれぞれが導体層を含み、前記第2の材料層のそれぞれが誘電体層を含む、請求項16から22のいずれか一項に記載の方法。
- 前記第1の材料層のそれぞれが第1の誘電体層を含み、前記第2の材料層のそれぞれが前記第1の誘電体層とは異なる第2の誘電体層を含む、請求項16から22のいずれか一項に記載の方法。
- 三次元(3D)メモリデバイスであって、
メモリアレイ構造と、
第1の方向に異なる深さで第1の数の分割部分を含む、第1の複数の階段と、
前記第1の方向に垂直な第2の方向に、前記第1の複数の階段よりも前記メモリアレイ構造から遠く離れており、前記第1の数の前記分割部分を含む、第2の複数の階段と、
前記第2の方向に、前記第1の複数の階段と前記第2の複数の階段との間にあり、前記第1の数よりも少ない第2の数の分割部分を前記第1の方向に含む、少なくとも1つの中間階段とを含む、階段構造とを備える、三次元(3D)メモリデバイス。 - 前記第1の数が3であり、前記第2の数が2である、請求項25に記載の3Dメモリデバイス。
- 前記第1の数が4であり、前記第2の数が2または3である、請求項25に記載の3Dメモリデバイス。
- 前記第1および第2の複数の階段の前記分割部分が、前記第1の方向に互いに分離された複数の領域内に配設されている、請求項25から27のいずれか一項に記載の3Dメモリデバイス。
- 前記複数の領域のうちの隣接する2つの間の距離が、前記第2の方向においてほぼ同じである、請求項28に記載の3Dメモリデバイス。
- 前記第1および第2の複数の階段の総数が、64以上である、請求項25から29のいずれか一項に記載の3Dメモリデバイス。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2018/110800 WO2020077587A1 (en) | 2018-10-18 | 2018-10-18 | Methods for forming multi-division staircase structure of three-dimensional memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022508779A true JP2022508779A (ja) | 2022-01-19 |
JP7246500B2 JP7246500B2 (ja) | 2023-03-27 |
Family
ID=65713863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021546030A Active JP7246500B2 (ja) | 2018-10-18 | 2018-10-18 | 三次元メモリデバイスの多分割階段構造を形成するための方法 |
Country Status (7)
Country | Link |
---|---|
US (3) | US10714492B2 (ja) |
EP (1) | EP3827460B1 (ja) |
JP (1) | JP7246500B2 (ja) |
KR (1) | KR102648030B1 (ja) |
CN (2) | CN111293119B (ja) |
TW (1) | TWI679750B (ja) |
WO (1) | WO2020077587A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020077587A1 (en) * | 2018-10-18 | 2020-04-23 | Yangtze Memory Technologies Co., Ltd. | Methods for forming multi-division staircase structure of three-dimensional memory device |
CN109941962B (zh) * | 2019-03-28 | 2021-06-01 | 南京大学 | 一种电学连接高密度坡面台阶纳米线的方法 |
WO2020204614A1 (ko) * | 2019-04-04 | 2020-10-08 | 삼성전자 주식회사 | 3차원 플래시 메모리 및 그 제조 방법 |
JP7412451B2 (ja) * | 2019-08-23 | 2024-01-12 | 長江存儲科技有限責任公司 | 垂直メモリデバイス |
KR102674073B1 (ko) * | 2020-03-23 | 2024-06-10 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 3차원 메모리 디바이스의 계단 구조 및 이를 형성하기 위한 방법 |
CN111758162B (zh) | 2020-05-15 | 2021-03-12 | 长江存储科技有限责任公司 | 三维nand存储器件及其形成方法 |
CN113345905B (zh) * | 2020-06-05 | 2024-04-30 | 长江存储科技有限责任公司 | 三维存储器件中的阶梯结构及用于形成其的方法 |
US11800704B2 (en) | 2020-09-02 | 2023-10-24 | Macronix International Co., Ltd. | Memory device and manufacturing method for the same |
TWI772875B (zh) * | 2020-09-02 | 2022-08-01 | 旺宏電子股份有限公司 | 記憶體裝置及其製造方法 |
US11961801B2 (en) | 2021-07-12 | 2024-04-16 | Micron Technology, Inc. | Integrated circuitry, memory circuitry comprising strings of memory cells, and method of forming integrated circuitry |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011142276A (ja) * | 2010-01-08 | 2011-07-21 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
US20140057429A1 (en) * | 2012-08-27 | 2014-02-27 | Samsung Electronics Co., Ltd. | Method of Forming a Step Pattern Structure |
US20150228623A1 (en) * | 2014-02-13 | 2015-08-13 | Jung-Ik Oh | Staircase-shaped connection structures of three-dimensional semiconductor devices and methods of forming the same |
US20170033117A1 (en) * | 2015-07-31 | 2017-02-02 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
JP2017112363A (ja) * | 2015-12-17 | 2017-06-22 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 垂直型メモリ素子 |
US20170200676A1 (en) * | 2016-01-08 | 2017-07-13 | Da Woon JEONG | Three-dimensional (3d) semiconductor memory devices and methods of manufacturing the same |
JP2018049966A (ja) * | 2016-09-23 | 2018-03-29 | 東芝メモリ株式会社 | 半導体記憶装置及びその製造方法 |
CN108550574A (zh) * | 2018-05-03 | 2018-09-18 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7662721B2 (en) * | 2006-03-15 | 2010-02-16 | Infineon Technologies Ag | Hard mask layer stack and a method of patterning |
JP5091526B2 (ja) | 2007-04-06 | 2012-12-05 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
US8530350B2 (en) * | 2011-06-02 | 2013-09-10 | Micron Technology, Inc. | Apparatuses including stair-step structures and methods of forming the same |
KR20140008622A (ko) * | 2012-07-10 | 2014-01-22 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
CN103928395B (zh) * | 2013-01-16 | 2017-05-03 | 旺宏电子股份有限公司 | 三维叠层半导体装置及其制造方法 |
KR102046504B1 (ko) * | 2013-01-17 | 2019-11-19 | 삼성전자주식회사 | 수직형 반도체 소자의 패드 구조물 및 배선 구조물 |
KR102045249B1 (ko) * | 2013-01-18 | 2019-11-15 | 삼성전자주식회사 | 3차원 반도체 소자의 배선 구조물 |
JP2014183225A (ja) * | 2013-03-19 | 2014-09-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
CN104392962B (zh) | 2014-04-28 | 2017-06-13 | 中国科学院微电子研究所 | 三维半导体器件制造方法 |
KR20160128731A (ko) * | 2015-04-29 | 2016-11-08 | 에스케이하이닉스 주식회사 | 3차원 반도체 장치 |
CN107431063B (zh) * | 2015-06-15 | 2020-03-31 | 桑迪士克科技有限责任公司 | 与三维存储器器件集成的无源器件 |
KR102492979B1 (ko) * | 2015-12-11 | 2023-01-31 | 삼성전자주식회사 | 수직형 메모리 장치 |
KR102649372B1 (ko) * | 2016-01-08 | 2024-03-21 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
KR102509899B1 (ko) * | 2016-01-14 | 2023-03-14 | 삼성전자주식회사 | 수직형 메모리 소자 및 그 형성 방법 |
KR102635843B1 (ko) * | 2016-02-26 | 2024-02-15 | 삼성전자주식회사 | 반도체 장치 |
KR102550571B1 (ko) * | 2016-05-02 | 2023-07-04 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
CN106409769A (zh) * | 2016-07-04 | 2017-02-15 | 武汉新芯集成电路制造有限公司 | 一种形成梯形结构的存储堆栈的方法 |
KR102508918B1 (ko) * | 2016-12-22 | 2023-03-10 | 삼성전자주식회사 | 수직형 반도체 소자 |
KR102342552B1 (ko) * | 2017-03-09 | 2021-12-23 | 삼성전자주식회사 | 3차원 반도체 소자 및 그 형성방법 |
US11342351B2 (en) * | 2018-01-10 | 2022-05-24 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor device |
CN108711572B (zh) * | 2018-06-29 | 2023-12-08 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
KR102624633B1 (ko) * | 2018-08-09 | 2024-01-12 | 삼성전자주식회사 | 수직형 메모리 장치 |
WO2020077587A1 (en) * | 2018-10-18 | 2020-04-23 | Yangtze Memory Technologies Co., Ltd. | Methods for forming multi-division staircase structure of three-dimensional memory device |
-
2018
- 2018-10-18 WO PCT/CN2018/110800 patent/WO2020077587A1/en unknown
- 2018-10-18 KR KR1020217002079A patent/KR102648030B1/ko active IP Right Grant
- 2018-10-18 CN CN202010098703.8A patent/CN111293119B/zh active Active
- 2018-10-18 CN CN201880002071.1A patent/CN109496354B/zh active Active
- 2018-10-18 JP JP2021546030A patent/JP7246500B2/ja active Active
- 2018-10-18 EP EP18937522.3A patent/EP3827460B1/en active Active
- 2018-11-20 US US16/195,852 patent/US10714492B2/en active Active
- 2018-11-22 TW TW107141665A patent/TWI679750B/zh active
-
2020
- 2020-06-10 US US16/898,288 patent/US10937796B2/en active Active
-
2021
- 2021-02-04 US US17/168,130 patent/US20210159240A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011142276A (ja) * | 2010-01-08 | 2011-07-21 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
US20140057429A1 (en) * | 2012-08-27 | 2014-02-27 | Samsung Electronics Co., Ltd. | Method of Forming a Step Pattern Structure |
US20150228623A1 (en) * | 2014-02-13 | 2015-08-13 | Jung-Ik Oh | Staircase-shaped connection structures of three-dimensional semiconductor devices and methods of forming the same |
US20170033117A1 (en) * | 2015-07-31 | 2017-02-02 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
JP2017112363A (ja) * | 2015-12-17 | 2017-06-22 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 垂直型メモリ素子 |
US20170200676A1 (en) * | 2016-01-08 | 2017-07-13 | Da Woon JEONG | Three-dimensional (3d) semiconductor memory devices and methods of manufacturing the same |
JP2018049966A (ja) * | 2016-09-23 | 2018-03-29 | 東芝メモリ株式会社 | 半導体記憶装置及びその製造方法 |
CN108550574A (zh) * | 2018-05-03 | 2018-09-18 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR102648030B1 (ko) | 2024-03-14 |
EP3827460A1 (en) | 2021-06-02 |
US20200127001A1 (en) | 2020-04-23 |
US20210159240A1 (en) | 2021-05-27 |
CN109496354B (zh) | 2020-01-17 |
US10937796B2 (en) | 2021-03-02 |
CN111293119B (zh) | 2021-02-19 |
JP7246500B2 (ja) | 2023-03-27 |
CN111293119A (zh) | 2020-06-16 |
EP3827460B1 (en) | 2024-04-10 |
TWI679750B (zh) | 2019-12-11 |
CN109496354A (zh) | 2019-03-19 |
KR20210022106A (ko) | 2021-03-02 |
US10714492B2 (en) | 2020-07-14 |
US20200303392A1 (en) | 2020-09-24 |
WO2020077587A1 (en) | 2020-04-23 |
EP3827460A4 (en) | 2022-03-02 |
TW202017150A (zh) | 2020-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2022508779A (ja) | 三次元メモリデバイスの多分割階段構造を形成するための方法、及び三次元メモリデバイス | |
JP7089067B2 (ja) | 3次元メモリデバイスおよびその形成方法 | |
JP2022540024A (ja) | 三次元メモリデバイス | |
CN109155318B (zh) | 多分割3d nand存储器件 | |
JP7192121B2 (ja) | 3次元メモリデバイスにおける階段構造の形成 | |
JP2022530357A (ja) | 3次元メモリデバイス内の階段構造およびそれを形成するための方法 | |
CN109314112B (zh) | 形成用于三维存储器件双侧布线的阶梯结构的方法 | |
TWI815033B (zh) | 具有梅花形狀的溝道結構的三維記憶體元件 | |
TWI797471B (zh) | 具有汲極選擇閘極切口的三維記憶體元件及其形成和操作方法 | |
TWI776138B (zh) | 三維記憶體裝置的多分區階梯結構及其形成方法 | |
TW202203438A (zh) | 用於形成具有擁有梅花形狀的的通道結構三維記憶體件的方法 | |
TWI747667B (zh) | 三維記憶體件中的同軸階梯結構及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210414 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7246500 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |