JP2022144836A - アイソレータ - Google Patents

アイソレータ Download PDF

Info

Publication number
JP2022144836A
JP2022144836A JP2021046018A JP2021046018A JP2022144836A JP 2022144836 A JP2022144836 A JP 2022144836A JP 2021046018 A JP2021046018 A JP 2021046018A JP 2021046018 A JP2021046018 A JP 2021046018A JP 2022144836 A JP2022144836 A JP 2022144836A
Authority
JP
Japan
Prior art keywords
insulating layer
dielectric constant
isolator
contact
isolator according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021046018A
Other languages
English (en)
Inventor
達也 大黒
Tatsuya Oguro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021046018A priority Critical patent/JP2022144836A/ja
Priority to CN202110878852.0A priority patent/CN115117027A/zh
Priority to US17/468,531 priority patent/US11605868B2/en
Publication of JP2022144836A publication Critical patent/JP2022144836A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/36—Isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/324—Insulation between coil and core, between different winding sections, around the coil; Other insulation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
    • H01F2019/085—Transformer for galvanic isolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】信頼性を向上できるアイソレータを提供する。【解決手段】アイソレータは、下部電極と、第１絶縁層と、第２絶縁層と、上部電極と、低誘電率部とを有する。前記第１絶縁層は、前記下部電極上に設けられ、上部に突部を有する。前記第２絶縁層は、前記突部上に設けられ、前記突部の直上域から側方に延出する。前記第２絶縁層の比誘電率は、前記第１絶縁層の比誘電率よりも高い。前記上部電極は、前記第２絶縁層の上面に接する。前記低誘電率部は、前記突部の側面及び前記第２絶縁層の下面に接する。前記低誘電率部の比誘電率は、前記第１絶縁層の比誘電率よりも低い。【選択図】図３

Description

本発明の実施形態は、アイソレータに関する。
２つの電極間の誘電結合または容量結合によって信号を送信または受信するアイソレータは、一組の電極を含む一重構造によって構造を簡素化し、信号の伝送性能を向上できる。しかしながら、一組の電極間に印加電圧のほとんどが印加されるため、高電圧下における電極の信頼性の向上が課題になっている。
特開２０２０－１５０２４１号公報
本発明の実施形態は、信頼性を向上できるアイソレータを提供する。
実施形態に係るアイソレータは、下部電極と、第１絶縁層と、第２絶縁層と、上部電極と、低誘電率部とを有する。前記第１絶縁層は、前記下部電極上に設けられ、上部に突部を有する。前記第２絶縁層は、前記突部上に設けられ、前記突部の直上域から側方に延出する。前記第２絶縁層の比誘電率は、前記第１絶縁層の比誘電率よりも高い。前記上部電極は、前記第２絶縁層の上面に接する。前記低誘電率部は、前記突部の側面及び前記第２絶縁層の下面に接する。前記低誘電率部の比誘電率は、前記第１絶縁層の比誘電率よりも低い。
第１実施形態に係るアイソレータを示す断面図である。 下部電極と上部電極を示す平面図である。 図１の領域Ａを示す拡大断面図である。 （ａ）～（ｃ）は、第１実施形態に係るアイソレータの製造方法を示す模式図である。 （ａ）、（ｂ）は、第１実施形態に係るアイソレータの製造方法を示す模式図である。 第１実施形態の変形例に係るアイソレータを示す拡大断面図である。 第２実施形態に係るアイソレータを示す拡大断面図である。 （ａ）、（ｂ）は、第２実施形態に係るアイソレータの製造方法を示す模式図である。 （ａ）、（ｂ）は、第２実施形態に係るアイソレータの製造方法を示す模式図である。 第２実施形態の変形例に係るアイソレータを示す拡大断面図である。 （ａ）は、第３実施形態に係るアイソレータを示す拡大断面図であり、（ｂ）は、第３実施形態の第１変形例に係るアイソレータを示す拡大断面図である。 第３実施形態の第２変形例に係るアイソレータを示す拡大断面図である。 （ａ）～（ｃ）は、第３実施形態の第２変形例に係るアイソレータの製造方法を示す模式図である。
以下に、各実施形態について図面を参照しつつ説明する。
なお、図面は模式的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。さらに、本明細書と各図において、既出の図に関して説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、本実施形態に係るアイソレータを示す断面図である。
図２は、下部電極と上部電極を示す平面図である。
図３は、図１の領域Ａを示す拡大断面図である。
図１に示すように、アイソレータ１０１は、シリコン基板４１と、層間絶縁層４２と、複合絶縁層２０と、第１パッド３１と、第２パッド３２と、下部電極１１Ｅと、上部電極１２Ｅと、下部配線３３と、上部配線３４と、ビアプラグ３５を有する。アイソレータ１０１は、例えば、デジタルアイソレータである。
シリコン基板４１は、アイソレータ１０１の下面を構成している。層間絶縁層４２は、シリコン基板４１上に設けられている。下部配線３３と下部電極１１Ｅは、層間絶縁層４２の上部に設けられており、相互に接続されている。複合絶縁層２０は、層間絶縁層４２上に設けられている。複合絶縁層２０の上部には、上部電極１２Ｅと上部配線３４が設けられている。図１に示すように、複合絶縁層２０は、下部電極１１Ｅと上部電極１２Ｅとを絶縁している。
図１に示すように、ビアプラグ３５は、複合絶縁層２０内に設けられ、下端が下部配線３３に接続され、上端が上部配線３４に接続されている。上部配線３４は、第１パッド３１に接続されている。
下部電極１１Ｅは、下部配線３３、ビアプラグ３５及び上部配線３４を介して第１パッド３１に接続されている。上部電極１２Ｅは、第２パッド３２に接続されている。
図１に示すように、第１パッド３１と第２パッド３２は、複合絶縁層２０上に設けられ、外部に露出している。第１パッド３１と第２パッド３２は、それぞれ異なる外部機器に接続されている。
図２に示すように、下部電極１１Ｅと上部電極１２Ｅは、導電体からなり、例えば、銅（Ｃｕ）を含む。下部電極１１Ｅと上部電極１２Ｅは、長尺状であり、上方から見て渦巻状に形成されたコイル部分１１、１２を含む。上部電極１２Ｅのコイル部分１２は、上方から見て下部電極１１Ｅのコイル部分１１に重なって設けられている。コイル部分１１、１２は、渦巻状の下面、上面、外側面、内側面を有する。
ここで、説明の便宜上、本明細書においては、図１、図２に示すとおり、上方から見て、コイル部分１２全体の中心に向かう方向を内方といい、その反対に向かう方向を外方といい、各構成において内方に向いた側面を内側面といい、外方に向いた側面を外側面という。また、コイル部分１１からコイル部分１２に向かう方向を「上」といい、その逆方向を「下」というが、この表現もまた便宜的なものであり、重力の方向とは無関係である。上下方向の長さは、「厚さ」または「高さ」ともいう。各構成の「幅」は、特記しない限り、各構成の長手方向及び上下方向に直交する方向の長さである。
上部電極１２Ｅの下部は、例えば、バリア層としてチタン（Ｔｉ）または窒化チタン（ＴｉＮ）を含む。図３に示すように、上部電極１２Ｅにおけるコイル部分１２において、外側面と下面の間の角を含む部分が外側下角部１２ａであり、内側面と下面の間の角を含む部分が内側下角部１２ｂである。
図３に示すように、コイル部分１２の幅ｔ２は、例えば３μｍである。図１に示すように、下部電極１１Ｅにおけるコイル部分１１の幅ｔ１は、例えば３μｍである。
図３に示すように、複合絶縁層２０は、第１絶縁層２１と、第２絶縁層２２と、第３絶縁層２３と、保護絶縁層２５を有する。図１、図３に示すように、第１絶縁層２１は、下部電極１１Ｅと層間絶縁層４２の上に設けられ、上部電極１２Ｅの下に設けられている。
第１絶縁層２１の上部には、突部２１ａが設けられている。突部２１ａは、例えば、上部電極１２Ｅのコイル部分１２と同様、上方から見て、渦形状になっている。図３に示すように、突部２１ａの上面、外側面及び内側面は、第１絶縁層２１の上面２１Ｂの一部を構成している。突部２１ａは、例えば、コイル部分１２の直下域においてコイル部分１２の外側下角部１２ａと内側下角部１２ｂの直下域を除いた領域に設けられている。
第１絶縁層２１は、例えば、シリコン酸化物（ＳｉＯ）を含む。第１絶縁層２１の比誘電率は、例えば４．１である。
第２絶縁層２２は、例えば、上部電極１２Ｅのコイル部分１２と同様、上方から見て渦形状になっている。図３に示すように、第２絶縁層２２は、突部２１ａ上に設けられ、下面が突部２１ａの上面に接している。第２絶縁層２２は、突部２１ａの直上域から側方に延出した略薄板形状である。第２絶縁層２２の下面と、突部２１ａの側面と、第１絶縁層２１の上面２１Ｂにおいて突部２１ａの側面に接した領域によって囲まれた空間は、溝部Ｍ１である。
図３に示すように、第２絶縁層２２は、例えばコイル部分１２の直下域に設けられている。上方から見て、第２絶縁層２２が設けられた領域は、コイル部分１２の直下域と略同一である。第２絶縁層２２の外側面は、コイル部分１２の外側面の直下域に設けられている。
第２絶縁層２２の上面は、コイル部分１２の下面に接し、コイル部分１２の外側下角部１２ａと内側下角部１２ｂに接している。第２絶縁層２２の幅は、例えばコイル部分１２の幅と略同一である。第２絶縁層２２の厚さは、例えば０．５μｍである。
第２絶縁層２２は、例えば窒素（Ｎ）と珪素（Ｓｉ）を含み、例えば窒化シリコン（ＳｉＮ）を含む。第２絶縁層２２の比誘電率は、第１絶縁層２１の比誘電率より高い。第２絶縁層２２の比誘電率は、例えば７である。また、第２絶縁層２２の内部応力は、第１絶縁層２１の内部応力より高く、第３絶縁層２３の内部応力より高い。
図３に示すように、第３絶縁層２３は、第１絶縁層２１と第２絶縁層２２とコイル部分１２を覆っている。第３絶縁層２３は、底部２３ａと、上部２３ｂと、側部２３ｃを有する。底部２３ａは、第１絶縁層２１の上面２１Ｂ上に設けられ、上面２１Ｂに接している。
図３に示すように、第３絶縁層２３の底部２３ａは、コイル部分１２に対して外方に設けられた外側底部２３ａ１と、内方に設けられた内側底部２３ａ２を有する。外側底部２３ａ１における内方の端部２３ａａ１（特許請求の範囲における低誘電率部）は、突部２１ａの外側面と、第２絶縁層２２の下面に接している。端部２３ａａ１は、コイル部分１２の外側下角部１２ａの直下域に設けられている。
内側底部２３ａ２における外方の端部２３ａａ２（特許請求の範囲における低誘電率部）は、第１絶縁層２１の突部２１ａの内側面と、第２絶縁層２２の下面に接している。端部２３ａａ２は、コイル部分１２の内側下角部１２ｂの直下域に設けられている。
端部２３ａａ１、２３ａａ２は、溝部Ｍ１内に設けられている。端部２３ａａ１、２３ａａ２の厚さは、第１絶縁層２１の突部２１ａの高さと略同一である。端部２３ａａ１、２３ａａ２は、例えばボイドを含まない。端部２３ａａ１、２３ａａ２の厚さは、例えば１．５μｍである。
第３絶縁層２３の側部２３ｃは、外側壁部２３ｃ１と内側壁部２３ｃ２を有する。外側壁部２３ｃ１は、外側底部２３ａ１における端部２３ａａ１の外方において隣接した部分の上に接している。外側壁部２３ｃ１は、第２絶縁層２２の外側面とコイル部分１２の外側面の外方に設けられ、第２絶縁層２２の外側面とコイル部分１２の外側面に接している。
内側壁部２３ｃ２は、内側底部２３ａ２における端部２３ａａ２の内方において隣接した部分の上に接している。内側壁部２３ｃ２は、第２絶縁層２２の内側面とコイル部分１２の内側面の内方に設けられ、第２絶縁層２２の内側面とコイル部分１２の内側面に接している。
第３絶縁層２３の上部２３ｂは、外側壁部２３ｃ１の上端と、内側壁部２３ｃ２の上端に接している。上部２３ｂは、コイル部分１２上に設けられ、コイル部分１２の上面に接している。
図３に示すように、第３絶縁層２３の外側壁部２３ｃ１の内外方向における長さである厚さと、内側壁部２３ｃ２の内外方向における長さである厚さは、略同一である。外側壁部２３ｃ１の厚さと、上部２３ｂの厚さは、略同一である。外側底部２３ａ１の厚さは、内側底部２３ａ２の厚さと略同一である。外側底部２３ａ１の厚さは、例えば外側壁部２３ｃ１の厚さと略同一であり、第２絶縁層２２の厚さより大きい。第３絶縁層２３の端部２３ａａ１、２３ａａ２の幅は、例えば、２０ｎｍ以上であり、例えば、１０～２０ｎｍである。
第３絶縁層２３は、例えばフッ素添加シリコン酸化物（ＳｉＯＦ、またはＦＳＧ（fluorine doped silicate glass）と、有機塗布ガラス（Spin on Glass：ＳＯＧ）と、炭素添加シリコン酸化物（ＳｉＯＣ）と、例えばＳｉＬＫ（登録商標）などのアロマティック系有機樹脂と、ベンゾシクロブテン（Benzocyclobutene：ＢＣＢ）のうち、少なくとも１つを含む。第３絶縁層２３の比誘電率は、第１絶縁層２１の比誘電率より低い。第３絶縁層２３の比誘電率は、例えば２．０である。
図３に示すように、保護絶縁層２５は、複合絶縁層２０の上部に設けられ、第３絶縁層２３上に設けられている。保護絶縁層２５上には、第１パッド３１と第２パッド３２が露出している。保護絶縁層２５は、例えば、シリコン酸化物またはポリイミド（polyimide）を含む。
以下に、本実施形態に係るアイソレータの動作について説明する。
アイソレータ１０１は、第１パッド３１に一の外部機器の出力端子または入力端子が接続され、第２パッド３２に他の外部機器の入力端子または出力端子が接続されており、第１パッド３１と第２パッド３２の間には、例えば５００Ｖの電圧が印加される。これにより、アイソレータ１０１は、下部電極１１Ｅのコイル部分１１と上部電極１２Ｅのコイル部分１２の間における誘電結合により、一の外部機器と他の外部機器の間において信号を送受信する。
この際、コイル部分１１、１２の間には、例えば５００Ｖの電圧が印加され、コイル部分１２の外側下角部１２ａにおいて電界強度が高くなる傾向がある。アイソレータ１０１においては、コイル部分１２の直下における所定部分に印加される電圧を調整することにより、コイル部分１２の下面に接する第２絶縁層２２の電界強度を低減し、コイル部分１２の外側下角部１２ａにおける電界強度を緩和している。
詳細には、コイル部分１２の直下における所定部分において、比誘電率と厚さが異なる第２絶縁層２２と第３絶縁層２３を第１絶縁層２１上に配置することにより、所定部分に印加される電圧が、第２絶縁層２２と第３絶縁層２３と第１絶縁層２１において分圧されて印加される。分圧は、所定部分における第１絶縁層２１、第２絶縁層２２及び第３絶縁層２３のそれぞれの厚さと比誘電率の関係から決まる。
第１絶縁層２１、第２絶縁層２２及び第３絶縁層２３のうち、第１絶縁層２１への分圧が最も大きくなるが、第１絶縁層２１は最も厚いため、第１絶縁層２１の電界強度は中間的な値となる。比誘電率が低く第１絶縁層２１より薄い第３絶縁層２３への分圧は、第１絶縁層２１に次いで大きくなるが、電界強度は所定部分において最も高くなる。比誘電率が高く所定部分において最も薄い第２絶縁層２２への分圧は、最も小さくなり、電界強度も所定部分において最も小さくなる。このように、コイル部分１２の直下に設けられた第２絶縁層２２の電界強度を小さくすることにより、コイル部分１２の外側下角部１２ａにおける電界強度を緩和できる。
以下に、本実施形態に係るアイソレータ１０１の製造方法について説明する。
図４（ａ）～（ｃ）と図５（ａ）、（ｂ）は、本実施形態に係るアイソレータの製造方法を示す模式図である。
先ず、図１に示すように、シリコン基板４１を準備し、トランジスタ等の素子を形成する。次に、シリコン基板４１の上に層間絶縁層４２を形成する。層間絶縁層４２は、例えば、化学気相成長法（Chemical Vapor Deposition法：ＣＶＤ法）を用いて形成される。
次に、例えば、下部配線３３と下部電極１１Ｅを層間絶縁層４２の上部に形成する。
次に、層間絶縁層４２、下部配線３３、及び、下部電極１１Ｅの上に、第１絶縁層２１を形成する。第１絶縁層２１は、例えば、プラズマを用いたＣＶＤ法により形成する。
図４（ａ）に示すように、第１絶縁層２１の上に高誘電体膜２２ｍを形成する。高誘電体膜２２ｍは、例えば窒化シリコン（ＳｉＮ）を含み、例えば、プラズマＣＶＤ法により形成する。
次に、複合絶縁層２０の所定箇所をエッチングして、ビアプラグ３５（図１参照）を形成する。
図４（ｂ）に示すように、上部電極１２Ｅを形成する。これにより、高誘電体膜２２ｍの上にコイル部分１２が形成される。上部電極１２Ｅの形成時には、例えば上部配線３４も同時に形成する。上部配線３４と上部電極１２Ｅは、例えば、スパッタ法等のめっき加工により形成する。
図４（ｃ）に示すように、例えば上部電極１２Ｅをマスクとして高誘電体膜２２ｍをエッチングすることにより、高誘電体膜２２ｍにおける上部電極１２Ｅの直下域以外の部分を除去して、第２絶縁層２２を形成する。高誘電体膜２２ｍの除去は、例えば反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）等の異方性エッチングにより行う。
図５（ａ）に示すように、上部電極１２Ｅ及び第２絶縁層２２をマスクとして等方性エッチングを施すことにより、第１絶縁層２１の上部の一部を除去する。これにより、第１絶縁層２１の上部に突部２１ａを形成する。突部２１ａを形成するための等方性エッチングは、例えば、ウェットエッチングまたはケミカルドライエッチングとする。第１絶縁層２１の上部において除去する部分は、例えば、コイル部分１２の直下域以外の部分と、コイル部分１２の外側下角部１２ａ及び内側下角部１２ｂの直下域の部分である。また、これにより、突部２１ａの側方に溝部Ｍ１も形成される。
図５（ｂ）に示すように、第１絶縁層２１とコイル部分１２の上に第３絶縁層２３を形成する。第３絶縁層２３は、例えばプラズマＣＶＤ法により形成される。端部２３ａａ１、２３ａａ２は、例えばボイドを含まないように形成される。これにより、端部２３ａａ１、２３ａａ２は、溝部Ｍ１に形成され、コイル部分１２の外側下角部１２ａと内側下角部１２ｂの直下域に形成される。
図３に示すように、第３絶縁層２３の上に保護絶縁層２５をプラズマＣＶＤ法により形成する。
次に、図１に示すように、保護絶縁層２５上に第１パッド３１及び第２パッド３２を形成する。
以上のように、本実施形態に係るアイソレータ１０１は製造される。
以下に、本実施形態に係るアイソレータ１０１の効果を説明する。
本実施形態に係るアイソレータ１０１によれば、一組のコイル部分１１、１２の誘電結合によって信号を送受信する一重構造であるため、直列に接続された二組のコイル部分を有する二重構造のアイソレータに比較して、結合係数が増加し、転送効率が向上する。その一方、一組のコイル部分１１、１２に電圧が集中して印加されるため、コイル部分１２の外側下角部１２ａの電界が高くなり易いが、コイル部分１２の外側下角部１２ａの下において分圧を調整し、外側下角部１２ａの直下に配置された第２絶縁層２２の電界を低減し、外側下角部１２ａの電界を緩和している。これにより、コイル部分１２の破壊を抑止し、アイソレータ１０１の信頼性を向上できる。
また、本実施形態に係るアイソレータ１０１によれば、内部応力が高い窒化シリコンを含む第２絶縁層２２の厚さを、第１絶縁層２１及び第３絶縁層２３より薄くし、コイル部分１２の下に部分的に設けている。これにより、内部応力によるアイソレータ１０１の反りを抑制できる。
仮に、コイル部分１２の直下の所定領域に第２絶縁層２２と第３絶縁層２３を設けず、第１絶縁層２１のみを設ける場合は、比誘電率と厚さより、第１絶縁層２１における電界強度が低減されず、コイル部分１２の下面における電界強度は、緩和されない。このため、外側下角部１２ａの直下において電界が集中し、絶縁破壊が生じやすくなる。
また、仮に、所定部分に第２絶縁層２２を設けず、第１絶縁層２１と第１絶縁層２１より比誘電率が低く薄い第３絶縁層２３を設ける場合は、第３絶縁層２３にも分圧されるが、比誘電率と厚さの関係から、第３絶縁層２３における電界強度は、第１絶縁層２１のみを設ける場合より高くなる。
これに対して、本実施形態に係るアイソレータ１０１によれば、コイル部分１２と第３絶縁層２３の間に第２絶縁層２２をさらに設けることにより、第２絶縁層２２においては、比誘電率と厚さの関係から分圧される電圧が小さくなり、電界強度が低減される。
本実施形態に係るアイソレータ１０１においては、第２絶縁層２２は、窒化シリコンを含むが、窒化シリコンを含まずに比誘電率が高い他の物質を含んでいてもよい。具体的には、第２絶縁層２２は、例えば、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、Ｍｇ（マグネシウム）またはＹ（イットリウム）を含んでもよい。
本実施形態に係るアイソレータ１０１においては、第３絶縁層２３の上部２３ｂは、設けられなくてもよく、例えば、保護絶縁層２５がコイル部分１２上を覆っていてもよい。
また、第２絶縁層２２と第３絶縁層２３は、コイル部分１２の外方と内方に略対称に設けられているが、少なくともコイル部分１２の外側下角部１２ａの下に設けられていればよく、例えば内側下角部１２ｂの下に設けられなくてもよい。図３に示すように、突部２１ａは、コイル部分１２の直下域において外側下角部１２ａと内側下角部１２ｂを除いて設けられる。突部２１ａは、コイル部分１２の直下域において外側下角部１２ａのみを除いて設けられてもよい。
また、本実施形態に係るアイソレータ１０１は、下部電極１１Ｅと上部電極１２Ｅはコイル部分１１、１２を含み、誘電結合によって信号を送受信しているが、これに限らない。例えば、下部電極１１Ｅと上部電極１２Ｅは、コイル部分１１、１２を含まず、下部電極１１Ｅと上部電極１２Ｅの間における容量結合によって信号を伝達してもよい。この場合、例えば上部電極１２Ｅにおける容量結合する部分の下角部の直下に、第２絶縁層２２、第３絶縁層２３及び第１絶縁層２１が設けられていればよい。
また、第１絶縁層２１は、シリコン酸化物を含んでいるが、シリコン酸化物を含まずに他の物質を含んでいてもよい。第１絶縁層２１は、例えば、シリコン酸窒化物（ＳｉＯＮ）と水素を含んでいてもよい。この場合、シリコン酸窒化物と水素の内部応力は、窒化シリコンの内部応力の例えば４０分の１以下であるため、複合絶縁層２０の内部応力を低減できる。シリコン酸窒化物と水素を含む第１絶縁層２１の比誘電率は、例えば４．８である。
また、複合絶縁層２０は、第１絶縁層２１、第２絶縁層２２、第３絶縁層２３、保護絶縁層２５以外の他の絶縁層を含んでいてもよい。
（第１実施形態の第１変形例）
本変形例に係るアイソレータ１０１ａの溝部Ｍ１には、第３絶縁層２３が配置されず、空隙Ｇ１が低誘電率部として配置されている。空隙Ｇ１内には気体が充填されている。気体は、例えば、第３絶縁層２３を形成する際の雰囲気ガスである。
図６は、本変形例に係るアイソレータを示す拡大断面図である。
図６に示すように、第３絶縁層２３の外側底部２３ａ１における内方の端縁上には、外側壁部２３ｃ１の下端が接している。外側底部２３ａ１の内側面は、例えば第２絶縁層２２の外側面の直下域、または、直下域より僅かに内方に位置する。
第３絶縁層２３の内側底部２３ａ２における外方の端縁上には、内側壁部２３ｃ２の下端が接している。内側底部２３ａ２の外側面は、例えば第２絶縁層２２の内側面の直下域、または、直下域より僅かに外方に位置する。
空隙Ｇ１は、第２絶縁層２２の下面と第１絶縁層２１の上面の間に設けられており、第２絶縁層２２の直下域に設けられている。空隙Ｇ１は、突部２１ａの外方と内方に設けられている。空隙Ｇ１は、第３絶縁層２３の底部２３ａと突部２１ａの間に設けられている。
空隙Ｇ１は、第１絶縁層２１の突部２１ａの側面と、第２絶縁層２２の下面と、第３絶縁層２３に、例えば接している。外方の空隙Ｇ１は、突部２１ａの外側面と、第３絶縁層２３の外側底部２３ａ１における内側面に接している。外方の空隙Ｇ１は、コイル部分１２の外側下角部１２ａの直下域に設けられており、コイル部分１２の外側面の略直下域に設けられている。外方の空隙Ｇ１は、例えば、第２絶縁層２２の外側面の直下域よりやや内方に設けられてもよい。
内方の空隙Ｇ１は、突部２１ａの内側面と、第３絶縁層２３の内側底部２３ａ２における外側面に接している。内方の空隙Ｇ１は、コイル部分１２の内側下角部１２ｂの直下域に設けられており、コイル部分１２の内側面の略直下域に設けられている。内方の空隙Ｇ１は、例えば、第２絶縁層２２の内側面の直下域よりやや外方に設けられてもよい。
空隙Ｇ１の厚さは、コイル部分１１とコイル部分１２の間隔の例えば１０分の１以下である。空隙Ｇ１の比誘電率は、第３絶縁層２３の比誘電率より低い。空隙Ｇ１の比誘電率は、例えば１である。
本変形例に係るアイソレータ１０１ａの空隙Ｇ１は、第３絶縁層２３を形成する際に、溝部Ｍ１にボイドを残存させることにより形成される。
本変形例に係るアイソレータ１０１ａによれば、第３絶縁層２３よりも比誘電率が低い空隙Ｇ１を溝部Ｍ１に配置することにより、第１実施形態と同様に、コイル部分１２の外側下角部１２ａの直下の第２絶縁層２２の電界を緩和し、コイル部分１２の外側下角部１２ａの破壊を抑止できる。
また、空隙Ｇ１の厚さを、複合絶縁層２０によって絶縁されたコイル部分１１とコイル部分１２の間隔の例えば１０分の１もしくは１０分の１よりやや小さい長さにすることにより、耐圧を向上できる。
本変形例における上記以外の構成、動作、及び効果は、第１実施形態と同様である。
（第２実施形態）
本実施形態に係るアイソレータ１０２の第２絶縁層２２は、上部電極１２Ｅにおけるコイル部分１２の下面と側面に接している。
図７は、本実施形態に係るアイソレータを示す拡大断面図である。
第２絶縁層２２は、底部２２ａと、外側壁部２２ｃと、内側壁部２２ｄを有する。
外側壁部２２ｃの下端は、底部２２ａの外方の端部上に接している。外側壁部２２ｃは、コイル部分１２の外方に設けられ、コイル部分１２の外側面に接している。第２絶縁層２２の底部２２ａと外側壁部２２ｃは、コイル部分１２の外側下角部１２ａを覆い、外側下角部１２ａに接している。底部２２ａにおいて外側壁部２２ｃと接する部分の内方に位置する部分は、コイル部分１２の外側下角部１２ａの直下域に位置している。
第２絶縁層２２の内側壁部２２ｄの下端は、底部２２ａの内方の端部上に接している。内側壁部２２ｄは、コイル部分１２の内方に設けられ、コイル部分１２の内側面に接している。第２絶縁層２２の底部２２ａと内側壁部２２ｄは、コイル部分１２の内側下角部１２ｂを覆い、内側下角部１２ｂに接している。底部２２ａにおいて内側壁部２２ｄと接する部分の外方に位置する部分は、コイル部分１２の内側下角部１２ｂの直下域に位置している。
第２絶縁層２２の外側壁部２２ｃの内外方向における長さである厚さは、例えば内側壁部２２ｄの内外方向における長さである厚さと略同一である。外側壁部２２ｃの厚さと内側壁部２２ｄの厚さは、例えば下方にいくに従って大きくなり、下部における厚さが上部における厚さより僅かに大きい。外側壁部２２ｃの厚さは、例えば底部２２ａの厚さ以上である。
外方の溝部Ｍ１の幅は、第２絶縁層２２の外側壁部２２ｃの厚さの分だけ、第１実施形態の外方の溝部Ｍ１の幅より大きい。内方の溝部Ｍ１の幅は、第２絶縁層２２の内側壁部２２ｄの厚さの分だけ、第１実施形態の内方の溝部Ｍ１の幅より大きい。
第３絶縁層２３の外側壁部２３ｃ１は、第２絶縁層２２の外側壁部２２ｃの外方に設けられ、外側壁部２２ｃに接している。第３絶縁層２３の内側壁部２３ｃ２は、第２絶縁層２２の内側壁部２２ｄの内方に設けられ、内側壁部２２ｄに接している。
第３絶縁層２３の外側底部２３ａ１における内方の端部２３ａａ１（特許請求の範囲における低誘電率部）は、突部２１ａの外側面と、第２絶縁層２２の下面に接している。上方から見て、端部２３ａａ１は、第２絶縁層２２の外側壁部２２ｃの直下域と、コイル部分１２の外側下角部１２ａの直下域に設けられている。
第３絶縁層２３の内側底部２３ａ２における外方の端部２３ａａ２（特許請求の範囲における低誘電率部）は、突部２１ａの内側面と、第２絶縁層２２の下面に接している。上方から見て、端部２３ａａ２は、第２絶縁層２２の内側壁部２２ｄの直下域と、コイル部分１２の内側下角部１２ｂの直下域に設けられている。
第３絶縁層２３の上部２３ｂは、コイル部分１２の上と第３絶縁層２３の外側壁部２３ｃ１及び内側壁部２３ｃ２の上に設けられており、コイル部分１２の上面と外側壁部２３ｃ１の上端と内側壁部２３ｃ２の上端に接している。
本実施形態に係るアイソレータ１０２の製造方法について説明する。
図８（ａ）、（ｂ）と図９（ａ）、（ｂ）は、本実施形態に係るアイソレータの製造方法を示す模式図である。
図８（ａ）に示すように、平坦な高誘電体膜２２ｍ上に上部電極１２Ｅを形成した後、さらに高誘電体膜２２ｍｍを形成する。高誘電体膜２２ｍｍは、高誘電体膜２２ｍとコイル部分１２の上に形成される。これにより、コイル部分１２の下面に接した高誘電体膜２２ｍと、コイル部分１２の外側面と内側面と上面に接した高誘電体膜２２ｍｍと、コイル部分１２に接しておらず、高誘電体膜２２ｍ、２２ｍｍが積層した積層高誘電体膜２２Ｍが形成される。
図８（ａ）、（ｂ）に示すように、積層高誘電体膜２２Ｍに対して、ＲＩＥ等の異方性エッチングを施す。これにより、積層高誘電体膜２２Ｍにおける第１絶縁層２１の上面に接した部分と、高誘電体膜２２ｍｍにおけるコイル部分１２の上面に接した部分が除去されて、高誘電体膜２２ｍにおけるコイル部分１２の下面に接した部分と、高誘電体膜２２ｍｍにおけるコイル部分１２の側面に接した部分が残留する。このようにして、第２絶縁層２２を形成する。
図９（ａ）に示すように、上部電極１２Ｅ及び第２絶縁層２２をマスクとして、第１絶縁層２１に対してウェットエッチング等の等方性エッチングを施すことにより、第１絶縁層２１における上部の一部を除去して、第１絶縁層２１の上部に突部２１ａを形成すると共に、溝部Ｍ１を形成する。
図９（ｂ）に示すように、第１絶縁層２１と第２絶縁層２２とコイル部分１２の上に第３絶縁層２３を形成する。第３絶縁層２３は溝部Ｍ１内にも形成される。
本実施形態に係るアイソレータ１０２によれば、コイル部分１２の外側面に比誘電率が高い第２絶縁層２２を設けているため、コイル部分１２の表面から放出する電気力線の分布が変化する。電気力線の分布は、第１実施形態に係るアイソレータ１０１と比較して、コイル部分１２の外側面に設けられた第２絶縁層２２においてより多くなり、その分、コイル部分１２の下面に設けられた第２絶縁層２２においてより減少する。これにより、コイル部分１２の直下における電界強度を低くし、コイル部分１２の外側下角部１２ａの直下における電界集中を更に緩和できる。
本実施形態における第２絶縁層２２は、外側壁部２２ｃと内側壁部２２ｄを有するが、これに限らず、内側壁部２２ｄを有しなくてもよい。
本実施形態における第３絶縁層２３の端部２３ａａ１、２３ａａ２は、いずれか一方が空隙Ｇ１であってもよく、ボイドを一部に含んでもよい。
本実施形態における上記以外の構成、動作、及び効果は、第１実施形態と同様である。
（第２実施形態の変形例）
本変形例に係るアイソレータ１０２ａの第２絶縁層２２は、コイル部分１２の下面と側面に接し、溝部Ｍ１には、低誘電率部として空隙Ｇ１が配置されている。
図１０は、本変形例に係るアイソレータを示す拡大断面図である。
第２実施形態と同様に、第２絶縁層２２は、底部２２ａと、外側壁部２２ｃ及び内側壁部２２ｄを有する。
図１０に示すように、第３絶縁層２３の外側底部２３ａ１における内側面は、外方の空隙Ｇ１に接し、例えば第２絶縁層２２の底部２２ａにおける外側面の直下域、または、その直下域より僅かに内方に位置している。
第３絶縁層２３の内側底部２３ａ２における外側面は、内方の空隙Ｇ１に接し、例えば第２絶縁層２２の底部２２ａにおける内側面の直下域、または、直下域より僅かに外方に位置している。
外方の空隙Ｇ１は、第２絶縁層２２の外側壁部２２ｃの直下域と、コイル部分１２の外側下角部１２ａの直下域に設けられている。これにより、外方の空隙Ｇ１は、コイル部分１２の外側下角部１２ａの直下域よりやや外側に設けられている。
内方の空隙Ｇ１は、第２絶縁層２２の内側壁部２２ｄの直下域と、コイル部分１２の内側下角部１２ｂの直下域に設けられている。これにより、内方の空隙Ｇ１は、コイル部分１２の内側下角部１２ｂの直下域よりやや内側に設けられている。
本変形例に係るアイソレータ１０２ａによれば、第２絶縁層２２をコイル部分１２の側面と下面に接して形成し、第３絶縁層２３よりも比誘電率が低い空隙Ｇ１を溝部Ｍ１に配置することにより、第２実施形態と同様に、コイル部分１２の外側下角部１２ａの破壊を抑止できる。
また、溝部Ｍ１は、幅が第１実施形態の溝部Ｍ１より長いため、空隙Ｇ１を形成しやすい。
本変形例における上記以外の構成、動作、及び効果は、第２実施形態と同様である。
（第３実施形態）
本実施形態に係るアイソレータ１０３は、第１絶縁層２１の上面２１Ｂに第３絶縁層２３が設けられず、保護絶縁層２５が設けられており、溝部Ｍ１には低誘電率部として空隙Ｇ１が設けられている。
図１１（ａ）は、本実施形態に係るアイソレータを示す拡大断面図である。
図１１（ａ）に示すように、保護絶縁層２５は、第１絶縁層２１と、空隙Ｇ１と、第２絶縁層２２と、コイル部分１２を覆い、第１絶縁層２１の上面２１Ｂと、空隙Ｇ１の側面と、第２絶縁層２２の側面と、コイル部分１２の側面と上面に接している。
保護絶縁層２５は、第１絶縁層２１の上面２１Ｂ上であってコイル部分１２の直下域を除いた領域に設けられている。保護絶縁層２５における外方の空隙Ｇ１に接する面は、第２絶縁層２２の外側面の直下域またはその直下域の近傍に位置している。外方の空隙Ｇ１は、コイル部分１２の外側下角部１２ａの直下域に設けられており、詳細には、コイル部分１２の外側面の直下域に設けられ、その直下域より僅かに外方にも設けられていることが好ましい。
保護絶縁層２５における内方の空隙Ｇ１に接する面は、第２絶縁層２２の内側面の直下域またはその直下域の近傍に位置している。内方の空隙Ｇ１は、コイル部分１２の内側下角部１２ｂの直下域またはその直下域の近傍に設けられており、詳細には、コイル部分１２の内側面の直下域に設けられ、その直下域より僅かに内方にも設けられていることが好ましい。
本実施形態における保護絶縁層２５は、突部２１ａと溝部Ｍ１を形成した後に、形成される。例えばポリイミドを含む保護絶縁層２５はカバレッジが低いため、溝部Ｍ１に空隙Ｇ１が形成され易く、溝部Ｍ１に保護絶縁層２５が侵入しにくく、空隙Ｇ１の形状が安定しやすい。
本実施形態に係るアイソレータ１０３によれば、第３絶縁層２３を形成しないで保護絶縁層２５によって空隙Ｇ１を設けることができる。また、本実施形態においても、第１実施形態の変形例と同様、コイル部分１２の外側下角部１２ａの直下に第２絶縁層２２と空隙Ｇ１と第１絶縁層２１を設けることにより、外側下角部１２ａの直下における電界を緩和し、コイル部分１２の破壊を抑止できる。
本実施形態における上記以外の構成、動作、及び効果は、第１実施形態と同様である。
（第３実施形態の第１変形例）
本変形例に係るアイソレータ１０３ａは、第２絶縁層２２がコイル部分１２の下面と側面に接している。
図１１（ｂ）は、本変形例に係るアイソレータを示す拡大断面図である。
第２実施形態と同様に、第２絶縁層２２は、底部２２ａと、外側壁部２２ｃ及び内側壁部２２ｄを有する。
保護絶縁層２５は、第２絶縁層２２における外側壁部２２ｃの外側面及び上面と、内側壁部２２ｄの内側面及び上面と、コイル部分１２の上面に接している。保護絶縁層２５の空隙Ｇ１に接する面は、第２絶縁層２２における底部２２ａの側面の直下域またはその直下域の近傍に位置している。
本変形例における溝部Ｍ１の幅は、第３実施形態の溝部Ｍ１の幅より大きいため、保護絶縁層２５が溝部Ｍ１に僅かに侵入した場合に、コイル部分１２における外側下角部１２ａの直下域に達することを効果的に抑止できる。
本変形例においても、第２実施形態の変形例と同様にコイル部分１２の破壊を抑止できる。
本変形例における上記以外の構成、動作、及び効果は、第３実施形態と同様である。
（第３実施形態の第２変形例）
本変形例に係るアイソレータ１０３ｂにおいては、第１絶縁層２１が、新たな突部２１ａａを有し、第２絶縁層２２が、鍔部２２ｃｃと新たな底部２２ａａを更に有し、新たな溝部Ｍ２と空隙Ｇ２を更に有する。
図１２は、本変形例に係るアイソレータを示す拡大断面図である。
第１絶縁層２１の新たな突部２１ａａは、第１絶縁層２１の上部に設けられており、第１絶縁層２１の上面２１Ｂの一部を構成している。突部２１ａａは、突部２１ａの内方に設けられており、例えば突部２１ａの内方と外方に設けられている。
図１２に示すように、第２絶縁層２２の新たな底部２２ａａは、第１絶縁層２１の突部２１ａａ上に設けられ、突部２１ａａの直上域から側方に延出した略薄板形状である。底部２２ａａは、例えばコイル部分１２の直下域に設けられていない。
鍔部２２ｃｃは、新たな底部２２ａａと孔Ｒ１を介して対向している。外方に設けられた鍔部２２ｃｃは、外側壁部２２ｃの下部及び底部２２ａの外方の端部から外方に突出している。内方に設けられた鍔部２２ｃｃは、内側壁部２２ｄの下部及び底部２２ａの内方の端部から内方に突出している。鍔部２２ｃｃの厚さは、底部２２ａの厚さより大きく、例えば外側壁部２２ｃまたは内側壁部２２ｄの厚さ以上である。
溝部Ｍ１は、底部２２ａａと鍔部２２ｃｃの下面と、突部２１ａａの側面と、第１絶縁層２１の上面２１Ｂにおいて突部２１ａａの側面に接した領域によって囲まれた空間である。溝部Ｍ１の幅は、第３実施形態の第２変形例における溝部Ｍ１の幅よりも例えば鍔部２２ｃｃの幅の分長い。
図１２に示すように、新たな溝部Ｍ２は、底部２２ａａの下面と、突部２１ａａの側面と、第１絶縁層２１の上面２１Ｂにおいて突部２１ａａの側面に接した領域によって囲まれた空間である。溝部Ｍ２の幅は、溝部Ｍ１の幅と略同一である。
新たな空隙Ｇ２は、溝部Ｍ２に設けられている。空隙Ｇ２は、突部２１ａａの外方に設けられている。
図１２に示すように、保護絶縁層２５は、孔Ｒ１内にも設けられている。保護絶縁層２５は、底部２５ａを有する。底部２５ａは、第１絶縁層２１の上面２１Ｂにおいて孔Ｒ１の直下域に設けられている。底部２５ａは、第１絶縁層２１の上面２１Ｂにおいて空隙Ｇ１と空隙Ｇ２の間に設けられている。底部２５ａは、空隙Ｇ１を介して突部２１ａに対向している。底部２５ａの空隙Ｇ１に接する面は、例えば外側壁部２２ｃの側面または内側壁部２２ｄの側面の直下域に位置しており、例えばその直下域近傍に位置している。
底部２５ａは、鍔部２２ｃｃと第１絶縁層２１の間に設けられている。底部２５ａは、第１絶縁層２１の上面２１Ｂにおいて鍔部２２ｃｃの直下域に設けられている。底部２５ａは、鍔部２２ｃｃの下に設けられているため、第２絶縁層２２及びコイル部分１２を支えている。
以上により、保護絶縁層２５は、第２絶縁層２２の鍔部２２ｃｃの上面、側面、下面に接し、底部２２ａａの上面、側面、下面の一部に接している。
図１３（ａ）～（ｃ）は、本変形例に係るアイソレータの製造方法を示す模式図である。
図１３（ａ）に示すように、積層高誘電体膜２２Ｍの除去は、第２実施形態と異なり、積層高誘電体膜２２Ｍにおいてコイル部分１２への近接部分を除いた一部を除去する。これにより、第２絶縁層２２に孔Ｒ１と、第２絶縁層２２の鍔部２２ｃｃと底部２２ａａが形成される。
図１３（ｂ）に示すように、孔Ｒ１から第１絶縁層２１における上部の一部を、例えばウェットエッチングによって除去する。これにより、第１絶縁層２１の上部に突部２１ａと溝部Ｍ１、Ｍ２を形成する。この段階では、溝部Ｍ１と溝部Ｍ２は連通している。
図１３（ｃ）に示すように、保護絶縁層２５を形成する。保護絶縁層２５は、底部２５ａが孔Ｒ１を通じて第１絶縁層２１の上面２１Ｂにおいて孔Ｒ１の直下域に形成された後、孔Ｒ１内にも形成される。
本変形例における溝部Ｍ１の幅は、第３実施形態の第１変形例における溝部Ｍ１の幅より大きいため、溝部Ｍ１に設けられた保護絶縁層２５の底部２５ａａは、鍔部２２ｃｃの直下域に設けられ、コイル部分１２における外側下角部１２ａの直下域に保護絶縁層２５が達することを効果的に抑止できる。
また、本変形例においても、第２実施形態の変形例と同様にコイル部分１２の破壊を抑止できる。
本変形例においては、第２絶縁層２２の底部２２ａａの上にはコイル部分１２が設けられていないが、コイル部分１２が設けられてもよい。この場合、コイル部分１２の外側下角部１２ａまたは内側下角部１２ｂは、空隙Ｇ２の直上域に設けられると良い。
本変形例における上記以外の構成、動作、及び効果は、第３実施形態と同様である。
本発明の実施形態によれば、信頼性を向上できるアイソレータを提供することができる。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、アイソレータに含まれる第１絶縁層、第２絶縁層、第３絶縁層、保護絶縁層、上部電極、及び、下部電極の具体的な構成や材質等に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１、１２：コイル部分
１１Ｅ：下部電極
１２Ｅ：上部電極
１２ａ：外側下角部
１２ｂ：内側下角部
２０：上層絶縁層
２１：第１絶縁層
２１Ｂ：上面
２１ａ：突部
２２：第２絶縁層
２２ａ：底部
２２ｃ：外側壁部
２２ｃ：外側壁部
２２ｃｃ：鍔部
２２ｄ：内側壁部
２２ｄｄ：鍔部
２２ｍ、２２ｍｍ：高誘電体膜
２２Ｍ：積層高誘電体膜
２３：第３絶縁層
２３ａ：底部
２３ａ１：外側底部
２３ａ２：内側底部
２３ａａ１、２３ａａ２：端部
２３ｂ：上部
２３ｃ：側部
２３ｃ１：外側壁部
２３ｃ２：内側壁部
２５：保護絶縁層
２５ａ：底部
３１：第１パッド
３２：第２パッド
３３：下部配線
３４：上部配線
３５：ビアプラグ
４１：シリコン基板
４２：層間絶縁層
１０１、１０１ａ、１０２、１０２ａ、１０３、１０３ａ、１０３ｂ：アイソレータ
Ａ：領域
Ｇ１：空隙
Ｍ１：溝部

Claims (14)

  1. 下部電極と、
    前記下部電極上に設けられ、上部に突部を有する第１絶縁層と、
    前記突部上に設けられ、前記突部の直上域から側方に延出し、比誘電率が前記第１絶縁層の比誘電率よりも高い第２絶縁層と、
    前記第２絶縁層の上面に接した上部電極と、
    前記突部の側面及び前記第２絶縁層の下面に接し、比誘電率が前記第１絶縁層の比誘電率よりも低い低誘電率部と、
    を備えたアイソレータ。
  2. 前記低誘電率部は、前記上部電極における側面と下面の間の角部の直下域に配置された請求項１に記載のアイソレータ。
  3. 前記第２絶縁層は、前記上部電極の側面に接する請求項１または２に記載のアイソレータ。
  4. 前記上部電極及び前記下部電極は、それぞれコイル部分を有する請求項１～３のいずれか１つに記載のアイソレータ。
  5. 前記低誘電率部は、フッ素添加シリコン酸化物、炭素添加シリコン酸化物、有機塗布ガラス、アロマティック系有機樹脂、及び、ベンゾシクロブテンからなる群より選択された１種以上の材料を含む請求項１～４のいずれか１つに記載のアイソレータ。
  6. 前記低誘電率部は、前記第２絶縁層の側面に接した請求項５に記載のアイソレータ。
  7. 前記低誘電率部は、空隙である請求項１～４のいずれか１つに記載のアイソレータ。
  8. フッ素添加シリコン酸化物、炭素添加シリコン酸化物、有機塗布ガラス、アロマティック系有機樹脂、及び、ベンゾシクロブテンからなる群より選択された１種以上の材料を含む第３絶縁層を、さらに備え、
    前記低誘電率部は、前記第３絶縁層と前記突部の間に設けられ、
    前記第３絶縁層は、前記第２絶縁層の側面に接した請求項７に記載のアイソレータ。
  9. 前記上部電極と前記第２絶縁層を覆い、かつ、前記第１絶縁層と前記低誘電率部に接し、比誘電率が前記第１絶縁層の比誘電率以上前記第２絶縁層の比誘電率未満である保護絶縁層を、さらに備えた請求項７に記載のアイソレータ。
  10. 前記第２絶縁層は、下部において側方に突出した鍔部を有し、
    前記保護絶縁層は、前記鍔部と前記第１絶縁層の間に設けられた請求項９に記載のアイソレータ。
  11. 前記保護絶縁層は、シリコン酸化物またはポリイミドを含む請求項９または１０に記載のアイソレータ。
  12. 前記第１絶縁層は、シリコン酸化物、または、水素とシリコン酸窒化物を含む請求項１～１１のいずれか１つに記載のアイソレータ。
  13. 前記第１絶縁層はシリコン及び酸素を含み、前記第２絶縁層はシリコン及び窒素を含む請求項１～１１のいずれか１つに記載のアイソレータ。
  14. 前記下部電極と前記上部電極の間における誘電結合または容量結合によって信号を送信または受信する請求項１～１３のいずれか１つに記載のアイソレータ。
JP2021046018A 2021-03-19 2021-03-19 アイソレータ Pending JP2022144836A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021046018A JP2022144836A (ja) 2021-03-19 2021-03-19 アイソレータ
CN202110878852.0A CN115117027A (zh) 2021-03-19 2021-08-02 隔离器
US17/468,531 US11605868B2 (en) 2021-03-19 2021-09-07 Isolator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021046018A JP2022144836A (ja) 2021-03-19 2021-03-19 アイソレータ

Publications (1)

Publication Number Publication Date
JP2022144836A true JP2022144836A (ja) 2022-10-03

Family

ID=83285196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021046018A Pending JP2022144836A (ja) 2021-03-19 2021-03-19 アイソレータ

Country Status (3)

Country Link
US (1) US11605868B2 (ja)
JP (1) JP2022144836A (ja)
CN (1) CN115117027A (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3987861A (en) 1975-01-02 1976-10-26 Mettler Instrumente Ag Apparatus for nullifying the effects of angular acceleration of frames tiltably mounting balance beams and the like
CN101455121B (zh) * 2006-06-14 2012-06-27 株式会社半导体能源研究所 制造半导体器件的方法
JP6091206B2 (ja) 2012-12-21 2017-03-08 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
ITUA20162049A1 (it) 2016-03-25 2017-09-25 St Microelectronics Srl Dispositivo elettronico con isolamento galvanico integrato e metodo di fabbricazione dello stesso
US20180130867A1 (en) 2016-11-09 2018-05-10 Analog Devices Global Magnetic isolators for increased voltage operations and related methods
JP2019062084A (ja) 2017-09-27 2019-04-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7237672B2 (ja) 2019-03-15 2023-03-13 株式会社東芝 半導体装置
TWI726591B (zh) * 2020-01-22 2021-05-01 世界先進積體電路股份有限公司 半導體裝置及其製作方法

Also Published As

Publication number Publication date
US20220302569A1 (en) 2022-09-22
CN115117027A (zh) 2022-09-27
US11605868B2 (en) 2023-03-14

Similar Documents

Publication Publication Date Title
KR102295353B1 (ko) 트렌치 커패시터들에 대한 캡 구조체
US7812424B2 (en) Moisture barrier capacitors in semiconductor components
JP7404604B2 (ja) 高電圧絶縁構造及び方法
KR20060088340A (ko) 다중 ｍｉｍ 캐패시터 및 이의 제조 방법
JP4280204B2 (ja) 半導体装置
US20210074631A1 (en) Semiconductor device
JP2008282903A (ja) 半導体装置およびその製造方法
US11610836B2 (en) Method of fabricating semiconductor device
JP2009295733A (ja) 半導体装置及びその製造方法
JP2022144836A (ja) アイソレータ
TWI768404B (zh) 半導體結構與用以製造其之方法
KR102483380B1 (ko) 고 내압 커패시터를 포함하는 반도체 소자 및 그 제조 방법
JP2004071705A (ja) 半導体装置及び半導体装置の製造方法
JP2017224753A (ja) 半導体装置及びその製造方法
KR100886642B1 (ko) 캐패시터의 제조 방법
US20230361055A1 (en) Semiconductor device
KR100571240B1 (ko) 스페이서가 형성된 비아홀 구조를 가지는 반도체 장치
CN217719560U (zh) 半导体隔离结构及集成电路的隔离结构
US11374099B2 (en) 3D memory device including source line structure comprising composite material
US7939855B2 (en) Semiconductor device
TW201926603A (zh) 半導體元件及其製造方法
KR100983945B1 (ko) 반도체 소자 및 그의 제조 방법
KR100591838B1 (ko) 반도체 소자의 층간 배선 형성방법
JP2004327502A (ja) 半導体装置及び基板反り量予測方法
US20150221593A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230202

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240417