TWI726591B - 半導體裝置及其製作方法 - Google Patents
半導體裝置及其製作方法 Download PDFInfo
- Publication number
- TWI726591B TWI726591B TW109102345A TW109102345A TWI726591B TW I726591 B TWI726591 B TW I726591B TW 109102345 A TW109102345 A TW 109102345A TW 109102345 A TW109102345 A TW 109102345A TW I726591 B TWI726591 B TW I726591B
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric layer
- electrode plate
- semiconductor device
- upper electrode
- sub
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000000034 method Methods 0.000 title description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 267
- 238000005530 etching Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一種半導體裝置，包括基底、設置於基底上的電容結構以及互連結構，電容結構設置於基底上且位於電容結構區，其包括下電極板、上電極板、堆疊介電層以及中間介電層。上電極板設置於下電極板之上，且堆疊介電層設置於下電極板及上電極板之間。中間介電層設置於下電極板與上電極板之間，且中間介電層僅位於電容區。中間介電層的介電常數高於堆疊介電層的介電常數。互連結構包括至少一插塞與一金屬疊層，互連結構位於與電容結構區相鄰的連線區，且設置於中間介電層的至少一側。
Description
本揭露係關於一種半導體裝置，特別是關於一種具有高壓電容結構的半導體裝置。
對於具有高壓部件(high-voltage component)的半導體裝置，其中的高壓部件一般會被電連接至高電壓源，例如1kV至15kV的直流或交流電壓源。對於高壓部件為電容結構，且電容結構係被整合於互連結構製程的情況，電容結構中的介電層通常是由半導體裝置的金屬層間介電層(inter-metal dielectric,IMD)所構成。由於電容結構或半導體裝置的耐壓能力和電容結構中的介電層的厚度有關，為了增加電容結構或半導體裝置的耐壓能力，一般的作法是增加電容結構中的介電層的厚度。
然而，上述的作法即便能增加電容結構或半導體裝置的耐壓能力，卻也衍生出了其他的技術問題。舉例而言，由於電容結構中的介電層係由半導體裝置的金屬層間介電層所構成，所以當增加電容結構中的介電層的厚度時，也必然會連帶增加金屬層間介電層的厚度，而造成半導體裝置的基底產生不必要的翹曲。此外，由於金屬層間介電層的厚度的改變，也連帶影響了金屬層間介電層的製程，因而負面影響了半導體裝置的原有製程。
因此，有必要提供一種改良的半導體裝置及其製作方法，以解決先
前技術中存在的缺失。
有鑑於此，本揭露係提供一種半導體裝置及其製作方法，以解決先前技術所面臨的技術問題。
根據本揭露的一實施例，係提供一種半導體裝置，包括基底、設置於基底上的電容結構以及互連結構，電容結構設置於基底上且位於電容結構區，其包括下電極板、上電極板、堆疊介電層以及中間介電層。上電極板設置於下電極板之上，且堆疊介電層設置於下電極板及上電極板之間。中間介電層設置於下電極板與上電極板之間，且中間介電層僅位於電容區。中間介電層的介電常數高於堆疊介電層的介電常數。互連結構包括至少一插塞與一金屬疊層，互連結構位於與電容結構區相鄰的連線區，且設置於中間介電層的至少一側。
根據本揭露的另一實施例，係提供一種半導體裝置的製作方法，製作方法包括：提供基底；形成下電極板於基底上；形成至少一子介電層於下電極板上；形成介電層於至少一子介電層上；圖案化介電層，以形成中間介電層，其中中間介電層會暴露出部份至少一子介電層；蝕刻未被中間介電層覆蓋之部份至少一子介電層，以形成孔洞；填入至少一插塞至孔洞內；以及形成上電極板於中間介電層上。
根據本揭露的實施例，藉由在堆疊介電層和上電極板間設置介電常數較高的中間介電層，可以在不增加電容結構中的上電極板和下電極板間的距離的情況下，增加電容結構及半導體裝置的崩潰電壓，進而提昇相應半導體裝置的耐壓能力。
100:半導體裝置
102:基底
104:電容結構區
106:連線區
108:互連結構
110:電晶體
112:絕緣結構
114:前金屬介電層
116:子介電層
118:子介電層
12:0:子介電層
122:子介電層
130:堆疊介電層
132:介電層
134:中間介電層
136:外側面
138:中間介電層
140:外側面
148:導電層
150:下電極板
152:上電極板
154:外側面
156:電容介電層
160:頂層介電層
162:保護遮罩
200:半導體裝置
300:半導體裝置
700:製作方法
702:步驟
704:步驟
706:步驟
708:步驟
710:步驟
712:步驟
D1:深度
M1、M2~Mn-1:中間金屬層
Mn:頂金屬層
P1:導電接觸結構
T0:厚度
T1:厚度
T2:厚度
V1、V2~Vn-1:插塞
W1:寬度
W2:寬度
W3:寬度
第1圖是本揭露一實施例的半導體裝置的剖面示意圖。
第2圖是本揭露一實施例的半導體裝置的剖面示意圖。
第3圖是本揭露一實施例在形成中間介電層後的半導體裝置的剖面示意圖。
第4圖是本揭露一實施例在圖案化中間介電層後的半導體裝置的剖面示意圖。
第5圖是本揭露一實施例在形成插塞後的半導體裝置的剖面示意圖。
第6圖是本揭露一實施例在形成電容結構的上電極板後的半導體裝置的剖面示意圖。
第7圖是本揭露一實施例的半導體裝置的製作方法流程圖。
本揭露提供了數個不同的實施例，可用於實現本揭露的不同特徵。
為簡化說明起見，本揭露也同時描述了特定構件與佈置的範例。提供這些實施例的目的僅在於示意，而非予以任何限制。
本揭露中針對「第一部件形成在第二部件上或上方」的敘述，其可以是指「第一部件與第二部件直接接觸」，也可以是指「第一部件與第二部件之間另存在有其他部件」，致使第一部件與第二部件並不直接接觸。此外，本揭露中的各種實施例可能使用重複的元件符號和/或文字註記。使用這些重複的元件符號與文字註記是為了使敘述更簡潔和明確，而非用以指示不同的實施例及/或配置之間的關聯性。
另外，針對本揭露中所提及的空間相關的敘述詞彙，例如：「在...之下」、「在...之上」、「低」、「高」、「下方」、「上方」、「之下」、「之上」、「底」、「頂」
和類似詞彙時，為便於敘述，其用法均在於描述圖式中一個部件或特徵與另一個(或多個)部件或特徵的相對關係。除了圖式中所顯示的擺向外，這些空間相關詞彙也用來描述半導體裝置在製作過程中、使用中以及操作時的可能擺向。舉例而言，當半導體裝置被旋轉180度時，原先設置於其他部件「上方」的某部件便會變成設置於其他部件「下方」。因此，隨著半導體裝置的擺向的改變(旋轉90度或其它角度)，用以描述其擺向的空間相關敘述亦應透過對應的方式予以解釋。
雖然本揭露使用第一、第二、第三等等用詞，以敘述種種元件、部件、區域、層、及/或區塊(section)，但應了解此等元件、部件、區域、層、及/或區塊不應被此等用詞所限制。此等用詞僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊，其本身並不意含及代表該元件有任何之前的序數，也不代表某一元件與另一元件的排列順序、或是製造方法上的順序。因此，在不背離本揭露之具體實施例之範疇下，下列所討論之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊之詞稱之。
本揭露中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」或「實質上」的情況下，仍可隱含「約」或「實質上」之含義。
本揭露中所提及的「耦接」、「耦合」、「電連接」一詞包含任何直接及間接的電氣連接手段。舉例而言，若文中描述第一部件耦接於第二部件，則代表第一部件可直接電氣連接於第二部件，或透過其他裝置或連接手段間接地電氣連接至該第二部件。
需注意的是，本揭露中所稱之「介電常數(εr)」係指「相對介電常數(relative permittivity)」，其數值係在常溫(25℃)及1kHz的電場條件下量測而得。
雖然下文係藉由具體實施例以描述本揭露，然而本揭露的原理亦可應用至其他的實施例。此外，為了不致使本發明之精神晦澀難懂，特定的細節會被予以省略，該些被省略的細節係屬於所屬技術領域中具有通常知識者的知識範圍。
第1圖是本揭露一實施例的半導體裝置的剖面示意圖。如第1圖所示，半導體裝置100包括基底102，且包括高壓元件區，例如電容結構區104，以及連線區106，例如互連結構(interconnection structure)108，且連線區106可另包括電晶體110。其中，對於高壓元件是電容結構的情況，電容結構104可以包括下電極板150、上電極板152、設置於下電極板150和上電極板152之間的電容介電層156(由堆疊介電層130的部分區域所構成)、以及設置於上電極板152和下電極板150之間的中間介電層134。根據本揭露的一實施例，中間介電層134較佳為直接接觸上電極板152和堆疊介電層130的單層結構，且中間介電層134的介電常數(relative permittivity)係高於堆疊介電層130的介電常數。藉由在上電極板152和電容介電層156之間額外設置中間介電層134，可以提昇電容結構區104內的電容結構及半導體裝置100的崩潰電壓。舉例而言，當施加直流或交流高電壓至電極板152時，電容結構區104內的電容結構及半導體裝置100仍可以維持高的崩潰電壓。於另一實施例中，中間介電層134可設置於任兩層相鄰的子介電層116、118、120之間，且中間介電層134僅位於電容區104。仍參照第1圖，半導體裝置100係設置於基底102，例如矽基底、陶瓷基底或絕緣層上覆矽(silicon-on-insulator,SOI)基底。基底102中可以包括絕緣結構112，例如淺溝渠絕緣(shallow trench isolation,STI)，使得基底102可以被隔離成不同的區域。基底102的表面可以設置有不同的半導體部件，例如電晶體110，但不限定於此。基底102的表面上可設置有前金屬介電層
(pre-metal dielectric,PMD)114，前金屬介電層114可以覆蓋住電晶體110，且其中可以設置有電連接至基底102或電晶體110的導電接觸結構P1。前金屬介電層114之上可以設置堆疊介電層130，且堆疊介電層130可包括多個子介電層，例如子介電層116、118、120、122。而子介電層116、118、120、122中則可以設置有互連結構108，其中互連結構108可至少包括金屬疊層和至少一插塞。舉例來說，金屬疊層可是包括中間金屬層M1、M2~Mn-1及頂金屬層Mn的導線疊層，而至少一個插塞可包括多個插塞V1、V2~Vn-1，且n值可以是任何大於或等於7的正整數，例如等於7。互連結構108中的中間金屬層M1、M2~Mn-1及頂金屬層Mn可以電連接至對應的插塞V1、V2~Vn-1，且互連結構108可以當作半導體裝置100的電訊號的傳輸路徑。對於半導體裝置100中包括電容結構等高壓元件的情況，互連結構108亦可構成法拉第籠(Faraday cage)，以屏蔽來自於高壓部件的電場。
對於電容結構區104內的電容結構而言，根據本揭露的一實施例，下電極板150和上電極板152可以分別包括成對的子電極，然而根據本揭露的另一實施例，下電極板150和上電極板152可以分別是單一的電極，而不包括任何的子電極。設置於下電極板150和上電極板152之間的電容介電層156和中間介電層134會影響電容結構區104內的電容結構的崩潰電壓，其中，電容介電層156可以是由堆疊介電層130的部分區域所構成，且堆疊介電層130和中間介電層134之間的厚度的比例可以介於約10：1至30：1，但不限定於此。根據本揭露的一實施例，藉由將中間介電層134的至少一外側面136延伸超過上電極板152的至少一外側面154，使得中間介電層134的整體寬度W2大於上電極板152的寬度W1的總和，並藉由將上電極板152所覆蓋的中間介電層134的厚度T1大於未被上電極板152所覆蓋的中間介電層134的厚度T2，可以進一步提昇電容結構區104內的電容結構以及半導體裝置100的崩潰電壓。
此外，根據本揭露一實施例，中間介電層134只會被設置於電容結構
區104中，而不會向外沿伸至互連結構108。於一實施例中，頂金屬層Mn不會直接接觸中間介電層134，而會直接接觸堆疊介電層130。因此，來自於上電極板152之高電壓便不會經由堆疊介電層130而被傳輸至頂金屬層Mn，此亦提昇了半導體裝置100的崩潰電壓，且降低連線區106的電阻電容延遲(RC-Delay)，以及簡化製程。
堆疊介電層130的上方可以另設置頂層介電層160，頂層介電層160可環繞上電極板152和頂金屬層Mn，且直接接觸上電極板152和堆疊介電層130，使得上電極板152和頂金屬層Mn可以被埋設於頂層介電層160之中。頂層介電層160的上方可以另設置保護遮罩162。其中，保護遮罩162以及頂層介電層160中可以具有開口，以容納電連接至上電極板152的焊接墊(圖未示)。
第2圖是本揭露一實施例的半導體裝置的剖面示意圖。第2圖所示之半導體裝置200類似如第1圖所示之半導體裝置100，半導體裝置200同樣包括高壓元件，例如電容結構區104。然而，半導體裝置200除了包括中間介電層134，還包括另一中間介電層138。其中，中間介電層138會被埋設於堆疊介電層130中，例如被埋設於子介電層118中，且中間介電層138的介電常數係高於堆疊介電層130整體的平均介電常數，或是高於堆疊介電層130任一子介電層116、118、120的介電常數。其中，設置於下電極板150和上電極板152之間的堆疊介電層130的厚度和中間介電層138間的厚度的比例可以介於10：1至30：1，但不限定於此。
此外，中間介電層138的至少一外側面140會延伸超過上電極板152的至少一外側面154，使得中間介電層138的整體寬度W3大於上電極板152的寬度W1的總和。藉由於下電極板150和上電極板152之間設置至少二個中間介電層134、138，可以進一步提昇電容結構104的崩潰電壓。
為了使所屬技術領域中的通常知識者可據以實現本揭露中所述之發明，以下進一步具體描述本揭露的半導體裝置的製作方法。
第3圖是本揭露一實施例在形成中間介電層後的半導體裝置的剖面示意圖，第7圖是本揭露一實施例的半導體裝置的製作方法流程圖。參照第3圖，施行製作方法700中的步驟702，提供半導體裝置300，半導體裝置300至少包括前金屬介電層114、堆疊介電層130、互連結構108、以及下電極板150。可選擇地，半導體裝置300中另可包括電晶體110、導電接觸結構P1、中間金屬層M1、M2~Mn-1以及插塞V1、V2等部件。前金屬介電層114以及堆疊介電層130中的各子介電層116、118、120，舉例而言，可以透過化學氣相沉積而形成子介電層116、118、120於基底102之上。其中，子介電層116、118、120的組成可以相同或不同，例如均可以是氧化矽(SiO2)。此外，設置於前金屬介電層114表面的下電極板150和中間金屬層M1可以經由同一道製程而形成，因此下電極板150和中間金屬層M1可以具有相同的組成。
接著，施行步驟704，於堆疊介電層130上形成介電層132。舉例而言，可以利用化學氣相沉積，以在堆疊介電層130的表面形成順向性的介電層132，其厚度T0可為約0.5~1.0微米(μm)，例如是0.7μm，但不限於此。介電層132可以是直接接觸堆疊介電層130的單層結構，且介電層132的介電常數係高於堆疊介電層130整體的平均介電常數，或高於堆疊介電層130中各子介電層116、118、120的介電常數。舉例來說，介電層132可以是氮化矽(Si3N4)、氮氧化矽(SiON)或碳化矽(SiC)，而各子介電層116、118、120可以是氧化矽(SiO2)，但不限於此。根據本揭露的一實施例，堆疊介電層130的特定區域可作為電容介電層156，因此對於堆疊介電層130中包括子介電層116、118、120的情形而言，電容介電層156中同樣也會包括子介電層116、118、120。
第4圖是本揭露一實施例在圖案化中間介電層後的半導體裝置的剖面示意圖。參照第4圖，施行步驟706，蝕刻介電層132，以形成圖案化的中間介電層134。可以透過適當的光微影及蝕刻製程，以去除連線區106內的介電層132。
其中，在形成中間介電層134的過程中，部分的子介電層120亦會被蝕除，使得子介電層120的表面會形成凹陷，而具有深度D1。接著，可以進一步施行沉積製程以及平坦化製程，以形成填滿凹陷並環繞住中間介電層134的另一子介電層122。
於一實施例中，中間介電層134厚度T1、T2可為約0.3~0.8微米(μm)。舉例而言，中間介電層134厚度T1、T2較佳為大於0.35微米(μm)以避免後續蝕刻導電層148時造成損傷。其中，中間介電層134的介電常數會高於子介電層122的介電常數。
第5圖是本揭露一實施例在形成插塞後的半導體裝置的剖面示意圖。參照第5圖，施行步驟708，於堆疊介電層130中形成電連接至互連結構108的插塞。可以施行光微影及蝕刻等製程，以在未被中間介電層134覆蓋的子介電層120、122內形成孔洞，其中該孔洞可穿透子介電層120、122並暴露出中間金屬層Mn-1。接著施行金屬沉積及金屬平坦化等製程，以於孔洞內形成插塞Vn-1。其中，插塞Vn-1的頂面大致會和中間介電層134的頂面切齊。於中間介電層134和子介電層122上，全面性地沉積導電層148，例如導電金屬層。
第6圖是本揭露一實施例在形成電容結構的上電極板後的半導體裝置的剖面示意圖。在製得如第5圖所示之結構後，參照第6圖，可接著施行步驟710，於圖案化的中間介電層134上形成上電極板152，並同時形成電連接至插塞Vn-1的頂金屬層Mn，以製得如第6圖所示之結構。可藉由施行光微影及蝕刻等製程，以蝕刻導電層148，以同時製得上電極板152以及頂金屬層Mn。由於上電極板152和頂金屬層Mn可以經由同一道製程而形成，因此上電極板152和頂金屬層Mn可以具有相同的組成。在蝕刻的過程中，未被上電極板152以及頂金屬層Mn所覆蓋的中間介電層134和子介電層122亦會被部分蝕除。因此，中間介電層134內可以具有不等的厚度，例如厚度T1和厚度T2。
在完成第6圖所示的結構後，參照第1圖，可接著施行步驟712，形成頂層介電層160，以覆蓋住圖案化的中間介電層134、上電極板152及頂金屬層Mn。
可藉由施行沉積和平坦化製程，以形成頂層介電層160。繼以可施行另一沉積和平坦化製程，以形成覆蓋住頂層介電層160的保護遮罩162。其中，頂層介電層160的組成可以是氧化矽，而保護遮罩162的組成可以是氮化矽，但不限定於此。
根據本揭露的上述實施例，藉由在下電極板150和上電極板152間設置介電常數(relative permittivity)較高的中間介電層134，可以在不增加電容結構中的上電極板152和下電極板150間的距離，而且在不影響原有互連結構108製程的情況下，增加電容結構及半導體裝置100、200的崩潰電壓，進而提昇相應半導體裝置100、200的耐壓能力。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:半導體裝置
102:基底
104:電容結構區
106:連線區
108:互連結構
110:電晶體
112:絕緣結構
114:前金屬介電層
116:子介電層
118:子介電層
120:子介電層
122:子介電層
130:堆疊介電層
134:中間介電層
136:外側面
150:下電極板
152:上電極板
154:外側面
156:電容介電層
160:頂層介電層
162:保護遮罩
M1、M2~Mn-1:中間金屬層
Mn:頂金屬層
P1:導電接觸結構
T1:厚度
T2:厚度
V1、V2~Vn-1:插塞
W1:寬度
W2:寬度
Claims (18)
- 一種半導體裝置，包括：一基底；以及一電容結構，設置於該基底上且位於一電容結構區，其中該電容結構包括：一下電極板；一上電極板，設置於該下電極板之上；一堆疊介電層，設置於該下電極板及該上電極板之間；一中間介電層，設置於該下電極板與該上電極板之間，且該中間介電層僅位於該電容區且該中間介電層的介電常數高於該堆疊介電層的介電常數，其中該上電極板會覆蓋部分該中間介電層，且被該上電極板覆蓋的該中間介電層的該部分的厚度會大於該中間介電層其他部分的厚度；以及一互連結構，包括至少一插塞與一金屬疊層，該互連結構位於與該電容結構區相鄰的一連線區，其中該互連結構設置於該中間介電層的至少一側。
- 如請求項1所述的半導體裝置，其中該堆疊介電層和該中間介電層間的厚度比為10：1至30：1。
- 如請求項1所述的半導體裝置，其中該堆疊介電層的組成包括氧化矽，該中間介電層的組成包括氮化矽、氮氧化矽或碳化矽。
- 如請求項1所述的半導體裝置，其中該中間介電層的外側面會延伸超過該上電極板的外側面。
- 如請求項1所述的半導體裝置，其中該中間介電層設置於該堆疊介電層與該上電極板之間。
- 如請求項1所述的半導體裝置，其中該中間介電層是一單層結構，且該中間介電層直接接觸該堆疊介電層和該上電極板。
- 如請求項1所述的半導體裝置，其中該堆疊介電層包括複數個子介電層，且該中間介電層設置於相鄰之其中之二的該些子介電層間。
- 如請求項1所述的半導體裝置，其中該堆疊介電層包括複數個子介電層，且該電容結構另包括設置於相鄰之其中之二的該些子介電層間的另一中間介電層，且該另一中間介電層的介電常數高於該堆疊介電層的介電常數。
- 如請求項8所述的半導體裝置，其中該堆疊介電層和該另一中間介電層之間的厚度比為10：1至30：1。
- 如請求項1所述的半導體裝置，其中該半導體裝置進一步包括一頂層介電層，該頂層介電層環繞該上電極板，且直接接觸該上電極板、該中間介電層和該堆疊介電層。
- 如請求項10所述的半導體裝置，其中該金屬疊層包括一頂金屬層以及至少一中間金屬層，該頂金屬層設置於該頂層介電層中，且該頂金屬層以及該至少一中間金屬層直接接觸該堆疊介電層。
- 如請求項11所述的半導體裝置，其中該至少一插塞設置於該堆疊介電層中，且電連接至該金屬疊層。
- 一種半導體裝置的製作方法，該製作方法包括：提供一基底；形成一下電極板於該基底上；形成至少一子介電層於該下電極板上；形成一介電層於該至少一子介電層上；圖案化該介電層，以形成一中間介電層，其中該中間介電層會暴露出部份該至少一子介電層；蝕刻未被該中間介電層覆蓋之部份該至少一子介電層，以形成一孔洞；填入至少一插塞至該孔洞內；以及在形成該中間介電層後以及在形成該孔洞後，形成一上電極板於該中間介電層上，其中該中間介電層的外側面會延伸超過該上電極板的外側面。
- 如請求項13所述的半導體裝置的製作方法，其中該至少一子介電層的組成包括氧化矽，該中間介電層的組成包括氮化矽、氮氧化矽或碳化矽。
- 如請求項13所述的半導體裝置的製作方法，其中在形成該插塞前，另包括於該中間介電層之上形成另一子介電層，其中該另一子介電層會環繞該中間介電層。
- 如請求項15所述的半導體裝置的製作方法，其中蝕刻未被該中間 介電層覆蓋之部份該至少一子介電層，以形成該孔洞的步驟包括：蝕穿該另一子介電層以及該子介電層。
- 如請求項15所述的半導體裝置的製作方法，其中在形成該上電極板後，該製作方法另包括形成一頂層介電層，且該頂層介電層直接接觸該上電極板和該另一子介電層。
- 如請求項13所述的半導體裝置的製作方法，其中該製作方法另包括形成直接接觸該插塞的一頂金屬層，且該頂金屬層和該上電極板同時形成。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109102345A TWI726591B (zh) | 2020-01-22 | 2020-01-22 | 半導體裝置及其製作方法 |
| CN202010106310.7A CN113161324A (zh) | 2020-01-22 | 2020-02-21 | 半导体装置及其制作方法 |
| US16/861,176 US11189559B2 (en) | 2020-01-22 | 2020-04-28 | Semiconductor device and fabrication method thereof |
| US17/510,337 US11610836B2 (en) | 2020-01-22 | 2021-10-25 | Method of fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109102345A TWI726591B (zh) | 2020-01-22 | 2020-01-22 | 半導體裝置及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI726591B true TWI726591B (zh) | 2021-05-01 |
| TW202129984A TW202129984A (zh) | 2021-08-01 |
Family
ID=76857217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109102345A TWI726591B (zh) | 2020-01-22 | 2020-01-22 | 半導體裝置及其製作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11189559B2 (zh) |
| CN (1) | CN113161324A (zh) |
| TW (1) | TWI726591B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022144836A (ja) * | 2021-03-19 | 2022-10-03 | 株式会社東芝 | アイソレータ |
| CN117293131A (zh) * | 2022-06-17 | 2023-12-26 | 无锡华润上华科技有限公司 | 半导体器件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459562B1 (en) * | 2001-05-22 | 2002-10-01 | Conexant Systems, Inc. | High density metal insulator metal capacitors |
| US20020192919A1 (en) * | 2001-04-26 | 2002-12-19 | Subhas Bothra | Structure and method to increase density of MIM capacitors in damascene process |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115576A (ja) * | 2001-10-03 | 2003-04-18 | Matsushita Electric Ind Co Ltd | 電子デバイスの製造方法 |
| US7820506B2 (en) * | 2008-10-15 | 2010-10-26 | Micron Technology, Inc. | Capacitors, dielectric structures, and methods of forming dielectric structures |
| US10643936B2 (en) * | 2017-05-31 | 2020-05-05 | Dyi-chung Hu | Package substrate and package structure |
| US11094624B2 (en) * | 2019-04-23 | 2021-08-17 | Samsung Electronics Co., Ltd. | Semiconductor device having capacitor |
-
2020
- 2020-01-22 TW TW109102345A patent/TWI726591B/zh active
- 2020-02-21 CN CN202010106310.7A patent/CN113161324A/zh active Pending
- 2020-04-28 US US16/861,176 patent/US11189559B2/en active Active
-
2021
- 2021-10-25 US US17/510,337 patent/US11610836B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020192919A1 (en) * | 2001-04-26 | 2002-12-19 | Subhas Bothra | Structure and method to increase density of MIM capacitors in damascene process |
| US6459562B1 (en) * | 2001-05-22 | 2002-10-01 | Conexant Systems, Inc. | High density metal insulator metal capacitors |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220044997A1 (en) | 2022-02-10 |
| CN113161324A (zh) | 2021-07-23 |
| US11189559B2 (en) | 2021-11-30 |
| US11610836B2 (en) | 2023-03-21 |
| US20210225756A1 (en) | 2021-07-22 |
| TW202129984A (zh) | 2021-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10693019B2 (en) | Film scheme for a high density trench capacitor | |
| KR101332116B1 (ko) | 쓰루 웨이퍼 비아 및 이것의 제조 방법 | |
| KR100505658B1 (ko) | ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자 | |
| US10090327B2 (en) | Semiconductor device and method for forming the same | |
| KR101979025B1 (ko) | 반도체 소자의 금속배선 및 반도체 소자의 금속배선 형성방법 | |
| KR20190087843A (ko) | 반도체 장치 | |
| TWI671852B (zh) | 用於共用基板的電路的隔離結構 | |
| JP2007221161A (ja) | 半導体デバイスで用いられるキャパシタとその製造方法 | |
| CN106941091B (zh) | 内连线结构、内连线布局结构及其制作方法 | |
| JP6309907B2 (ja) | 半導体装置 | |
| TWI726591B (zh) | 半導體裝置及其製作方法 | |
| JP2021509540A (ja) | 高電圧絶縁構造及び方法 | |
| TW202109740A (zh) | 半導體元件及其製備方法 | |
| CN101197369B (zh) | 横向mos晶体管及其制造方法 | |
| KR102483380B1 (ko) | 고 내압 커패시터를 포함하는 반도체 소자 및 그 제조 방법 | |
| US20100216293A1 (en) | Method for Fabricating Semiconductor Devices | |
| TWI757074B (zh) | 半導體元件及其製備方法 | |
| KR102055086B1 (ko) | 반도체 소자의 금속배선 및 반도체 소자의 금속배선 형성방법 | |
| US9589831B2 (en) | Mechanisms for forming radio frequency (RF) area of integrated circuit structure | |
| KR100791707B1 (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| KR20090129074A (ko) | 반도체 소자의 제조 방법 | |
| JP2013069845A (ja) | 半導体装置及びその製造方法 | |
| KR20080080795A (ko) | 스페이서형 유전체막을 가지는 엠아이엠 커패시터 및 그제조방법 | |
| KR20040002120A (ko) | 인덕터 및 그 제조방법 | |
| KR20010027687A (ko) | 필드 프로그램에블 게이트 어레이 제조 방법 |