CN101197369B - 横向mos晶体管及其制造方法 - Google Patents

横向mos晶体管及其制造方法 Download PDF

Info

Publication number
CN101197369B
CN101197369B CN2007101964729A CN200710196472A CN101197369B CN 101197369 B CN101197369 B CN 101197369B CN 2007101964729 A CN2007101964729 A CN 2007101964729A CN 200710196472 A CN200710196472 A CN 200710196472A CN 101197369 B CN101197369 B CN 101197369B
Authority
CN
China
Prior art keywords
gate electrode
device isolation
isolation layer
source
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101964729A
Other languages
English (en)
Other versions
CN101197369A (zh
Inventor
房基完
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101197369A publication Critical patent/CN101197369A/zh
Application granted granted Critical
Publication of CN101197369B publication Critical patent/CN101197369B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种横向MOS晶体管，该横向MOS晶体管可包括：第一器件隔离层，形成于半导体衬底中；第二器件隔离层，形成于半导体衬底中，其中第二器件隔离层具有与第一器件隔离层不同的宽度并且第二器件隔离层内还设置有蚀刻凹槽；栅极绝缘层，形成于蚀刻凹槽中；栅极电极，形成于栅极绝缘层上；以及源极/漏极区域，水平设置于半导体衬底中，并靠近栅极电极。

Description

横向MOS晶体管及其制造方法
本申请要求享有申请日为2006年12月5日的韩国专利申请No.10-2006-0122200的权益，并且在这里结合全部该韩国专利申请作为参考。
技术领域
本发明涉及一种金属氧化物半导体(MOS)晶体管及其制造方法，尤其涉及一种横向MOS(lateral MOS)晶体管及其制造方法，其可防止由于在高度集成半导体器件中的器件结构之间的窄间隙而造成桥接。
背景技术
半导体技术的焦点已集中在制造具有高集成度和高性能的半导体器件。高集成度的半导体器件的生产可引起MOS晶体管的栅极长度降低以及MOS晶体管的源极/漏极区域减小。
具有高集成度的半导体器件可包括栅极电极、层间介电层、接触电极以及垂直层叠于半导体衬底之上和/或上方的多层布线。随后可在上述结构上执行化学机械抛光(CMP)工艺。
如图1所示，MOS晶体管的制造方法可包括在硅半导体衬底10上执行浅沟槽隔离(STI)工艺以形成器件隔离层12的步骤。可通过将低浓度的例如p型杂质掺杂剂的杂质掺杂剂离子注入形成了器件隔离层12的衬底10中来形成阱区。
随后，可将例如n型杂质掺杂剂的杂质掺杂剂离子注入到半导体衬底10的阱区中来形成阈值电压控制区域。
可包括氧化硅(SiO2)膜的栅极绝缘层14可薄薄地沉积在半导体衬底10的整个表面之上和/或上方。接下来，可随后在栅极绝缘层14之上和/或上方沉积掺杂的多晶硅，作为具有预定深度的栅极导电层。可随后利用干法蚀刻工艺将栅极导电层图案化以形成栅极电极16。此时，还可将栅极绝缘层14图案化。
可随后将低浓度杂质掺杂剂例如n型杂质掺杂剂离子注入以形成LDD区域。可随后在上述结构的整个表面之上和/或上方沉积包括氮化硅(SiN)膜的绝缘层。可随后利用蚀刻工艺例如回蚀来蚀刻该绝缘层，以在栅极绝缘层14和栅极电极16的侧壁上形成一对间隔件18。
可随后利用栅极电极16和间隔件18作为掩模，将高浓度杂质掺杂剂例如n型杂质掺杂剂离子注入，以在半导体衬底10中形成源极/漏极区域20。
其后，可在上述结构的整个表面之上和/或上方沉积例如钛(Ti)之类用作硅化物的金属层，并且可在该金属层上执行退火工艺，以在栅极电极16的最上表面以及源极/漏极区域20的最上表面之上和/或上方形成硅化钛(TiSi)膜22。
可在半导体衬底10的整个表面之上和/或上方沉积包含介电材料的层间介电层24，上述介电材料例如为磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)或未掺杂硅玻璃(USG)，并且可利用化学机械抛光(CMP)工艺将层间介电层24的表面平面化。
其后，可在层间介电层24上执行接触孔蚀刻工艺，以形成暴露出栅极电极16处的硅化物膜22的最上表面或源极/漏极区域20处的硅化物膜22的最上表面。可随后在接触孔中以包含例如钨(W)之类金属的导电层进行间隙填充并利用化学机械抛光(CMP)工艺进行平面化，以形成接触电极。
为了去除所得结构的表面上的台阶，上述垂直MOS晶体管需要使用化学机械抛光(CMP)工艺将所得结构的表面平面化。此外，由于为了获得高度集成化的半导体器件已经逐渐减小了栅极电极或接触之间的间隙，因此在具有细微间隙的器件之间可能形成桥接。因此，存在半导体器件的电特性和产量可能变得恶化的问题。
发明内容
本发明涉及一种横向金属氧化物半导体(MOS)晶体管及其制造方法，可防止在高度集成的半导体器件中因器件结构之间的窄间隙而形成桥接。
本发明实施例涉及一种横向MOS晶体管，由于在蚀刻凹槽中设置栅极电极并在半导体衬底中靠近栅极电极设置源极/漏极区域，其中该蚀刻凹槽具有半导体衬底的器件隔离层的预定深度，所以本发明能够在横向结构的使用中省去平面化步骤并能减少出现桥接现象。
本发明实施例涉及一种横向MOS晶体管的制造方法，由于在器件隔离层中蚀刻出具有预定深度的凹槽，在该凹槽中形成栅极绝缘层和栅极电极，并且在靠近凹槽的衬底内形成源极/漏极区域，所以本发明能够在横向结构的使用中减少出现桥接现象。
本发明实施例涉及一种横向MOS晶体管，可包括：第一器件隔离层，形成于在半导体衬底中；第二器件隔离层，形成于半导体衬底中，其中第二器件隔离层具有与第一器件隔离层不同的宽度，并且在第二器件隔离层中还设置有蚀刻凹槽；栅极绝缘层，形成于该蚀刻凹槽中；栅极电极，形成于该栅极绝缘层上方；以及源极/漏极区域，水平设置于半导体衬底中，并靠近该栅极电极。
本发明实施例涉及一种横向MOS晶体管的制造方法，可包括以下步骤至少其中之一：在半导体衬底中形成具有不同宽度的第一器件隔离层和第二器件隔离层；在第二器件隔离层中形成凹槽；在蚀刻出的上述凹槽中形成栅极绝缘层；在该栅极绝缘层上方形成栅极电极以将该凹槽间隙填充(gap-fill)；并且随后形成至少一个源极/漏极区域，上述至少一个源极/漏极区域水平设置在半导体衬底中，并靠近该栅极电极。
本发明实施例涉及一种横向MOS晶体管的制造方法，可包括以下步骤至少其中之一：在半导体衬底中形成第一器件隔离层和第二器件隔离层；在第二器件隔离层中形成凹槽；在该凹槽中形成栅极绝缘层；在该栅极绝缘层上方形成栅极电极连接布线，以将凹槽间隙填充；在第二器件隔离层的部分最上表面之上形成电性连接至该栅极电极连接布线的栅极电极；以及随后形成至少一个源极/漏极区域，上述至少一个源极/漏极区域水平设置在半导体衬底中，并靠近该栅极电极连接布线。
附图说明
图1为示出MOS晶体管结构的示意图。
图2为示出根据实施例的横向MOS晶体管的示意图。
图3为示出根据实施例的横向MOS晶体管的制造方法的流程图。
图4A至图4E为顺序示出根据实施例的横向MOS晶体管的制造方法的示意图。
图5为示出根据实施例的横向MOS晶体管的示意图。
图6为示出根据实施例的横向MOS晶体管的制造方法的流程图。
图7为示出根据实施例的横向MOS晶体管的制造过程的示意图。
具体实施方式
如图2所示，根据本发明实施例，横向MOS晶体管可包括凹槽，该凹槽是在形成于半导体衬底100之上和/或上方的STI器件隔离层内以预定深度蚀刻出的。半导体衬底100可包括硅衬底。栅极电极110可形成于STI器件隔离层的蚀刻出的凹槽中。
栅极绝缘层108可形成于半导体衬底之上和/或上方，处于源极/漏极区域112之间以及STI器件隔离层内蚀刻出的凹槽中。源极/漏极区域112可水平设置在半导体衬底100内，靠近栅极电极110并且在栅极电极110的边缘处对齐。
可在具有栅极电极110和源极/漏极区域112的半导体衬底100之上和/或上方形成层间介电层。接触电极可通过层间介电层中的接触孔与栅极电极110或源极/漏极区域112垂直连接。由于栅极电极110和源极/漏极112可同时形成，因此无需使用单独的平面化工艺即可将层间介电层的表面平面化。
如图3至图4所示，根据本发明实施例的横向MOS晶体管的制造方法可包括以下步骤。步骤100即S100可包括在半导体衬底100上执行STI工艺以形成第一器件隔离层102和第二器件隔离层102a。半导体衬底100可包括硅衬底。可将第一器件隔离层102和第二器件隔离层102a的尺寸设定为具有不同宽度。
可将低浓度的杂质掺杂剂例如p型杂质掺杂剂离子注入衬底100内的第一器件隔离层102和第二器件隔离层102a中，以形成阱区104。通过增加栅极电极的水平宽度和第一器件隔离层102的宽度以使得宽度符合设计规范，即可形成第二器件隔离层102a的宽度。
可将杂质掺杂剂例如n型杂质掺杂剂离子注入到半导体衬底100的阱区104中，以形成阈值电压控制区域。
如图4B所示，步骤110即S110可包括通过利用栅极掩模执行光刻工艺，来利用掩模图案去除第二器件隔离层102a的任一边缘表面的一部分。可利用掩模图案暴露出第二器件隔离层102a，并将第二器件隔离层102a蚀刻预定深度，以形成蚀刻凹槽106。可随后执行灰化工艺以去除掩模图案。
如图4C所示，步骤120即S120可包括在第二器件隔离层102a的蚀刻凹槽106中形成栅极绝缘层108。可随后通过间隙填充导电材料例如掺杂多晶硅，在栅极绝缘层108之上和/或上方的蚀刻凹槽106中形成栅极电极110。可随后利用热氧化工艺和化学气相沉积(CVD)方法等形成具有一薄层氧化硅(SiO2)膜的栅极绝缘层108。
如图4D所示，步骤130即S130可包括通过形成掩模图案，利用源极/漏极掩模，以光刻方式去除部分阱区104来形成源极/漏极区域112，并随后将高浓度杂质掺杂剂例如n型杂质掺杂剂离子注入阱区104。随后可执行灰化工艺以便去除掩模图案。源极/漏极区域112可水平设置在半导体衬底100中，靠近栅极电极110，并且在每个栅极电极110的边缘表面中均对齐以便彼此隔离。在形成源极/漏极区域112之前，可注入低浓度杂质掺杂剂例如n型杂质掺杂剂以形成LDD区域。
如图4E所示，步骤140即S140可包括在半导体衬底100之上和/或上方形成层间介电层114，其中半导体衬底100包括第一器件隔离层102、第二器件隔离层102a、阱区104、栅极绝缘层108以及栅极电极110。层间绝缘层114可包括PSG、BSG、BPSG以及USG至少其中之一。尽管层间介电层114的最上表面在栅极电极110与源极/漏极区域112之间具有台阶，但是上述台阶的尺寸与垂直MOS晶体管相比不大，因此既可执行单独的平面化工艺例如化学机械抛光(CMP)工艺，也可省略上述平面化工艺。
如图4E所示，步骤150即S150可包括形成一对接触电极116，这对接触电极116垂直延伸，穿过层间介电层114并与栅极电极110和源极/漏极区域112电性连接。可通过在层间介电层114上执行接触孔蚀刻工艺，以形成暴露出栅极电极110的最上表面和源极/漏极区域112的最上表面的接触孔，来形成触点。随后可在接触孔中进行包含金属例如钨(W)的导电层的间隙填充。可随后利用化学机械抛光(CMP)工艺将上述导电层平面化以形成接触电极116。
根据本发明实施例，在形成层间介电层114之前，横向MOS晶体管的制造方法还可包括在部分栅极电极110的最上表面和/或源极/漏极区域112的最上表面之上和/或上方形成硅化物膜，该硅化物例如为硅化钛(TiSi)。
如图5所示，根据本发明实施例，横向MOS晶体管可包括在形成于半导体衬底200中的可选STI器件隔离层内的预定深度蚀刻出的凹槽。可在STI器件隔离层的蚀刻出的凹槽中形成栅极电极连接布线210。可在STI器件隔离层内蚀刻出的凹槽中的栅极连接布线210之下并邻近于源极/漏极区域214形成栅极绝缘层208。
在与栅极绝缘层208相对的方向上，栅极电极212可垂直地且电性地连接至栅极电极连接布线210的部分最上表面。源极/漏极214可水平设置在半导体衬底200中，靠近栅极电极连接布线210，并且在栅极电极212的边缘中对齐。
可在包括栅极电极212和源极/漏极区域214的半导体衬底结构之上和/或上方形成层间介电层。接触电极可通过层间介电层中的接触孔垂直地且电性地连接至栅极电极212的最上表面和源极/漏极区域214的最上表面。由于栅极电极212和源极/漏极区域214具有处于同一平面内的最上表面，因此无需在层间介电层的最上表面上执行单独的平面化工艺例如化学机械抛光(CMP)工艺。
如图6和图7所示，可根据本发明实施例提供以下的横向MOS晶体管的制造方法。如图7所示用于形成阱区204、栅极绝缘层208、栅极电极连接布线210以及源极/漏极区域214的工艺与如图4A至图4D所示的那些工艺类似，因此它们将以引用的方式来描述。
步骤200即S200可包括在半导体衬底200中形成一对STI器件隔离层202(即第一器件隔离层202与第二器件隔离层202a)。半导体衬底200可包括硅衬底。可通过在半导体衬底200上执行STI工艺形成STI器件隔离层202、202a。第一器件隔离层202与第二器件隔离层202a可具有彼此相对不同的宽度。可将低浓度杂质掺杂剂例如p型杂质掺杂剂离子注入衬底200内形成第一器件隔离层202和第二器件隔离层202a的位置处，以便形成阱区204。
通过增加栅极电极的水平宽度和第一器件隔离层202的宽度以使得宽度符合设计规范，可较宽地形成第二器件隔离层202a的宽度。可将杂质掺杂剂例如n型杂质掺杂剂离子注入到半导体衬底200的阱区204内以形成阈值电压控制区域。
步骤210即S210可包括形成蚀刻凹槽。蚀刻凹槽可通过将第二器件隔离层202a的任一边缘表面的一部分蚀刻至预定深度来形成。
步骤220即S220可包括形成栅极绝缘层208和栅极电极连接布线210。可通过在第二器件隔离层202a的蚀刻凹槽内薄薄地沉积氧化物例如氧化硅(SiO2)膜来形成栅极绝缘层208。可通过在栅极绝缘层208之上和/或上方通过将导电层材料例如掺杂多晶硅填充到蚀刻凹槽中来形成栅极连接布线210。
步骤230即S230可包括形成栅极电极212。通过在第二器件隔离层202a的一部分最上表面之上和/或上方沉积并图案化栅极导电层例如掺杂多晶硅，使得栅极电极212可垂直地且电性地连接至部分栅极电极连接布线210、部分栅极绝缘层208以及部分栅极电极连接布线210。
步骤240即S240可包括在半导体衬底200中形成一对源极/漏极区域214。通过利用掩模图案来去除部分阱区204，并利用源极/漏极掩模执行光刻工艺，即可形成源极/漏极区域。可将高浓度杂质掺杂剂例如n型杂质掺杂剂离子注入阱区104的空间，以形成源极/漏极区域214。源极/漏极区域214可水平设置在半导体衬底200内，靠近栅极电极连接布线210，并具有实质上与栅极电极110的最上表面处于同一平面内的相应的最上表面。
步骤250即S250可包括在半导体衬底200之上和/或上方形成层间介电层216，其中半导体衬底200包括第一器件隔离层202、第二器件隔离层202a、阱区204、栅极绝缘层208、栅极电极连接布线210、栅极电极212以及源极/漏极区域214。层间介电层114可包括PSG、BSG、BPSG以及USG至少其中之一。尽管层间介电层216的最上表面在栅极电极212与源极/漏极区域214之间具有台阶，但是上述台阶与垂直MOS晶体管的尺寸相比不大，因此可执行独立的平面化工艺例如化学机械抛光(CMP)工艺，或者也可省略上述平面化工艺。
步骤260即S260可包括形成一对接触电极218，这对接触电极218垂直延伸穿过层间介电层216，并与栅极电极212和源极/漏极区域214电性连接。可通过在层间介电层114上执行接触孔蚀刻工艺以形成一对暴露出栅极电极212的最上表面和源极/漏极区域214的最上表面的接触孔，来形成接触电极218。可随后在上述接触孔中间隙填充导电层，该导电层包含金属例如钨(W)。可随后利用化学机械抛光(CMP)工艺将上述导电层平面化以形成接触电极116。
根据本发明实施例，在形成源极/漏极区域214之前，可注入低浓度杂质掺杂剂例如n型杂质掺杂剂以形成LDD区域。此外，在沉积层间介电层216之前，可在栅极电极212的部分最上表面或源极/漏极区域214的部分最上表面之上和/或上方添加或省略硅化物膜，该硅化物例如为硅化钛(TiSi)。
如上所述，根据本发明实施例，可通过在半导体衬底中的器件隔离层内蚀刻预定深度的凹槽，在凹槽中形成栅极绝缘层、栅极电极和/或栅极电极连接布线，以及形成与凹槽靠近的源极/漏极区域，来制造横向金属氧化物半导体(MOS)晶体管。上述结构可减少因栅极电极或触点之间的微小间隙而出现桥接现象。
尽管已描述了实施例，可以理解的是，本领域技术人员可以在不脱离公开内容的精神和范围内设计出其它修改和实施例。更具体的是，可以在本说明书、附图以及所附权利要求的所公开的范围内对元件作出各种组合和/或安置。除了在元件的组合和/或安置方面的各种改动和修改之外，各种替换性的用途对本领域技术人员来说也将是显而易见。

Claims (20)

1.一种横向MOS晶体管，包括：
第一器件隔离层，形成于半导体衬底中；
第二器件隔离层，形成于所述半导体衬底中，所述第二器件隔离层具有与所述第一器件隔离层不同的宽度，且所述第二器件隔离层内设置有蚀刻凹槽；
栅极绝缘层，形成于所述蚀刻凹槽中；
栅极电极；形成于所述栅极绝缘层上；以及
源极/漏极区域，水平设置在所述半导体衬底中，并靠近所述栅极电极，
其中，所述源极/漏极区域水平设置为靠近所述栅极电极，并且在所述栅极电极的每个边缘表面处均对齐以便彼此隔离。
2.如权利要求1所述的横向MOS晶体管，其中所述第一器件隔离层与所述第二器件隔离层具有STI结构。
3.如权利要求1所述的横向MOS晶体管，其中所述第二器件隔离层的宽度通过增加所述栅极电极的水平宽度和所述第一器件隔离层的宽度以使得宽度符合设计规范而形成。
4.如权利要求1所述的横向MOS晶体管，还包含：
层间介电层，形成于包括所述源极/漏极区域和所述栅极电极的所述半导体衬底上；以及
至少一个接触电极，设置在所述层间介电层中，并电性连接至所述栅极电极和所述源极/漏极区域至少其中之一。
5.如权利要求4所述的横向MOS晶体管，其中所述层间介电层包括PSG、BSG、BPSG以及USG至少其中之一。
6.一种横向MOS晶体管的制造方法，包括以下步骤：
在半导体衬底中形成具有不同宽度的第一器件隔离层和第二器件隔离层；
在所述第二器件隔离层中形成凹槽；
在蚀刻出的所述凹槽中形成栅极绝缘层；
在所述栅极绝缘层上形成栅极电极以间隙填充所述凹槽；并且随后
形成至少一个源极/漏极区域，所述至少一个源极/漏极区域水平设置于所述半导体衬底中，并靠近所述栅极电极，
其中，所述源极/漏极区域水平设置为靠近所述栅极电极，并且在所述栅极电极的每个边缘表面处均对齐以便彼此隔离。
7.如权利要求6所述的横向MOS晶体管的制造方法，其中将所述第一器件隔离层和所述第二器件隔离层形成得具有STI结构。
8.如权利要求6所述的横向MOS晶体管的制造方法，其中所述第二器件隔离层的宽度通过增加所述栅极电极的水平宽度和所述第一器件隔离层的宽度以使得宽度符合设计规范而形成。
9.如权利要求6所述的横向MOS晶体管的制造方法，其中将所述源极/漏极区域形成得具有LDD结构。
10.如权利要求6所述的横向MOS晶体管的制造方法，其中在形成所述至少一个源极/漏极区域之后，还包含以下步骤：
在所述栅极电极和所述源极/漏极区域至少其中之一上形成硅化物膜。
11.如权利要求10所述的横向MOS晶体管的制造方法，还包含以下步骤：
在所述半导体衬底上方形成层间介电层，其中所述半导体衬底包括在所述栅极电极和所述源极/漏极区域至少其中之一上形成的所述硅化物膜；以及
在所述层间介电层中形成至少一个接触孔；
在垂直地且电性地连接至所述栅极电极和所述源极/漏极区域其中之一的所述至少一个接触孔中形成接触电极。
12.一种横向MOS晶体管的制造方法，包括以下步骤：
在半导体衬底中形成第一器件隔离层和第二器件隔离层；
在所述第二器件隔离层中形成凹槽；
在所述凹槽中形成栅极绝缘层；
在所述栅极绝缘层上形成栅极电极连接布线以间隙填充所述凹槽；
在所述第二器件隔离层的部分最上表面上形成电性连接至所述栅极电极连接布线的栅极电极；以及随后
形成至少一个源极/漏极区域，所述至少一个源极/漏极区域水平设置于所述半导体衬底中，并靠近所述栅极电极连接布线，
其中，所述栅极电极和所述至少一个源极/漏极区域通过位于它们之间的所述栅极电极连接布线相互间隔开。
13.如权利要求12所述的横向MOS晶体管的制造方法，其中在形成至少一个源极/漏极区域之后，还包括以下步骤：
在所述栅极电极和所述源极/漏极区域至少其中之一上形成硅化物膜。
14.如权利要求13所述的横向MOS晶体管的制造方法，还包括以下步骤：
在所述半导体衬底上形成层间介电层，其中所述半导体衬底包括在所述栅极电极和所述源极/漏极区域至少其中之一上形成的所述硅化物膜；以及
在所述层间介电层中形成至少一个接触孔；
在垂直地且电性地连接至所述栅极电极和所述源极/漏极区域至少其中之一的所述至少一个接触孔中形成接触电极。
15.如权利要求14所述的横向MOS晶体管的制造方法，其中所述硅化物膜包括硅化钛。
16.如权利要求15所述的横向MOS晶体管的制造方法，其中所述层间介电层包括PSG、BSG、BPSG以及USG至少其中之一。
17.如权利要求12所述的横向MOS晶体管的制造方法，其中将所述第一器件隔离层和所述第二器件隔离层形成得具有STI结构。
18.如权利要求12所述的横向MOS晶体管的制造方法，其中所述第二器件隔离层的宽度通过增加所述栅极电极的水平宽度和所述第一器件隔离层的宽度以使得宽度符合设计规范而形成。
19.如权利要求15所述的横向MOS晶体管的制造方法，其中将所述源极/漏极区域形成得具有LDD结构。
20.如权利要求14所述的横向MOS晶体管的制造方法，其中所述凹槽是通过将所述第二器件隔离层的任一边缘表面的一部分蚀刻至预定深度而形成的。
CN2007101964729A 2006-12-05 2007-12-05 横向mos晶体管及其制造方法 Expired - Fee Related CN101197369B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060122200A KR100791683B1 (ko) 2006-12-05 2006-12-05 수평형 모스 트랜지스터 및 그 제조 방법
KR10-2006-0122200 2006-12-05
KR1020060122200 2006-12-05

Publications (2)

Publication Number Publication Date
CN101197369A CN101197369A (zh) 2008-06-11
CN101197369B true CN101197369B (zh) 2010-12-08

Family

ID=39216728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101964729A Expired - Fee Related CN101197369B (zh) 2006-12-05 2007-12-05 横向mos晶体管及其制造方法

Country Status (3)

Country Link
US (1) US7649218B2 (zh)
KR (1) KR100791683B1 (zh)
CN (1) CN101197369B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922989B1 (ko) * 2007-04-25 2009-10-22 주식회사 하이닉스반도체 플래시 메모리 소자 및 그것의 제조방법
CN102891170B (zh) * 2011-07-19 2015-04-01 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管结构及其制造方法
US9362272B2 (en) 2012-11-01 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral MOSFET
CN112255291B (zh) * 2020-09-30 2023-01-10 太原理工大学 一种生物传感器及其制作方法
CN113540252B (zh) * 2021-09-16 2022-01-28 晶芯成(北京)科技有限公司 半导体器件及制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046103A (en) * 1999-08-02 2000-04-04 Taiwan Semiconductor Manufacturing Company Borderless contact process for a salicide devices
US7081378B2 (en) * 2004-01-05 2006-07-25 Chartered Semiconductor Manufacturing Ltd. Horizontal TRAM and method for the fabrication thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854086A (en) 1996-08-21 1998-12-29 Hughes Electronics Corporation Method for manufacturing planar field effect transistors and planar high electron mobility transistors
KR19990006170A (ko) 1997-06-30 1999-01-25 김영환 수평 바이폴라형 전계 효과 트랜지스터 및 그 제조 방법
US6686624B2 (en) * 2002-03-11 2004-02-03 Monolithic System Technology, Inc. Vertical one-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region
JP3937894B2 (ja) 2002-04-04 2007-06-27 ソニー株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046103A (en) * 1999-08-02 2000-04-04 Taiwan Semiconductor Manufacturing Company Borderless contact process for a salicide devices
US7081378B2 (en) * 2004-01-05 2006-07-25 Chartered Semiconductor Manufacturing Ltd. Horizontal TRAM and method for the fabrication thereof

Also Published As

Publication number Publication date
US20080128819A1 (en) 2008-06-05
CN101197369A (zh) 2008-06-11
US7649218B2 (en) 2010-01-19
KR100791683B1 (ko) 2008-01-03

Similar Documents

Publication Publication Date Title
TWI249774B (en) Forming method of self-aligned contact for semiconductor device
US8053897B2 (en) Production of a carrier wafer contact in trench insulated integrated SOI circuits having high-voltage components
US7230270B2 (en) Self-aligned double gate device and method for forming same
KR20040051069A (ko) ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자
KR20120036185A (ko) 반도체 소자 및 그 제조 방법
CN101211849B (zh) 半导体器件电容制备方法
CN101197369B (zh) 横向mos晶体管及其制造方法
CN100585802C (zh) 形成半导体器件的金属前介电质层的方法和半导体衬底
CN101335240A (zh) 半导体器件及其制造方法
KR20090025778A (ko) 반도체 소자의 콘택홀 형성 방법
US20090140352A1 (en) Method of forming interlayer dielectric for semiconductor device
US6057211A (en) Method for manufacturing an integrated circuit arrangement
JP2002050702A (ja) 半導体装置
KR20090035145A (ko) 메모리 소자 및 그의 제조방법
KR100791707B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR100744270B1 (ko) 반도체 소자의 소스/드레인 영역 형성 방법
KR20010061785A (ko) 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법
KR101466993B1 (ko) 반도체 소자의 제조방법
KR100529451B1 (ko) 반도체 소자 및 그 제조 방법
KR100589498B1 (ko) 반도체 소자 및 그의 제조방법
KR100520514B1 (ko) 반도체 소자 및 그의 제조방법
KR100562744B1 (ko) 반도체 소자의 층간 절연막 제조방법
KR100952243B1 (ko) 반도체 소자의 금속전 층간 절연막 제조 방법
KR100546804B1 (ko) 반도체 소자의 층간 절연막 제조방법
US8216484B2 (en) Method for fabricating capacitor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20131205