CN113540252B - 半导体器件及制造方法 - Google Patents

半导体器件及制造方法 Download PDF

Info

Publication number
CN113540252B
CN113540252B CN202111083665.XA CN202111083665A CN113540252B CN 113540252 B CN113540252 B CN 113540252B CN 202111083665 A CN202111083665 A CN 202111083665A CN 113540252 B CN113540252 B CN 113540252B
Authority
CN
China
Prior art keywords
region
mos transistor
semiconductor substrate
insulating layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111083665.XA
Other languages
English (en)
Other versions
CN113540252A (zh
Inventor
石田浩
大田裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202111083665.XA priority Critical patent/CN113540252B/zh
Publication of CN113540252A publication Critical patent/CN113540252A/zh
Application granted granted Critical
Publication of CN113540252B publication Critical patent/CN113540252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Abstract

本发明提供一种半导体器件及制造方法。所述半导体器件包括半导体衬底以及形成于所述半导体衬底表面区域的MOS晶体管，所述MOS晶体管具有在所述半导体衬底表面叠加形成的栅极绝缘层和栅极，并且，所述半导体衬底的表面具有未被所述栅极绝缘层覆盖且连接所述栅极绝缘层覆盖区域的凹陷区，所述凹陷区的半导体衬底中形成有所述MOS晶体管的LDD区，可在不增大成本的情况下，使MOS晶体管的LDD区的设置能够达到改善热载流子不稳定性的目的，MOS晶体管针对热载流子具有高电阻和低漏电流特性。所述制造方法可制作上述半导体器件。

Description

半导体器件及制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及制造方法。
背景技术
对于在硅衬底上形成多种MOSFET的半导体器件，核心MOSFET（core MOSFET，即在半导体器件中用于起核心功能的MOSFET）及输入/输出MOSFET（I/O MOSFET，即在半导体器件中用于起输入/输出功能的MOSFET）的栅极绝缘材料具有不同厚度，而栅极常采用相同沉积及刻蚀工序形成，因而核心MOSFET和输入/输出MOSFET的栅极厚度相同。例如，对于55nm技术节点，需将栅极厚度设为约100nm。在形成输入/输出MOSFET的LDD区（轻掺杂漏区）时，通过以栅极为掩模且采用较低的注入能量执行离子注入的方式形成该LDD区。但是，在该情形中，衬底中形成的输入/输出MOSFET的LDD区出于改善热载流子不稳定性（HCI）的目的，无法形成于衬底深处。
为了解决上述问题，一种现有方案将输入/输出MOSFET的栅极厚度设为大于核心MOSFET的栅极厚度，使得以栅极为掩模进行输入/输出MOSFET的LDD离子注入时，可以采用较高的注入能量，以求使得输入/输出MOSFET的LDD区形成于衬底深处。
然而，形成厚度不同的栅极相对于形成厚度相同的栅极需要额外的掩模工艺，因此存在增加制造成本的技术问题。
发明内容
为了降低制造成本，同时使LDD区能够达到改善热载流子不稳定性的目的，本发明提供一种半导体器件，另外提供一种半导体器件的制造方法。
一方面，本发明提供一种半导体器件，所述半导体器件包括半导体衬底以及形成于所述半导体衬底表面区域的MOS晶体管，所述MOS晶体管具有在所述半导体衬底表面叠加形成的栅极绝缘层和栅极，并且，所述半导体衬底的表面具有未被所述栅极绝缘层覆盖且连接所述栅极绝缘层覆盖区域的凹陷区，所述凹陷区的半导体衬底中形成有所述MOS晶体管的LDD区。
可选的，所述半导体衬底的表面在所述凹陷区具有连接所述栅极绝缘层覆盖区域的侧壁，所述侧壁与朝向所述凹陷区的所述栅极和所述栅极绝缘层的侧面齐平。
可选的，所述半导体衬底的表面在所述凹陷区基于所述栅极绝缘层底面的深度为10nm以上且40nm以下。
可选的，所述半导体衬底表面区域形成有栅极绝缘层厚度不同的输入/输出MOS晶体管和核心MOS晶体管，其中，至少所述输入/输出MOS晶体管的LDD区形成于相应的所述凹陷区的半导体衬底中。
可选的，所述MOS晶体管的源区和漏区当中的至少一个形成于所述凹陷区的半导体衬底中。
一方面，本发明提供一种半导体器件的制造方法，包括以下步骤：
在半导体衬底表面叠加形成用于构造MOS晶体管的栅极绝缘层和栅极；刻蚀所述半导体衬底，在所述半导体衬底表面形成未被所述栅极绝缘层覆盖且连接所述栅极绝缘层覆盖区域的凹陷区；以及，执行离子注入，在所述凹陷区的所述半导体衬底中形成所述MOS晶体管的LDD区。
可选的，所述半导体衬底表面包括分别用于形成输入/输出MOS晶体管和核心MOS晶体管的区域，在形成所述凹陷区之前，在用于形成所述输入/输出MOS晶体管的区域内形成有所述输入/输出MOS晶体管的栅极绝缘层和栅极，在用于形成所述核心MOS晶体管的区域内形成有所述核心MOS晶体管的栅极绝缘层和栅极。
可选的，所述输入/输出MOS晶体管的栅极绝缘层和所述核心MOS晶体管的栅极绝缘层的厚度不同，而栅极的厚度相同。
可选的，在形成所述凹陷区的步骤中，采用形成于所述输入/输出MOS晶体管和所述核心MOS晶体管的栅极上表面的光刻胶层作掩模刻蚀所述半导体衬底，分别在用于形成所述输入/输出MOS晶体管的区域内和用于形成所述核心MOS晶体管的区域内形成所述凹陷区。可选的，形成所述凹陷区之后，利用所述输入/输出MOS晶体管和所述核心MOS晶体管的栅极作为掩模，执行所述离子注入，在所述输入/输出MOS晶体管对应的凹陷区的半导体衬底中形成所述输入/输出MOS晶体管的LDD区，在所述核心MOS晶体管对应的凹陷区的半导体衬底中形成所述核心MOS晶体管的LDD区。
可选的，在形成所述凹陷区的步骤中，先形成一光刻胶层，所述光刻胶层覆盖用于形成核心MOS晶体管的区域和所述输入/输出MOS晶体管的栅极的上表面，然后利用所述光刻胶层作掩模，刻蚀所述半导体衬底，在用于形成所述输入/输出MOS晶体管的区域内形成所述凹陷区。可选的，形成所述凹陷区后，利用所述输入/输出MOS晶体管的栅极和所述光刻胶层作掩模，执行所述离子注入，在所述凹陷区的所述半导体衬底中形成所述输入/输出MOS晶体管的LDD区。
可选的，在形成所述凹陷区之前，还在所述MOS晶体管的栅极上表面形成硬掩模层，所述硬掩模层的侧面与所述栅极的侧面齐平；在形成所述凹陷区的步骤中，先形成一光刻胶层，所述光刻胶层覆盖用于形成核心MOS晶体管的区域，然后利用所述光刻胶层和所述硬掩模层作为掩模，刻蚀所述半导体衬底，在用于形成所述输入/输出MOS晶体管的区域内形成所述凹陷区。可选的，形成所述凹陷区后，利用所述输入/输出MOS晶体管的栅极和所述硬掩模层以及所述光刻胶层作为掩模，执行所述离子注入，在所述凹陷区的所述半导体衬底中形成所述输入/输出MOS晶体管的LDD区。
可选的，形成所述LDD区采用的所述离子注入的方向与所述栅极绝缘层覆盖区域的所述半导体衬底表面的垂直方向的夹角为锐角。
可选的，所述半导体衬底的表面在所述凹陷区具有连接所述栅极绝缘层覆盖区域的侧壁，所述侧壁与朝向所述凹陷区的所述栅极和所述栅极绝缘层的侧面齐平。
可选的，在形成所述LDD区之后，本发明提供的半导体器件的制造方法还包括：
形成侧墙，所述侧墙覆盖所述栅极和所述栅极绝缘层的侧面，且覆盖连接所述栅极绝缘层覆盖区域的所述凹陷区的侧壁；以及，执行离子注入，在所述栅极两侧且位于所述凹陷区的半导体衬底中分别形成所述MOS晶体管的源区和漏区。
本发明提供的半导体器件，半导体衬底的表面具有未被MOS晶体管的栅极绝缘层覆盖且连接所述栅极绝缘层覆盖区域的凹陷区，在所述凹陷区的所述半导体衬底中形成有所述MOS晶体管的LDD区，可在不增大成本的情况下，使MOS晶体管的LDD区的设置能够达到改善热载流子不稳定性的目的，MOS晶体管针对热载流子具有高电阻和低漏电流特性。
本发明提供的半导体器件的制造方法，可在不增大成本的情况下，使形成的MOS晶体管的LDD区能够达到改善热载流子不稳定性的目的，MOS晶体管针对热载流子具有高电阻和低漏电流特性。
附图说明
图1为本发明实施例一的半导体器件的剖面示意图。
图2为本发明实施例一的半导体器件的制造方法各步骤的剖面示意图。
图3至图6分别为本发明实施例一的半导体器件的不同特性的仿真结果。
图7为本发明实施例一的半导体器件中栅极绝缘层与LDD区和漏区交界处附近的放大剖视图。
图8至图10分别为本发明实施例一的半导体器件的不同特性的仿真结果。
图11为本发明实施例二的半导体器件的剖面示意图。
图12为本发明实施例二的半导体器件的制造方法各步骤的剖面示意图。
图13为本发明实施例三的半导体器件的制造方法各步骤的剖面示意图。
附图标记说明：
10-半导体衬底；12-阱区；14-分离区；16、30-源区；18、32-漏区；22、36-栅极绝缘层；24、38-栅极；26、40-侧墙；20、34-LDD区；42-氮化硅层；100、200-半导体器件；X-凹陷区。
具体实施方式
以下结合附图和具体的实施例对本发明的半导体器件及制造方法作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明的实施例，本发明的实施例不应该被认为仅限于图中所示区域的特定形状。为了清楚起见，在用于辅助说明本发明实施例的全部附图中，对相同部件原则上标记相同的标号，而省略对其重复的说明。
应当理解，各个实施例仅是制造和应用实施例的示例性的具体实施方式，并不构成在制造和应用本发明时的范围限制。并且，对多个实施例分别进行描述仅是为了更清晰地阐释本发明的内涵，但每个实施例中的技术特征并不属于该实施例所独有的特征，各个实施例的全部特征也可以作为一个总的实施例的特征。在某些实施例下，下述多个实施例中的技术特征也可以相互关联、启发，以构成新的实施例。
<实施例一>
半导体器件
图1为本发明实施例一的半导体器件的剖面示意图。具体的，图1所示为半导体器件100所含的MOSFET（简称MOS晶体管）基本结构的剖面示意图。本实施例的半导体器件100的使用目的虽无具体限制，但应包含起输入/输出作用（即输入和/或输出，I/O）的MOSFET，称为输入/输出MOS晶体管。需要说明的是，图1旨在强调半导体器件100的各组成要素，各部分有可能并未按实际尺寸比例绘制。另外，处于描述的清楚性，器件的一些部分未作说明。
如图1所示，半导体器件100包括半导体衬底10、阱区12、分离区14、源区16、漏区18、LDD区20、栅极绝缘层22、栅极24以及侧墙26。
以下，以半导体器件100所含MOS晶体管为n沟道MOSFET为例进行说明。在该情形中，下文描述中的第一导电类型为p型，与第一导电类型相反的第二导电类型为n型。然而，半导体器件100所含MOS晶体管并不限于n沟道MOSFET，也可以为p沟道MOSFET。在另一情形中，只需将下文描述的第一导电类型换为n型，并将与第一导电类型相反的第二导电类型换为p型即可。
半导体衬底10为表面区域形成半导体器件100的衬底。半导体衬底10例如为硅衬底。半导体衬底10具有第一导电类型，例如p型。阱区12形成于半导体衬底10的表面区域。阱区12为掺杂浓度高于半导体衬底10的区域。阱区12具有第一导电类型。阱区12例如为以p型掺杂物硼（B）掺杂的区域。阱区12的掺杂浓度优选为1×1016/cm3以上5×1017/cm3以下。
分离区14为在相邻元件之间进行绝缘的绝缘区域。分离区14设置为将源区16、漏区18、LDD区20、栅极绝缘层22和栅极24围于其中。分离区14可以为浅沟槽隔离（ShallowTrench Isolation（STI））区或LOCOS区。
源区16为用作半导体器件100所含MOSFET的源极的区域。漏区18为用作半导体器件100所含MOSFET的漏极的区域。源区16和漏区18具有与第一导电类型相反的第二导电类型。源区16和漏区18例如为以n型掺杂物磷（P）或砷（As）掺杂的区域。源区16和漏区18的掺杂浓度优选为1×1019/cm3以上1×1021/cm3以下。然而，源区16和漏区18的掺杂浓度可根据半导体器件100所需的特性设置。
LDD区20与源区16和漏区18具有相同导电类型，即第二导电类型。LDD区20形成于源区16与栅极绝缘层22下方的沟道区域之间的连接区域以及漏区18与栅极绝缘层22下方的沟道区域之间的连接区域内。LDD区20具有第二导电类型。LDD区20例如以n型掺杂物磷（P）掺杂。LDD区20的掺杂浓度优选为1×1018/cm3以上1×1019/cm3以下。然而，LDD区20的掺杂浓度可根据半导体器件100所需的特性设置。
此外，在半导体器件100中，源区16、漏区18以及LDD区20形成于在半导体衬底10的表面区域内自表面凹入至预设深度的凹陷区X内。
栅极绝缘层22为在半导体器件100所含MOSFET的栅极与半导体衬底10之间设置的绝缘层。栅极绝缘层22在半导体衬底10的表面区域内跨源区16一侧的LDD区20与漏区18一侧LDD区20设置。栅极绝缘层22可以包括氧化硅层（SiO2），氮化硅层（SiN）或氮氧化硅层（SiOxNy，x、y为正整数）。在半导体器件100中，栅极绝缘层22的厚度优选为10nm以上100nm以下。然而，栅极绝缘层22的厚度可根据半导体器件100所需的特性设置。半导体衬底10表面的所述凹陷区X位于未被栅极绝缘层22覆盖，且连接栅极绝缘层22覆盖的半导体衬底10表面区域。半导体衬底10表面在所述凹陷区X基于栅极绝缘层22底面的深度例如为10nm以上且40nm以下。
栅极24为用于向半导体器件100所含MOSFET施加栅极电压的电极。栅极24形成于栅极绝缘层22上。栅极24例如为多晶硅层、金属层、硅化物或其叠层结构。在半导体器件100中，栅极24厚度优选为100nm以上200nm以下，例如为100nm。然而，栅极24厚度可根据半导体器件100所需的特性设置。侧墙26以覆盖栅极绝缘层22和栅极24侧面的方式形成。侧墙26可以为氧化硅层（SiO2）、氮化硅层（SiN）、氮氧化硅膜（SiOxNy）。侧墙26的宽度可例如为50nm左右。此外，半导体衬底10的表面在所述凹陷区X可具有连接栅极绝缘层22覆盖区域的侧壁，所述侧壁与朝向所述凹陷区X的栅极24和栅极绝缘层22的侧面例如是齐平的。进而，侧墙26还覆盖所述凹陷区的侧壁。
当在栅极绝缘层22上方的栅极24上施加栅极电压时，源区16与漏区18之间的阱区12内将形成沟道。此时，当在源区16与漏区18之间施加电压时，会有源漏电流流过。也就是说，通过调节施加于栅极24上的栅极电压，可以控制源漏电流。
半导体器件100可以包括在半导体衬底10表面区域形成且具有不同栅极绝缘层厚度的多个MOS晶体管，除输入/输出MOS晶体管以外，半导体衬底10表面区域还可以形成核心MOS晶体管（Core MOSFET），且核心MOS晶体管和输入/输出MOS晶体管均可具有如图1所示的基本结构，优选的，至少所述输入/输出MOS晶体管的LDD区对应于相应的凹陷区X形成（即至少所述输入/输出MOS晶体管的LDD区形成于相应的凹陷区X的半导体衬底10中）。并且，MOS晶体管的源区和漏区当中的至少一个形成于所述凹陷区的半导体衬底中。由于LDD区20形成于上述凹陷区内，输入/输出MOS晶体管即使在采用无法穿透多晶硅等材料构成的栅极24的低能量离子注入的情形中，亦可形成能够充分降低沟道区域电场的LDD区20。输入/输出MOS晶体管的栅极并不需要限定为大于核心MOS晶体管的栅极厚度，例如，在半导体衬底10表面区域形成的多个MOS晶体管的栅极厚度可以相等。
制造方法
以下参考图2对半导体器件100的制造方法进行说明。图2为本发明实施例一的半导体器件的制造方法各步骤的剖面示意图。图2旨在强调构成半导体器件100的各个部分，各部分平面方向的尺寸以及厚度方向的尺寸有可能并未按实际尺寸比例绘制。
半导体衬底10以作为第一导电类型的p型掺杂物掺杂的硅衬底为例进行说明。
在步骤S10中，形成阱区12和分离区14。分离区14可通过使用掩模的现有LOCOS工艺或STI工艺形成。当采用LOCOS工艺时，可以以氧化硅膜（SiO2）或氮化硅膜（SiN）为掩模，并在通入氧气（O2）的同时，对半导体衬底10进行加热，以使得掩模开口区域内的半导体衬底10表面发生热氧化，从而形成分离区14。此外，当采用STI工艺时，可以以氮化硅膜作为掩模，在氮化硅膜的开口区域内向下刻蚀形成沟槽，并通过高密度等离子体CVD等工艺在该沟槽内填充绝缘膜，然后以化学机械研磨法（CMP）将该区域平坦化，从而形成分离区14。
阱区12通过在半导体衬底10表面注入p型掺杂物（硼B或二氟化硼BF2）离子的方式形成。例如，可对半导体衬底10进行硼（B）离子的多步注入，例如采用三步注入，且第一步至第三步的注入能量和注入密度分别为180keV和2.0×1013/cm2，100keV和8.0×1012/cm2以及30keV和2.6×1012/cm2。然而，掺杂物离子的注入密度、注入深度等参数可根据半导体器件100的尺寸和特性相应设置。离子注入后，进行离子扩散处理。在阱区12内注入掺杂物后，可通过对半导体衬底10进行退火处理（30秒，1050℃），形成阱区12。然而，加热温度和时间可根据半导体器件100的尺寸和特性相应设置。
在步骤S12中，形成栅极绝缘层22和栅极24。栅极绝缘层22可通过使用四乙氧基硅烷（TEOS）的化学气相沉积法（CVD）形成。此外，栅极绝缘层22也可通过使用氧气（O2）等含氧气体或氮气（N2）等含氮气体的热氧化法形成。栅极绝缘层22以在半导体衬底10的表面上跨构成源区16一侧LDD区20的表面区域和构成漏区18一侧LDD区20的表面区域的方式形成。栅极绝缘层22的厚度优选为10nm以上100nm以下。当MOSFET的工作电压范围为5V~8V左右时，栅极绝缘层22的厚度优选为10nm~20nm左右。此外，举例而言，当MOSFET的工作电压范围为1.2V~1.5V左右时，栅极绝缘层22的厚度优选为4nm以下。
举例而言，通过在将半导体衬底10以1050℃的温度加热的状态下通入氧化气体，可形成厚度为14.6nm左右的栅极绝缘层22。
栅极24形成于栅极绝缘层22上。栅极24的形成方法虽无具体限制，但是在多晶硅层的情形中，可采用使用硅烷（SiH4）等含硅气体的化学气相沉积法（CVD法）。在栅极24为金属层的情形中，可采用气相沉积法、溅射法、化学气相沉积法（CVD法）等方法。栅极24的厚度优选为100nm以上200nm以下。栅极24的厚度例如为100nm。
栅极绝缘层22和栅极24通过以现有光刻技术和刻蚀技术进行图案化而形成于半导体器件100的必要区域内。也就是说，先在栅极绝缘层22和栅极24上形成光刻胶层R，然后通过光刻技术将光刻胶层R图案化。之后，以光刻胶层R为掩模，将栅极绝缘层22和栅极24的非所需区域通过刻蚀技术去除，从而实现以图案化方法形成栅极绝缘层22和栅极24。
在步骤S14中，形成凹陷区X。其中，通过以栅极24上形成的光刻胶层R为掩模，对半导体衬底10表面从栅极绝缘层22边缘延伸至分离区14边缘的区域进行刻蚀，从而形成凹陷区X。该刻蚀可例如采用现有的各向异性刻蚀技术。如此，可以形成在半导体衬底10平面方向上相对于栅极绝缘层22和栅极24端部不存在位置偏差（偏移）的凹陷区X。从而，半导体衬底10的表面在凹陷区X具有连接栅极绝缘层22覆盖区域的侧壁（或侧面），所述侧壁与朝向凹陷区X的栅极24和栅极绝缘层22的侧面齐平。此处“齐平”指的是凹陷区X的衬底侧壁与朝向凹陷区X的栅极24和栅极绝缘层22的侧面基本在同一平面。此外，凹陷区X的深度优选为10nm以上40nm以下。
在步骤S16中，形成LDD区20。其中，在第二导电类型为n型的情形中，在半导体衬底10表面注入n型掺杂物（磷P或砷As）离子。在离子注入当中，优选以10keV以上100keV以下的离子注入能量以及1.0×1013/cm2以上1.0×1014/cm2以下的密度注入磷（P）离子。其中，优选相对于半导体衬底10表面的垂直方向（具体指栅极绝缘层22覆盖区域的半导体衬底10表面的垂直方向）成一定角度，多次执行离子注入。如图1和图2所示，通过相对于半导体衬底10表面的垂直方向成一定角度执行离子注入，可以形成自以相对于栅极绝缘层22端部无位置偏差（偏移）方式形成的凹陷区X延伸至栅极绝缘层22下方区域且具有自栅极绝缘层22端部向内侧（沟道区域一侧）膨出形状的LDD区20。然而，所注入掺杂物离子的密度、注入深度、注入角度以及注入次数等参数可根据半导体器件100的尺寸及特性相应设置。
举例而言，可将磷（P）离子沿相对于半导体衬底10表面的垂直方向成45°角的方向，以35keV的离子注入能量和2.0×1013/cm2的注入密度注入4次。离子注入完成后，去除光刻胶层R。一实施例中，光刻胶层R也可以在离子注入前去除，从而在进行离子注入时，利用输入/输出MOS晶体管和核心MOS晶体管的栅极作为掩模。
如此，通过在形成凹陷区X之后形成LDD区20，即使在采用无法穿透多晶硅等材料构成的栅极24的低能量离子注入的情形中，亦可形成能够充分降低沟道区域电场的LDD区20。
此外，通过以相对于半导体衬底10表面的垂直方向倾斜的角度执行离子注入，可以形成延伸至栅极绝缘层22下方阱区12内的LDD区20。也就是说，能够形成与栅极绝缘层22充分叠合的LDD区20。
在步骤S18中，形成侧墙26（sidewall）以及源区16和漏区18。所形成的侧墙26以从栅极24顶面延伸至凹陷区X底部的方式覆盖栅极绝缘层22、栅极24的侧面以及凹陷区X的衬底侧面。侧墙26可通过使用四乙氧基硅烷（TEOS）的化学气相沉积法（CVD）形成。侧墙26也可通过使用氧气（O2）等含氧气体或氮气（N2）等含氮气体的化学气相沉积法（CVD）形成。此外，还以使用光刻技术的刻蚀工艺对侧墙26进行处理，并将侧墙26保留于栅极绝缘层22、栅极24的侧面以及凹陷区X的衬底侧面上。侧墙26优选具有距栅极绝缘层22和栅极24端部50nm左右的宽度。
在形成侧墙26之后，进一步形成源区16和漏区18。源区16和漏区18通过掺杂物离子注入和退火扩散处理形成。在第二导电类型为n型的情形中，以分离区14、栅极绝缘层22、栅极24以及侧墙26为掩模，在半导体衬底10表面进行n型掺杂物（磷P或砷As）离子的注入。离子注入优选为多步注入。具体而言，多步注入优选以5keV以上50keV以下的离子注入能量及1×1013/cm2以上5×1015/cm2以下的密度，注入n型掺杂物离子。然而，所注入掺杂物离子的密度、注入深度等参数可根据半导体器件100的源区16和漏区18所需特性相应设置。例如，可将磷P离子以26keV的注入能量和2.0×1013/cm2的密度，将砷As离子以23keV的注入能量和4.0×1015/cm2的密度，并将磷P离子以6keV的注入能量和8.0×1014/cm2的密度多步注入。随后，通过高温尖峰退火（加热）激活半导体衬底10内的掺杂物。尖峰退火的温度例如为1055℃。如此，即形成源区16和漏区18。
半导体器件的特性
以下，对半导体器件100特性的仿真分析结果进行说明。
图3所示为在漏极电压Vd=6V的条件下将凹陷区X深度从0nm变化至40nm时最大衬底电流Isub的变化率ΔIsub。其中，所示最大衬底电流Isub的变化率ΔIsub以凹陷区X的深度为0时的最大衬底电流Isub为基准。如图3所示，最大衬底电流Isub随凹陷区X深度的增大而变小，并可在凹陷区X深度为40nm时减小至35%左右。
图4所示为漏极电压Vd=6V且栅极电压Vg=-0.5V的条件下将凹陷区X深度从0nm变化至40nm时栅致漏极泄漏电流Ioff的变化值dIoff。其中，所示栅致漏极泄漏电流Ioff（即GIDL）的变化值dIoff为以凹陷区X的深度为0时的栅致漏极泄漏电流Ioff作为100%进行归一化后的值。如图4所示，虽然栅致漏极泄漏电流Ioff的变化值dIoff在凹陷区X深度为5nm时变大，但是当凹陷区X深度达到10nm以上时，栅致漏极泄漏电流Ioff的变化值dIoff急剧减小，并在凹陷区X深度为10nm时减小约1000倍左右。
图5所示为漏极电压Vd=0.1V的条件下将凹陷区X深度从0nm变化至40nm时栅极阈值电压Vth的变化率ΔVth。其中，所示栅极阈值电压Vth的变化率ΔVth以凹陷区X的深度为0时的栅极阈值电压Vth为基准。如图5所示，栅极阈值电压Vth在凹陷区X深度为0~40nm时无较大变动。
图6所示为漏极电压Vd=6V且栅极电压Vg=6V的条件下将凹陷区X深度从0nm变化至40nm时源漏电流Ids的变化率ΔIds。其中，所示源漏电流Ids的变化率ΔIds以凹陷区X的深度为0时的源漏电流Ids为基准。如图6所示，源漏电流Ids在凹陷区X深度为0~40nm时无较大变动。
例如，相对于凹陷区X为0nm的情形，凹陷区X为30nm时最大衬底电流Isub的变化为-26%，栅致漏极泄漏电流Ioff减小1000倍，栅极阈值电压Vth的变化为+3mV，源漏电流Ids的变化为+0.8%。
研究后推测，上述结果产生的原因在于，凹陷区X深度从0nm变化至40nm后，半导体器件100内生成的热载流子变少，栅致漏极泄漏电流（即GIDL）变小。
图7至图10示出了半导体器件100的栅极绝缘层22与LDD区20和漏区18交界处附近的特性。图7为半导体器件100的栅极绝缘层22与LDD区20和漏区18交界处附近的放大剖视图。
图8所示为漏极电压Vd=6V且栅极电压Vg=6V条件下凹陷区X深度为0或40nm时半导体器件100深度方向上的电场强度。图9所示为漏极电压Vd=6V且栅极电压Vg=6V条件下凹陷区X深度为0或40nm时半导体器件100深度方向上的碰撞电离强度。图10所示为漏极电压Vd=6V且栅极电压Vg=0条件下凹陷区X深度为0或40nm时能带之间隧道电流的大小。图8至图10所示均为栅极绝缘层22下方的LDD区20内沿图7单点划线的特性仿真结果。
如图8所示，在栅极绝缘层22与LDD区20和漏区18的交界处附近，与凹陷区X深度为0的情形相比，栅极绝缘层22正下方0.15μm深度附近以内区域的电场在凹陷区X深度为40nm时显著降低。此外，如图9所示，在栅极绝缘层22与LDD区20和漏区18的交界处附近，与凹陷区X深度为0的情形相比，栅极绝缘层22正下方0.04μm深度附近以内区域的碰撞电离强度在凹陷区X深度为40nm时有所减小。另外，如图10所示，在栅极绝缘层22与LDD区20和漏区18的交界处附近，与凹陷区X深度为0的情形相比，栅极绝缘层22正下方0.03μm深度附近以内区域的隧道电流大小在凹陷区X深度为40nm时有所减小。
研究后推测，上述结果正如图3以及图4所示，为最大衬底电流Isub及栅致漏极泄漏电流Ioff因半导体器件100中所设凹陷区X而减小所致。
<实施例二>
在图2所示半导体器件100的制造方法中，凹陷区X利用栅极绝缘层22和栅极24刻蚀时的掩模形成。在该情形中，举例而言，当欲将输入/输出MOS晶体管设置于凹陷区X内时，须将半导体衬底10表面除输入/输出MOSFET之外还形成的核心MOS晶体管等同样形成于凹陷区X内。
图11为本发明实施例二中的半导体器件的剖面示意图。需要说明的是，图11作为半导体器件200的剖面示意图，旨在强调组成半导体器件200的各个部分，各部分平面方向的尺寸以及厚度方向的尺寸有可能并未按实际尺寸比例绘制。
参照图11，半导体器件200不但包括设有凹陷区X的输入/输出MOS晶体管，还包括不设凹陷区X的核心MOSFET。输入/输出MOS晶体管的结构与半导体器件100相同，因此不再赘述。
核心MOSFET包括源区30、漏区32、LDD区34、栅极绝缘层36、栅极38以及侧墙40。此外，还设有与半导体器件100相同的半导体衬底10、阱区12以及分离区14。
以下，以核心MOSFET为n沟道MOSFET为例进行说明。在该情形中，下文描述中的第一导电类型为p型，与第一导电类型相反的第二导电类型为n型。然而，核心MOSFET并不限于n沟道MOSFET，也可以为p沟道MOSFET。在该情形中，只需将第一导电类型换为n型，并将与第一导电类型相反的第二导电类型换为p型即可。
源区30为用作核心MOSFET的源极的区域。漏区32为用作核心MOSFET的漏极的区域。源区30和漏区32具有与第一导电类型相反的第二导电类型。源区30和漏区32例如将磷P离子以26keV的注入能量和2.0×1013/cm2的密度，将砷As离子以23keV的注入能量和4.0×1015/cm2的密度，并将磷P离子以6keV的注入能量和8.0×1014/cm2的密度多步注入的方式形成。源区30和漏区32的掺杂浓度优选为1×1019/cm3以上1×1021/cm3以下。然而，源区30和漏区32的掺杂浓度可根据半导体器件100所需的特性设置。
LDD区34与源区30和漏区32具有相同导电类型，即第二导电类型。LDD区34形成于源区30与栅极绝缘层36下方的沟道区域之间的连接区域以及漏区32与栅极绝缘层36下方的沟道区域之间的连接区域内。LDD区34具有第二导电类型。LDD区34例如以n型掺杂物磷（P）或砷（As）掺杂。此外，为了实现防止短沟道效应的效果，还可掺入第一导电类型的铟（In）、硼（B）及锗（Ge）。LDD区34的掺杂浓度优选为1×1018/cm3以上1×1020/cm3以下。然而，LDD区34的掺杂浓度可根据半导体器件100所需的特性设置。
栅极绝缘层36为作为核心MOSFET栅极组成部分的绝缘层。栅极绝缘层36在半导体衬底10的表面区域内跨源区30一侧的LDD区34与漏区32一侧LDD区34设置。栅极绝缘层36可以为氧化硅层（SiO2）、氮化硅层（SiN）或氮氧化硅层（SiOxNy）。栅极绝缘层36的厚度优选为2nm以上100nm以下。然而，栅极绝缘层36的厚度可根据半导体器件100所需的特性设置。
栅极38为用于向核心MOSFET施加栅极电压的电极。栅极38形成于栅极绝缘层36上。栅极38可例如为多晶硅层、金属层、硅化物或其叠层结构。在半导体器件100中，栅极38的厚度优选为100nm以上200nm以下。然而，栅极38厚度可根据半导体器件100所需的特性设置。侧墙40以覆盖栅极绝缘层36和栅极38侧面的方式形成。侧墙40可以为氧化硅层（SiO2）、氮化硅层（SiN）或氮氧化硅层（SiOxNy）。
当在栅极绝缘层36上方的栅极38上施加栅极电压时，源区30与漏区32之间的阱区12内将形成沟道。此时，当在源区30与漏区32之间施加电压时，会有源漏电流流过。也就是说，通过调节施加于栅极38上的栅极电压，可以控制源漏电流。
以下，参考图12，对半导体器件200的制造方法进行说明。图12作为半导体器件200制造方法的示意图，旨在强调构成半导体器件200的各个部分，各部分平面方向的尺寸以及厚度方向的尺寸有可能并未按实际尺寸比例绘制。
半导体衬底10以作为第一导电类型的p型掺杂物掺杂的硅衬底为例进行说明。此外，半导体器件100以同时含有设置凹陷区X的输入/输出MOS晶体管以及不设凹陷区X的核心MOS晶体管的结构为例进行说明。
在步骤S20中，形成阱区12和分离区14。该步骤与实施例一的步骤S10相同，因此不再赘述。
在步骤S22中，形成输入/输出MOS晶体管的栅极绝缘层22和栅极24以及核心MOS晶体管的栅极绝缘层36和栅极38。栅极绝缘层22和栅极绝缘层36可通过使用四乙氧基硅烷（TEOS）的化学气相沉积法（CVD）形成。此外，栅极绝缘层22和栅极绝缘层36也可通过使用氧气（O2）等含氧气体或氮气（N2）等含氮气体的热氧化法形成。
栅极绝缘层22和栅极绝缘层36上分别形成栅极24和栅极38。栅极24和栅极38的形成方法虽无具体限制，但是在多晶硅层的情形中，可采用使用硅烷（SiH4）等含硅气体的化学气相沉积法（CVD法）。在栅极24和栅极38为金属层的情形中，可采用气相沉积法、溅射法、化学气相沉积法（CVD法）等方法。栅极24和栅极38可采用同一沉积以及刻蚀制程形成，从而栅极24和栅极38可具有相同的厚度。
具体而言，首先，栅极绝缘层22以在半导体衬底10的表面上跨过构成源区16一侧LDD区20的表面区域和构成漏区18一侧LDD区20的表面区域的方式形成。举例而言，通过在将半导体衬底10以1050℃的温度加热的状态下通入氧化气体，可形成厚度为14nm左右的栅极绝缘层22。随后，在栅极绝缘层22上形成栅极24。栅极绝缘层22和栅极24通过以光刻技术和刻蚀技术进行图案化而形成于半导体器件100的必要区域内。栅极绝缘层22和栅极24的形成方法与上述半导体器件100的情形相同。
在此之后，以在半导体衬底10的表面上跨过构成源区30一侧LDD区34的表面区域和构成漏区32一侧LDD区34的表面区域的方式形成栅极绝缘层36。栅极绝缘层36的厚度优选为2nm以上100nm以下。当MOSFET的工作电压范围为5V~8V左右时，栅极绝缘层36的厚度优选为10nm~20nm左右。此外，举例而言，当MOSFET的工作电压范围为1.2V~1.5V左右时，栅极绝缘层36的厚度优选为4nm以下。举例而言，通过将半导体衬底10以1080℃的温度加热的状态下通入氧化气体，可形成厚度为1.35nm左右的栅极绝缘层36。随后，在栅极绝缘层36上形成栅极38。栅极38的厚度优选为100nm以上200nm以下。栅极38的厚度例如为100nm。栅极绝缘层36和栅极38通过以光刻技术和刻蚀技术进行图案化而形成于半导体器件100的必要区域内。
在步骤S24中，形成输入/输出MOS晶体管的凹陷区X和LDD区20。其中，通过以栅极24和核心MOSFET区域上形成的光刻胶层R为掩模，对半导体衬底10表面从栅极绝缘层22边缘延伸至分离区14边缘的区域进行刻蚀，从而形成凹陷区X。该刻蚀可例如采用现有的各向异性刻蚀技术。如此，可以形成在半导体衬底10平面方向上相对于栅极绝缘层22和栅极24端部不存在位置偏差（偏移）的凹陷区X。从而，半导体衬底10的表面在凹陷区X具有连接栅极绝缘层22覆盖区域的侧壁（或侧面），所述侧壁与朝向凹陷区X的栅极24和栅极绝缘层22的侧面齐平。此外，凹陷区X的深度优选为10nm以上40nm以下。
除此之外，还形成LDD区20。其中，在第二导电类型为n型的情形中，在半导体衬底10表面注入n型掺杂物（磷P或砷As）离子。举例而言，可将磷（P）离子沿相对于半导体衬底10表面的垂直方向成30°角的方向，以90keV的离子注入能量和2.0×1013/cm2的注入密度注入4次。离子注入完成后，去除光刻胶层R。
在步骤S26中，形成核心MOSFET的LDD区34。其中，以栅极38和输入/输出MOS晶体管区域上形成的光刻胶层R为掩模，对半导体衬底10表面从栅极绝缘层36边缘延伸至分离区14边缘的区域执行离子注入。在第二导电类型为n型的情形中，在半导体衬底10表面注入n型掺杂物（磷P或砷As）离子。在形成LDD区34的离子注入工艺中，优选将砷（As）离子以2keV以上100keV以下的离子注入能量以及1.0×1013/cm2以上1.0×1015/cm2以下的密度注入。
举例而言，可将砷（As）离子沿垂直于半导体衬底10表面方向，以2keV的离子注入能量和9.0×1014/cm2的注入密度注入4次。与此同时，为了实现防止短沟道效应的效果，还将第一导电类型的铟（In）离子沿相对于半导体衬底10表面的垂直方向成35°角的方向，以50keV的离子注入能量和1.0×1012/cm2的注入密度注入4次。另外，还将硼（B）离子沿相对于半导体衬底10表面的垂直方向成30°角的方向，以6keV的离子注入能量和3.5×1013/cm2的注入密度注入4次。进一步地，还将锗（Ge）离子沿垂直于半导体衬底10表面方向，以16keV的离子注入能量和4.0×1014/cm2的注入密度注入4次。
在步骤S28中，形成侧墙26和侧墙40以及源区16、漏区18、源区30及漏区32。所形成的侧墙26以从栅极24顶面延伸至凹陷区X底部的方式覆盖栅极绝缘层22和栅极24的侧面以及凹陷区X的衬底侧面，所形成的侧墙40从栅极38顶面延伸至栅极绝缘层36的底部。侧墙26和侧墙40可通过使用四乙氧基硅烷（TEOS）的化学气相沉积法（CVD）形成。侧墙26和侧墙40也可通过使用氧气（O2）等含氧气体或氮气（N2）等含氮气体的化学气相沉积法（CVD）形成。此外，还以刻蚀工艺对侧墙26和侧墙40进行处理，并将侧墙26保留于栅极绝缘层22和栅极24的侧面以及凹陷区X的衬底侧面上，且将侧墙40保留于栅极绝缘层36和栅极38的侧面上。侧墙26优选具有距栅极绝缘层22和栅极24端部50nm左右的宽度。侧墙40优选具有距栅极绝缘层36和栅极38端部50nm左右的宽度。
在形成侧墙26和侧墙40后，进一步形成源区16和漏区18以及源区30和漏区32。源区16和漏区18以及源区30和漏区32通过掺杂物离子注入和退火扩散处理形成。其中，以分离区14、栅极绝缘层22、栅极24、侧墙26、栅极绝缘层36、栅极38以及侧墙40为掩模，在半导体衬底10表面执行离子注入。离子注入优选为多步注入。举例而言，将磷P离子以26keV的注入能量和2.0×1013/cm2的密度，将砷As离子以23keV的注入能量和4.0×1015/cm2的密度，并将磷P离子以6keV的注入能量和8.0×1014/cm2的密度多步注入。
随后，通过高温尖峰退火（加热）激活半导体衬底10内的掺杂物。尖峰退火的温度例如为1055℃。如此，即形成源区16和漏区18以及源区30和漏区32。
如上所述，无需使用额外掩模，便可制造同时含设置凹陷区X的输入/输出MOS晶体管以及不设凹陷区X的核心MOS晶体管的半导体器件200。
此外，在半导体器件200内，设有凹陷区X的输入/输出MOS晶体管与半导体器件100所含输入/输出MOS晶体管具有相同特性。也就是说，在半导体器件200的输入/输出MOS晶体管内，凹陷区X的设置可减少所生成的热载流子，并减小泄漏电流。
<实施例三>
图13所示为本发明实施例三的半导体器件的制造方法各步骤的剖面示意图。图13作为图11所示的半导体器件200的制造方法的剖面示意图，旨在强调构成半导体器件200的各个部分，各部分平面方向的尺寸以及厚度方向的尺寸有可能并未按实际尺寸比例绘制。
第三实施例与第二实施例的区别在于，在栅极绝缘层22和栅极24的叠层上以及栅极绝缘层36和栅极38的叠层上叠加作为硬掩模层的氮化硅层42。从而，在凹陷区X的形成过程中，以氮化硅层42代替光刻胶层R。
在步骤S30中，形成阱区12和分离区14。该步骤与上述第二实施例的步骤S20相同，因此不再赘述。
在步骤S32中，在用于形成输入/输出MOS晶体管的区域形成输入/输出MOS晶体管的栅极绝缘层22和栅极24，并在用于形成核心MOS晶体管的区域形成核心MOS晶体管的栅极绝缘层36和栅极38。该步骤与上述步骤S20相同，因此不再赘述。此外，还在栅极24和栅极38上形成氮化硅层42。氮化硅层42例如通过在将半导体衬底10以750℃的温度加热的状态下通入氮化气体的方式形成。氮化硅层42的厚度例如为120nm。此外，栅极绝缘层36、栅极38、氮化硅层42、栅极绝缘层36、栅极38以及氮化硅层42通过以使用光刻胶层R的光刻技术和刻蚀技术进行图案化而形成于半导体器件100的必要区域内。图案化之后，去除光刻胶层R。氮化硅层42的侧面例如下方覆盖的栅极的侧面齐平。
在步骤S34中，形成输入/输出MOS晶体管的凹陷区X和LDD区20。其中，以输入/输出MOS晶体管区域形成的氮化硅层42以及形成于核心MOS晶体管区域内的光刻胶层R为掩模，对半导体衬底10表面从栅极绝缘层22边缘延伸至分离区14边缘的区域进行刻蚀，从而形成凹陷区X。该刻蚀可采用现有的各向异性刻蚀技术。在本实施例中，通过将氮化硅层42用作掩模，可在防止生成使用光刻胶层R的光刻工艺中的套刻误差的同时，形成相对于栅极绝缘层22和栅极24端部不存在位置偏差（偏移）的凹陷区X。从而，半导体衬底10的表面在凹陷区X具有连接栅极绝缘层22覆盖区域的侧壁（或侧面），所述侧壁与朝向凹陷区X的栅极24和栅极绝缘层22的侧面齐平。凹陷区X的深度优选为10nm以上40nm以下。
除此之外，还形成LDD区20。其中，在第二导电类型为n型的情形中，在半导体衬底10表面注入n型掺杂物（磷P或砷As）离子。形成LDD区20的离子注入可利用输入/输出MOS晶体管的栅极24和氮化硅层42以及位于核心MOS晶体管区域的光刻胶层R作为掩模。
在步骤S36中，形成核心MOSFET的LDD区34。其中，以核心MOS晶体管区域的氮化硅层42和栅极38以及形成于输入/输出MOSFET区域内的光刻胶层R为掩模，对半导体衬底10表面从栅极绝缘层36边缘延伸至分离区14边缘的区域执行离子注入。该离子注入与上述步骤S26相同。离子注入后，去除光刻胶层R。此外，还通过刻蚀处理去除氮化硅层42。
在步骤S38中，形成侧墙26、侧墙40、源区16、漏区18、源区30以及漏区32。该步骤可与上述步骤S28相同。
如上所述，通过以氮化硅层42代替光刻胶层R作为掩模，可以提高形成凹陷区X时的对准精度。此外，在本实施例制造方法中形成的半导体器件200内，设有凹陷区X的输入/输出MOS晶体管与实施例一的半导体器件100所含输入/输出MOS晶体管具有相同特性。也就是说，在半导体器件200的输入/输出MOS晶体管内，凹陷区X的设置可减少所生成的热载流子，并减小泄漏电流。
根据上述第一至第三实施例，当在同一半导体衬底10中形成输入/输出MOS晶体管和核心MOS晶体管时，无需为了分别针对此两种MOS晶体管形成厚度不同的栅极而设置两种掩模。此外，根据上述第一至第三实施例，可在不增大成本的情况下，提供针对热载流子具有高电阻和低漏电流特性的MOS晶体管。因此，可以实现满足高压驱动器件高可靠性要求的最佳设计。
需要说明的是，本说明书中的实施例采用递进的方式描述，每个部分重点说明的都是与前述部分的不同之处，各个部分之间相同和相似的地方可以互相参照理解。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (15)

1.一种半导体器件，其特征在于，包括半导体衬底以及形成于所述半导体衬底表面区域的MOS晶体管，所述MOS晶体管具有在所述半导体衬底表面叠加形成的栅极绝缘层和栅极，并且，在所述栅极两侧的所述半导体衬底的表面具有未被所述栅极绝缘层覆盖且连接所述栅极绝缘层覆盖区域的凹陷区，所述凹陷区的半导体衬底中形成有所述MOS晶体管的LDD区；所述MOS晶体管具有侧墙，所述侧墙覆盖所述栅极和所述栅极绝缘层的侧面和与所述栅极绝缘层覆盖区域连接的所述凹陷区的侧壁，所述侧墙露出部分所述凹陷区，所述MOS晶体管的源区和漏区形成于所述凹陷区的半导体衬底中。
2.如权利要求1所述的半导体器件，其特征在于，所述半导体衬底的表面在所述凹陷区具有连接所述栅极绝缘层覆盖区域的侧壁，所述侧壁与朝向所述凹陷区的所述栅极和所述栅极绝缘层的侧面齐平。
3.如权利要求1所述的半导体器件，其特征在于，所述半导体衬底的表面在所述凹陷区基于所述栅极绝缘层底面的深度为10nm以上且40nm以下。
4.如权利要求1所述的半导体器件，其特征在于，所述半导体衬底表面区域形成有栅极绝缘层厚度不同的输入/输出MOS晶体管和核心MOS晶体管，其中，至少所述输入/输出MOS晶体管的LDD区形成于相应的所述凹陷区的半导体衬底中。
5.一种半导体器件的制造方法，其特征在于，包括：
在半导体衬底表面叠加形成用于构造MOS晶体管的栅极绝缘层和栅极；
刻蚀所述半导体衬底，在所述半导体衬底表面形成未被所述栅极绝缘层覆盖且连接所述栅极绝缘层覆盖区域的凹陷区；
执行离子注入，在所述凹陷区的所述半导体衬底中形成所述MOS晶体管的LDD区；
形成侧墙，所述侧墙覆盖所述栅极和所述栅极绝缘层的侧面，且覆盖连接所述栅极绝缘层覆盖区域的所述凹陷区的侧壁，所述侧墙露出部分所述凹陷区；以及，
执行离子注入，在所述栅极两侧且位于所述凹陷区的半导体衬底中分别形成所述MOS晶体管的源区和漏区。
6.如权利要求5所述的制造方法，其特征在于，所述半导体衬底表面包括分别用于形成输入/输出MOS晶体管和核心MOS晶体管的区域，在形成所述凹陷区之前，在用于形成所述输入/输出MOS晶体管的区域内形成有所述输入/输出MOS晶体管的栅极绝缘层和栅极，在用于形成所述核心MOS晶体管的区域内形成有所述核心MOS晶体管的栅极绝缘层和栅极。
7.如权利要求6所述的制造方法，其特征在于，所述输入/输出MOS晶体管的栅极绝缘层和所述核心MOS晶体管的栅极绝缘层的厚度不同，而栅极的厚度相同。
8.如权利要求6所述的制造方法，其特征在于，在形成所述凹陷区的步骤中，采用形成于所述输入/输出MOS晶体管和所述核心MOS晶体管的栅极上表面的光刻胶层作掩模刻蚀所述半导体衬底，分别在用于形成所述输入/输出MOS晶体管的区域内和用于形成所述核心MOS晶体管的区域内形成所述凹陷区。
9.如权利要求8所述的制造方法，其特征在于，形成所述凹陷区之后，利用所述输入/输出MOS晶体管和所述核心MOS晶体管的栅极作为掩模，执行所述离子注入，在所述输入/输出MOS晶体管对应的凹陷区的半导体衬底中形成所述输入/输出MOS晶体管的LDD区，在所述核心MOS晶体管对应的凹陷区的半导体衬底中形成所述核心MOS晶体管的LDD区。
10.如权利要求6所述的制造方法，其特征在于，在形成所述凹陷区的步骤中，先形成一光刻胶层，所述光刻胶层覆盖用于形成核心MOS晶体管的区域和所述输入/输出MOS晶体管的栅极的上表面，然后利用所述光刻胶层作掩模，刻蚀所述半导体衬底，在用于形成所述输入/输出MOS晶体管的区域内形成所述凹陷区。
11.如权利要求10所述的制造方法，其特征在于，形成所述凹陷区后，利用所述输入/输出MOS晶体管的栅极和所述光刻胶层作掩模，执行所述离子注入，在所述凹陷区的所述半导体衬底中形成所述输入/输出MOS晶体管的LDD区。
12.如权利要求6所述的制造方法，其特征在于，在形成所述凹陷区之前，还在所述MOS晶体管的栅极上表面形成硬掩模层，所述硬掩模层的侧面与所述栅极的侧面齐平；在形成所述凹陷区的步骤中，先形成一光刻胶层，所述光刻胶层覆盖用于形成核心MOS晶体管的区域，然后利用所述光刻胶层和所述硬掩模层作为掩模，刻蚀所述半导体衬底，在用于形成所述输入/输出MOS晶体管的区域内形成所述凹陷区。
13.如权利要求12所述的制造方法，其特征在于，形成所述凹陷区后，利用所述输入/输出MOS晶体管的栅极和所述硬掩模层以及所述光刻胶层作为掩模，执行所述离子注入，在所述凹陷区的所述半导体衬底中形成所述输入/输出MOS晶体管的LDD区。
14.如权利要求5所述的制造方法，其特征在于，形成所述LDD区采用的所述离子注入的方向与所述栅极绝缘层覆盖区域的所述半导体衬底表面的垂直方向的夹角为锐角。
15.如权利要求5所述的制造方法，其特征在于，所述半导体衬底的表面在所述凹陷区具有连接所述栅极绝缘层覆盖区域的侧壁，所述侧壁与朝向所述凹陷区的所述栅极和所述栅极绝缘层的侧面齐平。
CN202111083665.XA 2021-09-16 2021-09-16 半导体器件及制造方法 Active CN113540252B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111083665.XA CN113540252B (zh) 2021-09-16 2021-09-16 半导体器件及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111083665.XA CN113540252B (zh) 2021-09-16 2021-09-16 半导体器件及制造方法

Publications (2)

Publication Number Publication Date
CN113540252A CN113540252A (zh) 2021-10-22
CN113540252B true CN113540252B (zh) 2022-01-28

Family

ID=78093277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111083665.XA Active CN113540252B (zh) 2021-09-16 2021-09-16 半导体器件及制造方法

Country Status (1)

Country Link
CN (1) CN113540252B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114114857B (zh) * 2022-01-25 2022-05-10 威海银创微电子技术有限公司 平面VDMOS中overlay偏差效应的解决方法、装置及介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2705106B2 (ja) * 1988-05-25 1998-01-26 セイコーエプソン株式会社 半導体装置の製造方法
JP3018993B2 (ja) * 1996-07-26 2000-03-13 日本電気株式会社 半導体装置の製造方法
JP2000082704A (ja) * 1998-09-04 2000-03-21 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2001313389A (ja) * 2000-05-01 2001-11-09 Seiko Epson Corp 半導体装置およびその製造方法
KR100791683B1 (ko) * 2006-12-05 2008-01-03 동부일렉트로닉스 주식회사 수평형 모스 트랜지스터 및 그 제조 방법
CN103915322B (zh) * 2012-12-31 2016-12-28 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法
CN109427585B (zh) * 2017-09-01 2022-03-11 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN113540252A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
JP4469677B2 (ja) 半導体装置およびその製造方法
KR100205320B1 (ko) 모스펫 및 그 제조방법
KR101811796B1 (ko) 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
US8741724B2 (en) Method of manufacturing semiconductor device
CN102446768B (zh) 半导体器件及制造半导体器件的方法
JP5772068B2 (ja) 半導体装置及びその製造方法
JP2000260987A (ja) 半導体装置とその製造方法
US6709939B2 (en) Method for fabricating semiconductor device
US20060134874A1 (en) Manufacture method of MOS semiconductor device having extension and pocket
US7521311B2 (en) Semiconductor device and method for fabricating the same
CN113540252B (zh) 半导体器件及制造方法
US6200836B1 (en) Using oxide junction to cut off sub-threshold leakage in CMOS devices
JP2007027622A (ja) 半導体装置およびその製造方法
US7723231B2 (en) Semiconductor device and method of fabricating the same
CN115425087A (zh) 半导体器件及半导体器件的制造方法
JP7320552B2 (ja) 半導体デバイス及び半導体デバイスの製造方法
JP5445895B2 (ja) 半導体素子の製造方法
JP4482428B2 (ja) 半導体集積回路の製造方法および半導体集積回路
JP7429211B2 (ja) 半導体デバイス及び半導体デバイスの製造方法
JPH09135029A (ja) Ｍｉｓ型半導体装置及びその製造方法
CN112802902B (zh) 半导体器件及其制造方法
KR20050043408A (ko) 리세스 게이트 트랜지스터에서의 리세스 형성방법
CN116799040B (zh) 降低表面电场型半导体器件及其制造方法
JP2024048439A (ja) 半導体デバイス及び半導体デバイスの製造方法
JP4228416B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant