CN115117027A - 隔离器 - Google Patents
隔离器 Download PDFInfo
- Publication number
- CN115117027A CN115117027A CN202110878852.0A CN202110878852A CN115117027A CN 115117027 A CN115117027 A CN 115117027A CN 202110878852 A CN202110878852 A CN 202110878852A CN 115117027 A CN115117027 A CN 115117027A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- dielectric constant
- coil
- isolator according
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/36—Isolators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/32—Insulating of coils, windings, or parts thereof
- H01F27/324—Insulation between coil and core, between different winding sections, around the coil; Other insulation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/32—Insulating of coils, windings, or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F19/00—Fixed transformers or mutual inductances of the signal type
- H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
- H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
- H01F2019/085—Transformer for galvanic isolation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
实施方式的隔离器具有下部电极、第一绝缘层、第二绝缘层、上部电极和低介电常数部。所述第一绝缘层设置于所述下部电极上,在上部具有突部。所述第二绝缘层设置于所述突部上,从所述突部的正上方区域向侧方延伸。所述第二绝缘层的相对介电常数比所述第一绝缘层的相对介电常数高。所述上部电极与所述第二绝缘层的上表面接触。所述低介电常数部与所述突部的侧面以及所述第二绝缘层的下表面接触。所述低介电常数部的相对介电常数比所述第一绝缘层的相对介电常数低。
Description
相关申请
本申请享受以日本专利申请2021-46018号(申请日:2021年3月19日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
技术领域
本发明的实施方式涉及隔离器。
背景技术
通过两个电极间的电介质耦合或电容耦合来发送或接收信号的隔离器,能够通过包含一组电极的单重结构来简化结构,提高信号的传输性能。但是,由于施加电压的大部分被施加于一组电极间,因此高电压下的电极的可靠性的提高成为课题。
发明内容
实施方式提供能够提高可靠性的隔离器。
实施方式的隔离器具有下部电极、第一绝缘层、第二绝缘层、上部电极和低介电常数部。所述第一绝缘层设置于所述下部电极上,在上部具有突部。所述第二绝缘层设置于所述突部上,从所述突部的正上方区域向侧方延伸。所述第二绝缘层的相对介电常数比所述第一绝缘层的相对介电常数高。所述上部电极与所述第二绝缘层的上表面接触。所述低介电常数部与所述突部的侧面以及所述第二绝缘层的下表面接触。所述低介电常数部的相对介电常数低于所述第一绝缘层的相对介电常数。
附图说明
图1是表示第一实施方式的隔离器的剖视图。
图2是表示下部电极和上部电极的俯视图。
图3是表示图1的区域A的放大剖视图。
图4的(a)~(c)是表示第一实施方式的隔离器的制造方法的示意图。
图5的(a)、(b)是表示第一实施方式的隔离器的制造方法的示意图。
图6是表示第一实施方式的变形例的隔离器的放大剖视图。
图7是表示第二实施方式的隔离器的放大剖视图。
图8的(a)、(b)是表示第二实施方式的隔离器的制造方法的示意图。
图9的(a)、(b)是表示第二实施方式的隔离器的制造方法的示意图。
图10是表示第二实施方式的变形例的隔离器的放大剖视图。
图11的(a)是表示第三实施方式的隔离器的放大剖视图,(b)是表示第三实施方式的第一变形例的隔离器的放大剖视图。
图12是表示第三实施方式的第二变形例的隔离器的放大剖视图。
图13的(a)~(c)是表示第三实施方式的第二变形例的隔离器的制造方法的示意图。
具体实施方式
以下,参照附图对各实施方式进行说明。
另外,附图是示意性的,各部分的厚度与宽度的关系、部分间的大小的比率等未必与现实相同。另外,即使在表示相同部分的情况下,也存在根据附图而彼此的尺寸、比率不同地进行表示的情况。此外,在本说明书和各图中,对与已出现的图中说明的要素相同的要素标注相同的附图标记并适当省略详细的说明。
(第一实施方式)
图1是表示本实施方式的隔离器的剖视图。
图2是表示下部电极和上部电极的俯视图。
图3是表示图1的区域A的放大剖视图。
如图1所示,隔离器101具有硅基板41、层间绝缘层42、复合绝缘层20、第一焊盘31、第二焊盘32、下部电极11E、上部电极12E、下部布线33、上部布线34以及通孔插塞35。隔离器101例如是数字隔离器。
硅基板41构成隔离器101的下表面。层间绝缘层42设置于硅基板41上。下部布线33和下部电极11E设置于层间绝缘层42的上部,相互连接。复合绝缘层20设置于层间绝缘层42上。在复合绝缘层20的上部设置有上部电极12E和上部布线34。如图1所示,复合绝缘层20将下部电极11E与上部电极12E绝缘。
如图1所示,通孔插塞35设置于复合绝缘层20内,下端与下部布线33连接,上端与上部布线34连接。上部布线34与第一焊盘31连接。
下部电极11E经由下部布线33、通孔插塞35以及上部布线34与第一焊盘31连接。上部电极12E与第二焊盘32连接。
如图1所示,第一焊盘31和第二焊盘32设置于复合绝缘层20上,露出到外部。第一焊盘31和第二焊盘32分别与不同的外部设备连接。
如图2所示,下部电极11E和上部电极12E由导电体构成,例如包含铜(Cu)。下部电极11E和上部电极12E是长条状,包括从上方观察时形成为漩涡状的线圈部分11、12。上部电极12E的线圈部分12从上方观察时与下部电极11E的线圈部分11重叠地设置。线圈部分11、12具有漩涡状的下表面、上表面、外侧面、内侧面。
在此,为了便于说明,在本说明书中,如图1、图2所示,从上方观察时,将朝向线圈部分12整体的中心的方向称为内侧,将朝向其相反的方向称为外侧,将各结构中朝向内侧的侧面称为内侧面,将朝向外侧的侧面称为外侧面。另外,将从线圈部分11朝向线圈部分12的方向称为“上”,将其相反方向称为“下”,但该表现也是为了方便的,与重力的方向无关。上下方向的长度也称为“厚度”或“高度”。各结构的“宽度”,只要没有特别记载,则为与各结构的长度方向及上下方向正交的方向的长度。
上部电极12E的下部例如包含钛(Ti)或氮化钛(TiN)作为阻挡层。如图3所示,在上部电极12E中的线圈部分12中,包含外侧面与下表面之间的角在内的部分是外侧下角部12a,包含内侧面与下表面之间的角在内的部分是内侧下角部12b。
如图3所示,线圈部分12的宽度t2例如为3μm。如图1所示,下部电极11E中的线圈部分11的宽度t1例如为3μm。
如图3所示,复合绝缘层20具有第一绝缘层21、第二绝缘层22、第三绝缘层23和保护绝缘层25。如图1、图3所示,第一绝缘层21设置于下部电极11E和层间绝缘层42的上方,设置于上部电极12E的下方。
在第一绝缘层21的上部设置有突部21a。突部21a例如与上部电极12E的线圈部分12同样,从上方观察呈漩涡形状。如图3所示,突部21a的上表面、外侧面以及内侧面构成第一绝缘层21的上表面21B的一部分。突部21a例如设置于线圈部分12的正下方区域中的除了线圈部分12的外侧下角部12a和内侧下角部12b的正下方区域之外的区域。
第一绝缘层21例如包含硅氧化物(SiO)。第一绝缘层21的相对介电常数例如为4.1。
第二绝缘层22例如与上部电极12E的线圈部分12同样,从上方观察时成为漩涡形状。如图3所示,第二绝缘层22设置于突部21a上,下表面与突部21a的上表面接触。第二绝缘层22是从突部21a的正上方区域向侧方延伸出的大致薄板形状。由第二绝缘层22的下表面、突部21a的侧面、以及在第一绝缘层21的上表面21B上与突部21a的侧面接触的区域所包围的空间为槽部M1。
如图3所示,第二绝缘层22例如设置于线圈部分12的正下方区域。从上方观察时,设置有第二绝缘层22的区域与线圈部分12的正下方区域大致相同。第二绝缘层22的外侧面设置于线圈部分12的外侧面的正下方区域。
第二绝缘层22的上表面与线圈部分12的下表面接触,与线圈部分12的外侧下角部12a和内侧下角部12b接触。第二绝缘层22的宽度例如与线圈部分12的宽度大致相同。第二绝缘层22的厚度例如为0.5μm。
第二绝缘层22例如包含氮(N)和硅(Si),例如包含氮化硅(SiN)。第二绝缘层22的相对介电常数比第一绝缘层21的相对介电常数高。第二绝缘层22的相对介电常数例如为7。另外,第二绝缘层22的内部应力比第一绝缘层21的内部应力高,比第三绝缘层23的内部应力高。
如图3所示,第三绝缘层23覆盖第一绝缘层21、第二绝缘层22以及线圈部分12。第三绝缘层23具有底部23a、上部23b以及侧部23c。底部23a设置于第一绝缘层21的上表面21B上,与上表面21B接触。
如图3所示,第三绝缘层23的底部23a具有相对于线圈部分12而言设置于外侧的外侧底部23a1和设置于内侧的内侧底部23a2。外侧底部23a1的内侧的端部23aa1(权利要求书中的低介电常数部)与突部21a的外侧面和第二绝缘层22的下表面接触。端部23aa1设置于线圈部分12的外侧下角部12a的正下方区域。
内侧底部23a2的外侧的端部23aa2(权利要求书中的低介电常数部)与第一绝缘层21的突部21a的内侧面和第二绝缘层22的下表面接触。端部23aa2设置于线圈部分12的内侧下角部12b的正下方区域。
端部23aa1、23aa2设置于槽部M1内。端部23aa1、23aa2的厚度与第一绝缘层21的突部21a的高度大致相同。端部23aa1、23aa2例如不包含空隙。端部23aa1、23aa2的厚度例如为1.5μm。
第三绝缘层23的侧部23c具有外侧壁部23c1和内侧壁部23c2。外侧壁部23c1与外侧底部23a1中的与端部23aa1的外侧相邻的部分的上方接触。外侧壁部23c1设置于第二绝缘层22的外侧面和线圈部分12的外侧面的外侧,与第二绝缘层22的外侧面和线圈部分12的外侧面接触。
内侧壁部23c2与内侧底部23a2中的与端部23aa2的内侧相邻的部分的上方接触。内侧壁部23c2设置于第二绝缘层22的内侧面和线圈部分12的内侧面的内侧,与第二绝缘层22的内侧面和线圈部分12的内侧面接触。
第三绝缘层23的上部23b与外侧壁部23c1的上端和内侧壁部23c2的上端接触。上部23b设置于线圈部分12上,与线圈部分12的上表面接触。
如图3所示,第三绝缘层23的外侧壁部23c1的内外方向上的长度即厚度与内侧壁部23c2的内外方向上的长度即厚度大致相同。外侧壁部23c1的厚度与上部23b的厚度大致相同。外侧底部23a1的厚度与内侧底部23a2的厚度大致相同。外侧底部23a1的厚度例如与外侧壁部23c1的厚度大致相同,比第二绝缘层22的厚度大。第三绝缘层23的端部23aa1、23aa2的宽度例如为20nm以上,例如为10~20nm。
第三绝缘层23例如包含掺氟硅氧化物(SIOF、或FSG(fluorine doped silicateglass)、有机涂布玻璃(Spin on Glass:SOG)、掺碳硅氧化物(SiOC)、例如SiLK(注册商标)等芳香系有机树脂、苯并环丁烯(Benzocyclobutene:BCB)中的至少1种。第三绝缘层23的相对介电常数比第一绝缘层21的相对介电常数低。第三绝缘层23的相对介电常数例如为2.0。
如图3所示,保护绝缘层25设置于复合绝缘层20的上部,设置于第三绝缘层23的上方。在保护绝缘层25上,第一焊盘31和第二焊盘32露出。保护绝缘层25例如包含硅氧化物或聚酰亚胺(polyimide)。
以下,对本实施方式的隔离器的动作进行说明。
隔离器101在第一焊盘31上连接有一个外部设备的输出端子或输入端子,在第二焊盘32上连接有其他外部设备的输入端子或输出端子,在第一焊盘31与第二焊盘32之间例如被施加500V的电压。由此,隔离器101通过下部电极11E的线圈部分11与上部电极12E的线圈部分12之间的电介质耦合,在一个外部设备与其他外部设备之间收发信号。
此时,在线圈部分11、12之间施加例如500V的电压,有在线圈部分12的外侧下角部12a电场强度变高的倾向。在隔离器101中,通过调整对线圈部分12的正下方的规定部分施加的电压,由此降低与线圈部分12的下表面接触的第二绝缘层22的电场强度,缓和线圈部分12的外侧下角部12a的电场强度。
详细而言,在线圈部分12的正下方的规定部分,通过将相对介电常数和厚度不同的第二绝缘层22和第三绝缘层23配置于第一绝缘层21上,由此对规定部分施加的电压被分压于第二绝缘层22和第三绝缘层23和第一绝缘层21中而进行施加。分压由规定部分中的第一绝缘层21、第二绝缘层22及第三绝缘层23各自的厚度与相对介电常数的关系来决定。
第一绝缘层21、第二绝缘层22及第三绝缘层23中的、向第一绝缘层21的分压最大,但第一绝缘层21最厚,因此第一绝缘层21的电场强度成为中间值。向相对介电常数低且比第一绝缘层21薄的第三绝缘层23的分压的大小次于第一绝缘层21,但电场强度在规定部分最高。向相对介电常数高且在规定部分最薄的第二绝缘层22的分压变得最小,电场强度在规定部分也最小。这样,通过减小在线圈部分12的正下方设置的第二绝缘层22的电场强度,由此能够缓和线圈部分12的外侧下角部12a处的电场强度。
以下,对本实施方式的隔离器101的制造方法进行说明。
图4的(a)~(c)和图5的(a)、(b)是表示本实施方式的隔离器的制造方法的示意图。
首先,如图1所示,准备硅基板41,形成晶体管等元件。接着,在硅基板41的上方形成层间绝缘层42。层间绝缘层42例如使用化学气相沉积法(Chemical Vapor Deposition:CVD法)形成。
接着,例如,在层间绝缘层42的上部形成下部布线33和下部电极11E。
接下来,在层间绝缘层42、下部布线33以及下部电极11E的上方形成第一绝缘层21。第一绝缘层21例如通过使用了等离子体的CVD法形成。
如图4的(a)所示,在第一绝缘层21的上方形成高电介质膜22m。高电介质膜22m例如包含氮化硅(SiN),例如通过等离子体CVD法形成。
接着,对复合绝缘层20的规定部位进行蚀刻,形成通孔插塞35(参照图1)。
如图4的(b)所示,形成上部电极12E。由此,在高电介质膜22m的上方形成线圈部分12。在上部电极12E的形成时,例如也同时形成上部布线34。上部布线34和上部电极12E例如通过溅射法等镀敷加工而形成。
如图4的(c)所示,例如将上部电极12E作为掩模对高电介质膜22m进行蚀刻,由此去除高电介质膜22m中的上部电极12E的正下方区域以外的部分,形成第二绝缘层22。高介电常数膜22m的去除例如通过反应性离子蚀刻(Reactive Ion Etching:RIE)等各向异性蚀刻来进行。
如图5的(a)所示,通过将上部电极12E及第二绝缘层22作为掩模而实施各向同性蚀刻,由此去除第一绝缘层21的上部的一部分。由此,在第一绝缘层21的上部形成突部21a。用于形成突部21a的各向同性蚀刻例如采用湿式蚀刻或化学干式蚀刻。在第一绝缘层21的上部去除的部分例如是线圈部分12的正下方区域以外的部分、线圈部分12的外侧下角部12a以及内侧下角部12b的正下方区域的部分。另外,由此,在突部21a的侧方也形成槽部M1。
如图5的(b)所示,在第一绝缘层21和线圈部分12的上方形成第三绝缘层23。第三绝缘层23例如通过等离子体CVD法形成。端部23aa1、23aa2例如形成为不包含空隙。由此,端部23aa1、23aa2形成于槽部M1,形成于线圈部分12的外侧下角部12a和内侧下角部12b的正下方区域。
如图3所示,通过等离子体CVD法在第三绝缘层23的上方形成保护绝缘层25。
接着,如图1所示,在保护绝缘层25上形成第一焊盘31及第二焊盘32。
如以上那样,制造本实施方式的隔离器101。
以下,对本实施方式的隔离器101的效果进行说明。
根据本实施方式的隔离器101,由于是通过一组线圈部分11、12的电介质耦合来收发信号的单重结构,因此与具有串联连接的两组线圈部分的双重结构的隔离器相比,耦合系数增加,传输效率提高。另一方面,由于电压集中施加于一组线圈部分11、12,因此线圈部分12的外侧下角部12a的电场容易变高,但在线圈部分12的外侧下角部12a的下方调整分压,降低在外侧下角部12a的正下方配置的第二绝缘层22的电场,缓和外侧下角部12a的电场。由此,能够抑制线圈部分12的破坏,提高隔离器101的可靠性。
另外,根据本实施方式的隔离器101,使包含内部应力高的氮化硅在内的第二绝缘层22的厚度比第一绝缘层21以及第三绝缘层23薄,并局部地设置于线圈部分12的下方。由此,能够抑制由内部应力引起的隔离器101的翘曲。
假设在线圈部分12的正下方的规定区域不设置第二绝缘层22和第三绝缘层23而仅设置第一绝缘层21的情况下,与相对介电常数和厚度相比,第一绝缘层21中的电场强度不降低,线圈部分12的下表面的电场强度不被缓和。因此,电场集中于外侧下角部12a的正下方,容易发生绝缘破坏。
另外,假设在规定部分不设置第二绝缘层22而设置相对介电常数比第一绝缘层21和第一绝缘层21低的第三绝缘层23的情况下,也对第三绝缘层23进行分压,但根据相对介电常数和厚度的关系,第三绝缘层23中的电场强度比仅设置第一绝缘层21的情况高。
与此相对,根据本实施方式的隔离器101,通过在线圈部分12与第三绝缘层23之间进一步设置第二绝缘层22,由此在第二绝缘层22中,根据相对介电常数与厚度的关系,被分压到的电压变小,电场强度降低。
在本实施方式的隔离器101中,第二绝缘层22包含氮化硅,但也可以不含氮化硅而包含相对介电常数高的其他物质。具体而言,第二绝缘层22例如可以包含铪(Hf)、镧(La)、Mg(镁)或Y(钇)。
在本实施方式的隔离器101中,第三绝缘层23的上部23b也可以不设置,例如,保护绝缘层25也可以覆盖线圈部分12上。
另外,第二绝缘层22和第三绝缘层23在线圈部分12的外侧和内侧大致对称地设置,但只要至少设置于线圈部分12的外侧下角部12a的下方即可,例如也可以不设置于内侧下角部12b的下方。如图3所示,突部21a在线圈部分12的正下方区域中除了外侧下角部12a和内侧下角部12b之外设置。突部21a也可以在线圈部分12的正下方区域仅除了外侧下角部12a以外设置。
另外,本实施方式的隔离器101中,下部电极11E和上部电极12E包括线圈部分11、12,通过电介质耦合来收发信号,但不限于此。例如,下部电极11E和上部电极12E也可以不包含线圈部分11、12,而是通过下部电极11E与上部电极12E之间的电容耦合来传递信号。在该情况下,例如在上部电极12E中的电容耦合的部分的下角部的正下方设置有第二绝缘层22、第三绝缘层23以及第一绝缘层21即可。
另外,第一绝缘层21包含硅氧化物,但也可以不包含硅氧化物而含有其他物质。第一绝缘层21例如可以包含硅氮氧化物(SiON)和氢。在该情况下,由于硅氮氧化物和氢的内部应力为氮化硅的内部应力的例如40分之1以下,因此能够降低复合绝缘层20的内部应力。包含硅氮氧化物和氢的第一绝缘层21的相对介电常数例如为4.8。
另外,复合绝缘层20也可以包含第一绝缘层21、第二绝缘层22、第三绝缘层23、保护绝缘层25以外的其他绝缘层。
(第一实施方式的第一变形例)
在本变形例的隔离器101a的槽部M1,不配置第三绝缘层23,而配置空隙G1作为低介电常数部。在空隙G1内填充有气体。气体例如是形成第三绝缘层23时的气氛气体。
图6是表示本变形例的隔离器的放大剖视图。
如图6所示,外侧壁部23c1的下端与第三绝缘层23的外侧底部23a1中的内侧的端缘上接触。外侧底部23a1的内侧面例如位于第二绝缘层22的外侧面的正下方区域或者比正下方区域稍靠内侧的位置。
内侧壁部23c2的下端与第三绝缘层23的内侧底部23a2中的外侧的端缘上接触。内侧底部23a2的外侧面例如位于第二绝缘层22的内侧面的正下方区域或者比正下方区域稍靠外侧的位置。
空隙G1设置于第二绝缘层22的下表面与第一绝缘层21的上表面之间,设置于第二绝缘层22的正下方区域。空隙G1设置于突部21a的外侧和内侧。空隙G1设置于第三绝缘层23的底部23a与突部21a之间。
空隙G1例如与第一绝缘层21的突部21a的侧面、第二绝缘层22的下表面、第三绝缘层23接触。外侧的空隙G1与突部21a的外侧面和第三绝缘层23的外侧底部23a1的内侧面接触。外侧的空隙G1设置于线圈部分12的外侧下角部12a的正下方区域,设置于线圈部分12的外侧面的大致正下方区域。外侧的空隙G1例如也可以设置于比第二绝缘层22的外侧面的正下方区域稍靠内侧的位置。
内侧的空隙G1与突部21a的内侧面和第三绝缘层23的内侧底部23a2中的外侧面接触。内侧的空隙G1设置于线圈部分12的内侧下角部12b的正下方区域,设置于线圈部分12的内侧面的大致正下方区域。内侧的空隙G1例如也可以设置于比第二绝缘层22的内侧面的正下方区域稍靠外侧的位置。
空隙G1的厚度为线圈部分11与线圈部分12的间隔的例如10分之1以下。空隙G1的相对介电常数比第三绝缘层23的相对介电常数低。空隙G1的相对介电常数例如为1。
本变形例的隔离器101a的空隙G1通过在形成第三绝缘层23时在槽部M1残留空隙而形成。
根据本变形例的隔离器101a,通过将相对介电常数比第三绝缘层23低的空隙G1配置于槽部M1,由此与第一实施方式同样地,能够缓和线圈部分12的外侧下角部12a的正下方的第二绝缘层22的电场,抑制线圈部分12的外侧下角部12a的破坏。
另外,通过将空隙G1的厚度设为由复合绝缘层20绝缘的线圈部分11与线圈部分12的间隔的例如10分之1或比10分之1稍小的长度,由此能够提高耐压。
本变形例中的上述以外的结构、动作以及效果与第一实施方式相同。
(第二实施方式)
本实施方式的隔离器102的第二绝缘层22与上部电极12E中的线圈部分12的下表面和侧面接触。
图7是表示本实施方式的隔离器的放大剖视图。
第二绝缘层22具有底部22a、外侧壁部22c以及内侧壁部22d。
外侧壁部22c的下端与底部22a的外侧的端部上接触。外侧壁部22c设置于线圈部分12的外侧,与线圈部分12的外侧面接触。第二绝缘层22的底部22a和外侧壁部22c覆盖线圈部分12的外侧下角部12a,与外侧下角部12a接触。在底部22a中位于与外侧壁部22c接触的部分的内侧的部分,位于线圈部分12的外侧下角部12a的正下方区域。
第二绝缘层22的内侧壁部22d的下端与底部22a的内侧的端部上接触。内侧壁部22d设置于线圈部分12的内侧,与线圈部分12的内侧面接触。第二绝缘层22的底部22a和内侧壁部22d覆盖线圈部分12的内侧下角部12b,与内侧下角部12b接触。在底部22a中位于与内侧壁部22d接触的部分的外侧的部分,位于线圈部分12的内侧下角部12b的正下方区域。
第二绝缘层22的外侧壁部22c的内外方向上的长度即厚度例如与内侧壁部22d的内外方向上的长度即厚度大致相同。外侧壁部22c的厚度和内侧壁部22d的厚度例如随着朝向下方而变大,下部的厚度比上部的厚度稍大。外侧壁部22c的厚度例如为底部22a的厚度以上。
外侧的槽部M1的宽度比第一实施方式的外侧的槽部M1的宽度大出第二绝缘层22的外侧壁部22c的厚度的量。内侧的槽部M1的宽度比第一实施方式的内侧的槽部M1的宽度大出第二绝缘层22的内侧壁部22d的厚度的量。
第三绝缘层23的外侧壁部23c1设置于第二绝缘层22的外侧壁部22c的外侧,与外侧壁部22c接触。第三绝缘层23的内侧壁部23c2设置于第二绝缘层22的内侧壁部22d的内侧,与内侧壁部22d接触。
第三绝缘层23的外侧底部23a1的内侧的端部23aa1(权利要求书中的低介电常数部)与突部21a的外侧面和第二绝缘层22的下表面接触。从上方观察时,端部23aa1设置于第二绝缘层22的外侧壁部22c的正下方区域和线圈部分12的外侧下角部12a的正下方区域。
第三绝缘层23的内侧底部23a2中的外侧的端部23aa2(权利要求书中的低介电常数部)与突部21a的内侧面和第二绝缘层22的下表面接触。从上方观察时,端部23aa2设置于第二绝缘层22的内侧壁部22d的正下方区域和线圈部分12的内侧下角部12b的正下方区域。
第三绝缘层23的上部23b设置于线圈部分12的上方和第三绝缘层23的外侧壁部23c1以及内侧壁部23c2的上方,与线圈部分12的上表面、外侧壁部23c1的上端以及内侧壁部23c2的上端接触。
对本实施方式的隔离器102的制造方法进行说明。
图8的(a)、(b)和图9的(a)、(b)是表示本实施方式的隔离器的制造方法的示意图。
如图8的(a)所示,在平坦的高电介质膜22m上形成了上部电极12E之后,进一步形成高电介质膜22mm。高电介质膜22mm形成于高电介质膜22m和线圈部分12的上方。由此,形成与线圈部分12的下表面接触的高电介质膜22m、与线圈部分12的外侧面、内侧面和上表面接触的高电介质膜22mm、以及不与线圈部分12接触而由高电介质膜22m、22mm层叠而成的层叠高电介质膜22M。
如图8的(a)、(b)所示,对层叠高电介质膜22M实施RIE等各向异性蚀刻。由此,层叠高电介质膜22M中的与第一绝缘层21的上表面接触的部分和高电介质膜22mm中的与线圈部分12的上表面接触的部分被去除,高电介质膜22m中的与线圈部分12的下表面接触的部分和高电介质膜22mm中的与线圈部分12的侧面接触的部分残留。这样,形成第二绝缘层22。
如图9的(a)所示,将上部电极12E及第二绝缘层22作为掩模,对第一绝缘层21实施湿式蚀刻等各向同性蚀刻,由此去除第一绝缘层21中的上部的一部分,在第一绝缘层21的上部形成突部21a,并且形成槽部M1。
如图9的(b)所示,在第一绝缘层21、第二绝缘层22和线圈部分12的上方形成第三绝缘层23。第三绝缘层23也形成于槽部M1内。
根据本实施方式的隔离器102,在线圈部分12的外侧面设置有相对介电常数高的第二绝缘层22,因此从线圈部分12的表面放出的电力线的分布发生变化。电力线的分布与第一实施方式的隔离器101相比较,在设置于线圈部分12的外侧面的第二绝缘层22中更多,相应地,在设置于线圈部分12的下表面的第二绝缘层22中进一步减少。由此,降低线圈部分12的正下方的电场强度,能够进一步缓和线圈部分12的外侧下角部12a的正下方的电场集中。
本实施方式中的第二绝缘层22,具有外侧壁部22c和内侧壁部22d,但不限于此,也可以不具有内侧壁部22d。
本实施方式中的第三绝缘层23的端部23aa1、23aa2中的任一个端部都可以是空隙G1,也可以在一部分中包含空隙。
本实施方式中的上述以外的结构、动作以及效果与第一实施方式相同。
(第二实施方式的变形例)
本变形例的隔离器102a的第二绝缘层22,与线圈部分12的下表面和侧面接触,在槽部M1中配置有空隙G1作为低介电常数部。
图10是表示本变形例的隔离器的放大剖视图。
与第二实施方式同样地,第二绝缘层22具有底部22a、外侧壁部22c以及内侧壁部22d。
如图10所示,第三绝缘层23的外侧底部23a1中的内侧面与外侧的空隙G1接触,例如位于第二绝缘层22的底部22a中的外侧面的正下方区域、或者比该正下方区域稍靠内侧的位置。
第三绝缘层23的内侧底部23a2中的外侧面与内侧的空隙G1接触,例如位于第二绝缘层22的底部22a中的内侧面的正下方区域、或者比正下方区域稍靠外侧的位置。
外侧的空隙G1设置于第二绝缘层22的外侧壁部22c的正下方区域和线圈部分12的外侧下角部12a的正下方区域。由此,外侧的空隙G1设置于比线圈部分12的外侧下角部12a的正下方区域稍靠外侧的位置。
内侧的空隙G1设置于第二绝缘层22的内侧壁部22d的正下方区域和线圈部分12的内侧下角部12b的正下方区域。由此,内侧的空隙G1设置于比线圈部分12的内侧下角部12b的正下方区域稍靠内侧的位置。
根据本变形例的隔离器102a,通过将第二绝缘层22形成为与线圈部分12的侧面和下表面接触,将相对介电常数比第三绝缘层23低的空隙G1配置于槽部M1,与第二实施方式同样地,能够抑制线圈部分12的外侧下角部12a的破坏。
另外,槽部M1的宽度比第一实施方式的槽部M1长,因此容易形成空隙G1。
本变形例中的上述以外的结构、动作以及效果与第二实施方式相同。
(第三实施方式)
本实施方式的隔离器103在第一绝缘层21的上表面21B未设置第三绝缘层23,而设置有保护绝缘层25,在槽部M1中设置有空隙G1作为低介电常数部。
图11的(a)是表示本实施方式的隔离器的放大剖视图。
如图11的(a)所示,保护绝缘层25覆盖第一绝缘层21、空隙G1、第二绝缘层22、线圈部分12,并与第一绝缘层21的上表面21B、空隙G1的侧面、第二绝缘层22的侧面、线圈部分12的侧面和上表面接触。
保护绝缘层25设置于第一绝缘层21的上表面21B上且除了线圈部分12的正下方区域之外的区域。保护绝缘层25中的与外侧的空隙G1接触的面位于第二绝缘层22的外侧面的正下方区域或该正下方区域的附近。优选的是,外侧的空隙G1设置于线圈部分12的外侧下角部12a的正下方区域,详细而言,设置于线圈部分12的外侧面的正下方区域,也设置于比该正下方区域稍靠外侧。
保护绝缘层25中的与内侧的空隙G1接触的面,位于第二绝缘层22的内侧面的正下方区域或该正下方区域的附近。优选的是,内侧的空隙G1设置于线圈部分12的内侧下角部12b的正下方区域或该正下方区域的附近,详细而言,设置于线圈部分12的内侧面的正下方区域,也设置于比该正下方区域稍靠内侧。
本实施方式中的保护绝缘层25,在形成了突部21a和槽部M1之后形成。例如包含聚酰亚胺的保护绝缘层25的覆盖范围低,因此容易在槽部M1形成空隙G1,保护绝缘层25不易侵入槽部M1,空隙G1的形状容易稳定。
根据本实施方式的隔离器103,能够不形成第三绝缘层23而通过保护绝缘层25设置空隙G1。另外,在本实施方式中,也与第一实施方式的变形例同样地,通过在线圈部分12的外侧下角部12a的正下方设置第二绝缘层22、空隙G1和第一绝缘层21,由此能够缓和外侧下角部12a的正下方的电场,抑制线圈部分12的破坏。
本实施方式中的上述以外的结构、动作以及效果与第一实施方式相同。
(第三实施方式的第一变形例)
本变形例的隔离器103a,第二绝缘层22与线圈部分12的下表面和侧面接触。
图11的(b)是表示本变形例的隔离器的放大剖视图。
与第二实施方式同样地,第二绝缘层22具有底部22a、外侧壁部22c以及内侧壁部22d。
保护绝缘层25与第二绝缘层22中的外侧壁部22c的外侧面以及上表面、内侧壁部22d的内侧面以及上表面、以及线圈部分12的上表面接触。保护绝缘层25的与空隙G1接触的面位于第二绝缘层22中的底部22a的侧面的正下方区域或该正下方区域的附近。
本变形例中的槽部M1的宽度,比第三实施方式的槽部M1的宽度大,因此能够有效地抑制保护绝缘层25在稍微侵入到槽部M1的情况下到达线圈部分12中的外侧下角部12a的正下方区域。
在本变形例中,也能够与第二实施方式的变形例同样地抑制线圈部分12的破坏。
本变形例中的上述以外的结构、动作以及效果与第三实施方式相同。
(第三实施方式的第二变形例)
在本变形例的隔离器103b中,第一绝缘层21具有新的突部21aa,第二绝缘层22还具有凸缘部22cc和新的底部22aa,还具有新的槽部M2和空隙G2。
图12是表示本变形例的隔离器的放大剖视图。
第一绝缘层21的新的突部21aa设置于第一绝缘层21的上部,构成第一绝缘层21的上表面21B的一部分。突部21aa设置于突部21a的内侧,例如设置于突部21a的内侧和外侧。
如图12所示,第二绝缘层22的新的底部22aa设置于第一绝缘层21的突部21aa上,是从突部21aa的正上方区域向侧方延伸出的大致薄板形状。底部22aa例如未设置于线圈部分12的正下方区域。
凸缘部22cc经由孔R1与新的底部22aa对置。设置于外侧的凸缘部22cc从外侧壁部22c的下部及底部22a的外侧的端部向外侧突出。设置于内侧的凸缘部22cc从内侧壁部22d的下部以及底部22a的内侧的端部向内侧突出。凸缘部22cc的厚度大于底部22a的厚度,例如为外侧壁部22c或内侧壁部22d的厚度以上。
槽部M1是由底部22aa、凸缘部22cc的下表面、突部21aa的侧面、以及第一绝缘层21的上表面21B中与突部21aa的侧面接触的区域所包围的空间。槽部M1的宽度比第三实施方式的第二变形例中的槽部M1的宽度长出例如凸缘部22cc的宽度的量。
如图12所示,新的槽部M2是由底部22aa的下表面、突部21aa的侧面、以及在第一绝缘层21的上表面21B上与突部21aa的侧面接触的区域包围的空间。槽部M2的宽度与槽部M1的宽度大致相同。
新的空隙G2设置于槽部M2。空隙G2设置于突部21aa的外侧。
如图12所示,保护绝缘层25也设置于孔R1内。保护绝缘层25具有底部25a。底部25a在第一绝缘层21的上表面21B设置于孔R1的正下方区域。底部25a在第一绝缘层21的上表面21B设置于空隙G1与空隙G2之间。底部25a隔着空隙G1与突部21a对置。底部25a的与空隙G1接触的面例如位于外侧壁部22c的侧面或内侧壁部22d的侧面的正下方区域,例如位于该正下方区域附近。
底部25a设置于凸缘部22cc与第一绝缘层21之间。底部25a在第一绝缘层21的上表面21B设置于凸缘部22cc的正下方区域。底部25a设置于凸缘部22cc的下方,因此支承第二绝缘层22以及线圈部分12。
由此,保护绝缘层25与第二绝缘层22的凸缘部22cc的上表面、侧面、下表面接触,与底部22aa的上表面、侧面、下表面的一部分接触。
图13的(a)~(c)是表示本变形例的隔离器的制造方法的示意图。
如图13的(a)所示,层叠高电介质膜22M的去除与第二实施方式不同,去除在层叠高电介质膜22M中去除了向线圈部分12的接近部分的一部分。由此,在第二绝缘层22形成孔R1、第二绝缘层22的凸缘部22cc和底部22aa。
如图13的(b)所示,例如通过湿式蚀刻从孔R1去除第一绝缘层21中的上部的一部分。由此,在第一绝缘层21的上部形成突部21a和槽部M1、M2。在该阶段,槽部M1与槽部M2连通。
如图13的(c)所示,形成保护绝缘层25。保护绝缘层25在底部25a通过孔R1而在第一绝缘层21的上表面21B上形成于孔R1的正下方区域之后,也形成于孔R1内。
本变形例中的槽部M1的宽度比第三实施方式的第一变形例中的槽部M1的宽度大,因此设置于槽部M1的保护绝缘层25的底部25aa设置于凸缘部22cc的正下方区域,能够有效地抑制保护绝缘层25到达线圈部分12中的外侧下角部12a的正下方区域。
另外,在本变形例中,也能够与第二实施方式的变形例同样地抑制线圈部分12的破坏。
在本变形例中,在第二绝缘层22的底部22aa的上方未设置有线圈部分12,但也可以设置线圈部分12。在该情况下,线圈部分12的外侧下角部12a或内侧下角部12b可以设置于空隙G2的正上方区域。
本变形例中的上述以外的结构、动作以及效果与第三实施方式相同。
根据本发明的实施方式,能够提供能够提高可靠性的隔离器。
以上,参照具体例,对本发明的实施方式进行了说明。但是,本发明的实施方式并不限定于这些具体例。例如,关于隔离器中包含的第一绝缘层、第二绝缘层、第三绝缘层、保护绝缘层、上部电极、以及下部电极的具体结构、材质等,只要本领域技术人员从公知的范围中适当选择,由此同样地实施本发明并能够得到同样的效果,就包含在本发明的范围内。将各具体例的任2个以上的要素在技术上可行的范围内组合而成的实施方式只要包含本发明的主旨,都包含在本发明的范围内。
Claims (14)
1.一种隔离器,具备:
下部电极;
第一绝缘层,设置于所述下部电极上,在上部具有突部;
第二绝缘层,设置于所述突部上,从所述突部的正上方区域向侧方延伸,相对介电常数比所述第一绝缘层的相对介电常数高;
上部电极,与所述第二绝缘层的上表面接触;以及
低介电常数部,与所述突部的侧面及所述第二绝缘层的下表面接触,相对介电常数比所述第一绝缘层的相对介电常数低。
2.根据权利要求1所述的隔离器,其中,
所述低介电常数部配置于所述上部电极中的侧面与下表面之间的角部的正下方区域。
3.根据权利要求1所述的隔离器,其中,
所述第二绝缘层与所述上部电极的侧面接触。
4.根据权利要求1所述的隔离器,其中,
所述上部电极和所述下部电极分别具有线圈部分。
5.根据权利要求1所述的隔离器,其中,
所述低介电常数部包含从由掺氟硅氧化物、掺碳硅氧化物、有机涂布玻璃、芳香系有机树脂和苯并环丁烯组成的组中选择的1种以上的材料。
6.根据权利要求5所述的隔离器,其中,
所述低介电常数部与所述第二绝缘层的侧面接触。
7.根据权利要求1所述的隔离器,其中,
所述低介电常数部是空隙。
8.根据权利要求7所述的隔离器,其中,
还具备第三绝缘层,该第三绝缘层包含从由掺氟硅氧化物、掺碳硅氧化物、有机涂布玻璃、芳香系有机树脂及苯并环丁烯组成的组中选择的1种以上的材料,
所述低介电常数部设置于所述第三绝缘层与所述突部之间,
所述第三绝缘层与所述第二绝缘层的侧面接触。
9.根据权利要求7所述的隔离器,其中,
还具备保护绝缘层,该保护绝缘层覆盖所述上部电极和所述第二绝缘层,并且与所述第一绝缘层和所述低介电常数部接触,相对介电常数为所述第一绝缘层的相对介电常数以上且小于所述第二绝缘层的相对介电常数。
10.根据权利要求9所述的隔离器,其中,
所述第二绝缘层在下部具有向侧方突出的凸缘部,
所述保护绝缘层设置于所述凸缘部与所述第一绝缘层之间。
11.根据权利要求9所述的隔离器,其中,
所述保护绝缘层包含硅氧化物或聚酰亚胺。
12.根据权利要求1所述的隔离器,其中,
所述第一绝缘层包含硅氧化物、或氢和硅氮氧化物。
13.根据权利要求1所述的隔离器,其中,
所述第一绝缘层包含硅及氧,所述第二绝缘层包含硅及氮。
14.根据权利要求1所述的隔离器,其中,
通过所述下部电极与所述上部电极之间的电介质耦合或电容耦合,来发送或接收信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021046018A JP2022144836A (ja) | 2021-03-19 | 2021-03-19 | アイソレータ |
JP2021-046018 | 2021-03-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115117027A true CN115117027A (zh) | 2022-09-27 |
Family
ID=83285196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110878852.0A Pending CN115117027A (zh) | 2021-03-19 | 2021-08-02 | 隔离器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11605868B2 (zh) |
JP (1) | JP2022144836A (zh) |
CN (1) | CN115117027A (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3987861A (en) | 1975-01-02 | 1976-10-26 | Mettler Instrumente Ag | Apparatus for nullifying the effects of angular acceleration of frames tiltably mounting balance beams and the like |
CN101455121B (zh) * | 2006-06-14 | 2012-06-27 | 株式会社半导体能源研究所 | 制造半导体器件的方法 |
JP6091206B2 (ja) | 2012-12-21 | 2017-03-08 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
ITUA20162049A1 (it) | 2016-03-25 | 2017-09-25 | St Microelectronics Srl | Dispositivo elettronico con isolamento galvanico integrato e metodo di fabbricazione dello stesso |
US20180130867A1 (en) | 2016-11-09 | 2018-05-10 | Analog Devices Global | Magnetic isolators for increased voltage operations and related methods |
JP2019062084A (ja) | 2017-09-27 | 2019-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP7237672B2 (ja) | 2019-03-15 | 2023-03-13 | 株式会社東芝 | 半導体装置 |
TWI726591B (zh) * | 2020-01-22 | 2021-05-01 | 世界先進積體電路股份有限公司 | 半導體裝置及其製作方法 |
-
2021
- 2021-03-19 JP JP2021046018A patent/JP2022144836A/ja active Pending
- 2021-08-02 CN CN202110878852.0A patent/CN115117027A/zh active Pending
- 2021-09-07 US US17/468,531 patent/US11605868B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11605868B2 (en) | 2023-03-14 |
US20220302569A1 (en) | 2022-09-22 |
JP2022144836A (ja) | 2022-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11721624B2 (en) | Patterning approach for improved via landing profile | |
KR102295353B1 (ko) | 트렌치 커패시터들에 대한 캡 구조체 | |
KR100570239B1 (ko) | 반도체장치및반도체장치의제조방법 | |
KR100286126B1 (ko) | 다층의 패시배이션막을 이용한 도전층 사이에 공기 공간을 형성하는 방법 | |
WO2010109746A1 (ja) | 半導体装置及びその製造方法 | |
US9753002B2 (en) | Humidity sensor with void within interconnect and method of manufacturing the same | |
US20040251549A1 (en) | Hybrid copper/low k dielectric interconnect integration method and device | |
KR20030078611A (ko) | 반도체 장치 및 그 제조 방법 | |
JP4280204B2 (ja) | 半導体装置 | |
CN104733431A (zh) | 金属-绝缘体-金属(mim)电容器结构及其形成方法 | |
US11610836B2 (en) | Method of fabricating semiconductor device | |
KR100327721B1 (ko) | 최종패시베이션구조물 | |
US6809398B2 (en) | Metal-to-metal antifuse structure and fabrication method | |
KR100417725B1 (ko) | 집적된 전기 회로 및 그 제조 방법 | |
CN115117027A (zh) | 隔离器 | |
US11183381B2 (en) | Semiconductor device | |
US6277755B1 (en) | Method for fabricating an interconnect | |
KR102483380B1 (ko) | 고 내압 커패시터를 포함하는 반도체 소자 및 그 제조 방법 | |
US20230361055A1 (en) | Semiconductor device | |
KR20210088827A (ko) | 반도체 장치 | |
US6855617B1 (en) | Method of filling intervals and fabricating shallow trench isolation structures | |
US11374099B2 (en) | 3D memory device including source line structure comprising composite material | |
US7939855B2 (en) | Semiconductor device | |
TW202414681A (zh) | 半導體裝置 | |
TW201926603A (zh) | 半導體元件及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |