JP2021536126A - パターン化された材料及びフィルム、ならびにそれらを作製するためのシステム及び方法 - Google Patents

パターン化された材料及びフィルム、ならびにそれらを作製するためのシステム及び方法 Download PDF

Info

Publication number
JP2021536126A
JP2021536126A JP2021509837A JP2021509837A JP2021536126A JP 2021536126 A JP2021536126 A JP 2021536126A JP 2021509837 A JP2021509837 A JP 2021509837A JP 2021509837 A JP2021509837 A JP 2021509837A JP 2021536126 A JP2021536126 A JP 2021536126A
Authority
JP
Japan
Prior art keywords
emi
layer
pattern
structures
electromagnetic interference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021509837A
Other languages
English (en)
Inventor
エス． マクベイン、ダグラス
フランシス ディクソン、ポール
ソン、ジョン
アール． イングリッシュ、ジェラルド
エル． ストレイダー、ジェイソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Laird Technologies Inc
Original Assignee
Laird Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Laird Technologies Inc filed Critical Laird Technologies Inc
Publication of JP2021536126A publication Critical patent/JP2021536126A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7095—Materials, e.g. materials for housing, stage or other support having particular properties, e.g. weight, strength, conductivity, thermal expansion coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y10/00—Processes of additive manufacturing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0037—Production of three-dimensional images
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2012—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image using liquid photohardening compositions, e.g. for the production of reliefs such as flexographic plates or stamps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20436—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing
    • H05K7/20445—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing the coupling element being an additional piece, e.g. thermal standoff
    • H05K7/20472—Sheet interfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0031—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields combining different shielding materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0032—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0083—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising electro-conductive non-fibrous particles embedded in an electrically insulating supporting structure, e.g. powder, flakes, whiskers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/151—Copolymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Thermal Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

パターン化された材料及びフィルム（例えば、多層フィルム、均質又は単層フィルムなど）の例示的な実施形態が開示される。フィルム及びパターン化された材料は、制御され、かつ／又は調整された性能（例えば、熱管理、電磁干渉（ＥＭＩ）軽減、電気伝導性、熱伝導性、ＥＭＩ吸収性、磁性、誘電性、及び／又は構造性能等）を有し得る。そのようなパターン化された材料及びフィルムを作製するためのシステム及び方法の例示的な実施形態も開示される。例示的な実施形態では、熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料は、充填誘電体の少なくとも１つの側に沿って外向きに突出する１つ以上の構造のパターンを含む充填誘電体を含む。

Description

本開示は、パターン化された材料及びフィルム（例えば、多層フィルム、均質フィルム、単層フィルムなど）に関するものであり、これらは、例えば、熱管理、電磁干渉（ＥＭＩ）軽減、電気伝導性、熱伝導性、ＥＭＩ吸収性、磁性、誘電性、及び／又は構造性能等の、制御及び／又は調整された性能を有し得る。本開示はまた、そのようなフィルム及びパターン化された材料を作製するためのシステム及び方法に関する。
このセクションは、必ずしも先行技術ではない本開示に関連する背景情報を提供する。
半導体、集積回路パッケージ、トランジスタ等の電気部品は、典型的には、電気部品が最適に動作する予め設計された温度を有する。理想的には、事前に設計された温度は周囲の空気の温度に近い。しかし、電気部品の動作は熱を発生させる。熱が除去されなければ、電気部品は、通常の又は望ましい動作温度よりも大幅に高い温度で動作する場合がある。このような過度の温度は、電気部品の動作特性及び関連するデバイスの動作に悪影響を与える可能性がある。
発熱による不利な動作特性を回避するか、少なくとも軽減するには、例えば、動作中の電気部品からヒートシンクに熱を伝導することによって、熱を除去する必要がある。ヒートシンクは、続いて従来の対流及び／又は放射技術によって冷却させることができる。伝導中、熱は、電気部品とヒートシンクとの間の直接表面接触によって、及び／又は中間媒体又は熱界面材料（ＴＩＭ）を介した電気部品とヒートシンク表面との接触によって、動作中の電気部品からヒートシンクに伝えることができる。熱伝導率が比較的低い空気で隙間を埋める場合と比較して、熱伝達効率を高めるために、熱界面材料を使用して熱伝達面同士の間の隙間を埋めることができる。
さらに、電子デバイスの操作における一般的な問題は、機器の電子回路内に電磁放射を発生させることである。このような放射は、電磁干渉（ＥＭＩ）又は無線周波数干渉（ＲＦＩ）を引き起こす可能性があり、これは特定の近接内の他の電子デバイスの動作を妨げる可能性がある。適切なシールドがないと、ＥＭＩ／ＲＦＩ干渉は重要な信号の劣化又は完全な損失を引き起こし、それによって電子機器が非効率又は動作不能になるおそれがある。
ＥＭＩ／ＲＦＩの影響を改善するための共通の解決策は、ＥＭＩエネルギーを吸収及び／又は反射及び／又は変向するシールドを使用することである。これらのシールドは通常、ＥＭＩ／ＲＦＩをそのソース内に局在化させ、ＥＭＩ／ＲＦＩソースの近くにある他のデバイスを絶縁するために使用される。
本願で使用される「ＥＭＩ」という用語は、大抵の場合はＥＭＩ放射及びＲＦＩ放射を含み、それらを指すものとして見なされるべきであり、「電磁」という用語は、大抵の場合は外部ソース及び内部ソースからの電磁及び無線周波数を含み、それらを指すものとして見なされるべきである。したがって、シールドという用語（本願で使用される場合）は、エネルギーを吸収、反射、遮断、及び／又は変向すること、又はそれらのいくつかを組み合わせることなどによって、ＥＭＩ及び／又はＲＦＩを軽減（又は制限）して、例えば、政府のコンプライアンスのため、及び／又は電子部品システムの内部機能のために、干渉しないようにすることを広く含み、それを指す。
本明細書で説明する図面は、選択された実施形態の例示のみを目的としており、すべての可能な実施形態ではなく、本開示の範囲を限定することを意図するものではない。
例示的な一実施形態による材料の例示的なピラミッドパターンを示す。 例示的な実施形態による充填誘電体系におけるパターンの製造に関連する例示的なプロセスのステップを示す。 例示的な実施形態による、厚さ方向ドメインを有するブロックコポリマーフィルムを含む多層フィルム構造を示す。 層当たりのフィラー密度が上層から下層に向かって増加する、例示的な実施形態による多層フィルム構造を示す。 ピラミッド構造がその中に空気で満たされたマイクロバルーン、ミクロスフェア、又はマイクロバブルを含む、例示的な実施形態によるピラミッド構造を有する充填誘電体を示す。 ピラミッド構造、平坦化層、及び多層周波数選択性表面（ＦＳＳ）構造を含む例示的な実施形態を示す。 例示的な実施形態による、ボードレベルシールド（ＢＬＳ）の一部に沿ったピラミッド構造を示す。 １つ又は複数のピラミッド構造が１つ又は複数の他のピラミッド構造とは異なるサイズ（例えば、ランダム化又は非ランダム化された異なる高さなど）を有する例示的な実施形態による、ＢＬＳの一部に沿ったピラミッド構造を示す。 ピラミッド構造が、例えばピラミッド構造の誘電率を低下させるために、その中に空気で満たされたマイクロバルーン、ミクロスフェア、又はマイクロバブルを含む例示的な実施形態による、ＢＬＳの一部に沿ったピラミッド構造を示す。 ピラミッド構造の少なくとも１つ又は複数が多層であり、層当たりのフィラー密度が上層から下層に向かって増加する例示的な実施形態による、ＢＬＳの一部に沿ったピラミッド構造を示す。 例示的な実施形態による、ＢＬＳの上部及び側壁の内側表面又は内部表面に沿ったＢＬＳ及びピラミッド構造を示し、ピラミッド構造は、ＢＬＳの上部及び側壁から、概して基板上のコンポーネント、例えばプリント回路基板（ＰＣＢ）上の集積回路（ＩＣ）などに向かう方向に内向きに突出している。 例示的な実施形態による、ＢＬＳの上部及び側壁の外側表面又は外部表面に沿ったＢＬＳ及びピラミッド構造を示し、ピラミッド構造は、ＢＬＳの上部及び側壁から、概してＰＣＢコンポーネントから離れる方向に外向きに突出している。 例示的な実施形態による、ＢＬＳの上部及び側壁に沿ったＢＬＳ及びピラミッド構造を示し、ピラミッド構造は、ＢＬＳの上部及び側壁の外側表面及び内側表面（又は外部表面及び内部表面）の両方に沿っており、それぞれ外向き及び内向きに、概してＰＣＢコンポーネントに向かう方向及び離れる方向に反対方向に突出している。 例示的な実施形態による、ＢＬＳの一部に沿った非ピラミッド構造及びピラミッド構造の両方を示す。 例示的な実施形態による、ＢＬＳの一部に沿った非ピラミッド構造を示す。 例示的な実施形態による、導電体、導波管、ＥＭＩ吸収体、熱界面材料（ＴＩＭ）、及び誘電体のうちの１つ又は複数を提供するように構成された多層フィルム及び／又はメタマテリアルを含む外側デバイスケースを示す。 例示的な実施形態による、２つのＰＣＢ間に、導電体、導波路、ＥＭＩ吸収体、熱界面材料（ＴＩＭ）、及び誘電体のうちの１つ又は複数を提供するように構成された多層フィルム及び／又はメタマテリアルを含むインターポーザを示す。 例示的な実施形態による、導電体／相互接続、導波管、ＥＭＩ吸収体、熱界面材料（ＴＩＭ）、及び誘電体のうちの１つ又は複数を提供するように構成された多層フィルム及び／又はメタマテリアルを含む集積回路（ＩＣ）パッケージングを示す。 例示的な実施形態による、導電性、ＥＭＩ吸収性、及び／又はメタマテリアルの要素のパターンを含む多層周波数選択性表面（ＦＳＳ）構造を示す。 例示的な実施形態による、熱伝導性熱経路を提供し、ミリ波信号を主に反射器に向けるために動作可能であるように構成されたメタマテリアルＴＩＭを示す。 図２１ａ及び２１ｂは、図２に示されるプロセスによって作製され得る、例示的な実施形態による充填誘電体ピラミッド構造を含む例示的な可撓性材料を示す。 ＢＬＳの１つの側壁がＥＭＩ吸収材料又は吸収体でできている例示的な実施形態によるボードレベルシールド（ＢＬＳ）の斜視図である。 図２２のボードレベルシールドについて、ギガヘルツ（ＧＨｚ）で表した周波数に対しデシベル（ｄＢ）で表した総放射電力のシミュレートされた減少を示す線グラフであり、吸収体の位置は２つのケースで異なり、最大総放射電力低下の周波数のシフトを伴う。
図面におけるいくつかの図にわたって、対応する参照番号は対応する（ただし必ずしも同一とは限らない）部分を示し得る。
詳細な説明
次に、例示的な実施形態を、添付の図面を参照してより完全に説明する。
制御された及び／又は調整された性能（例えば、熱管理、電磁干渉（ＥＭＩ）軽減、電気伝導性、熱伝導性、ＥＭＩ吸収性、磁性、誘電性、及び／又は構造性能等）を有し得るフィルム（例えば、多層ブロックコポリマーフィルム、均質ブロックコポリマーフィルム、単層ブロックコポリマーフィルム等）及びパターン化された材料（例えば、ロールツーロールパターン化可能なポリマー等）の例示的な実施形態も本明細書に開示される。そのような多層フィルム、パターン化された材料、及び単層／均質フィルムを作製するためのシステム及び方法の例示的な実施形態も開示される。また、熱管理及び／又はＥＭＩ軽減材料、ボードレベルシールド、及びデバイスの例示的な実施形態も開示される。例えば、電子デバイス（例えば、スマートフォン、スマートウォッチ、パッケージ内の５Ｇアンテナ（ＡＩＰ）等）は、多層フィルム、パターン化された材料、単層／均質フィルム、ボードレベルシールド、及び／又は熱管理及び／又はＥＭＩ軽減材料のうちの１つ又は複数を含み得る。電子デバイス及び／又はデバイスコンポーネントのための熱管理、ＥＭＩ軽減、及び／又は構造的ソリューションを提供する（例えば、決定、開発、推奨、作成などの）ためのコンピュータ実装方法、システム、及び非一時的なコンピュータ可読記憶媒体の例示的な実施形態も本明細書に開示される。
例示的な実施形態では、材料は、構造のパターン（例えば、ピラミッド構造のパターン、階層的なパターン、非ピラミッド構造のパターン、釣鐘状構造体のパターン、それらの組み合わせ等）を含む。材料は充填誘電体、例えば、カーボンブラックを充填したポリジメチルシロキサン、充填ブロックコポリマー系、充填エラストマー系（例えば、硬化エラストマー、熱可塑性エラストマー（ＴＰＥ）、サントプレーン（登録商標）熱可塑性加硫物等）、充填熱可塑性物質系（例えば、アクリロニトリルブタジエンスチレン（ＡＢＳ）、ポリプロピレン（ＰＰ）、ポリエチレン（ＰＥ）、等）等を含み得る。構造パターンは、ピラミッド構造のパターン（例えば、矩形ピラミッド、矩形の基部を有するピラミッド状の錐台、図１に示されるピラミッド構造等）、非ピラミッド構造、又はピラミッド構造及び非ピラミッド構造の組み合わせを含み得る。
ここで図を参照すると、図１は、例示的な実施形態による材料（例えば、フィルム、層等）のための例示的なピラミッドパターン１００を示している。センチメートル（ｃｍ）単位の寸法例は、例示のみを目的として提供されている。他の例示的な実施形態は、図１に示されているものとは異なるパターン、例えば、非ピラミッド構造のパターン、異なる寸法を有する構造、異なるパターン又はレイアウトの構造、ピラミッド構造と非ピラミッド構造の組み合わせ等を含み得る。
図２は、例示的な実施形態による、充填誘電体系（例えば、カーボンブラックを充填したポリジメチルシロキサン（ＰＤＭＳ）、充填ブロックコポリマー系、充填エラストマー系、充填熱可塑性物質系等）におけるパターン（例えば、図１に示すようなピラミッドパターン、非ピラミッドパターン、それらの組み合わせ等）の製造に関する例示的な方法２００を示している。大抵の場合、この例示的な方法は、部品をモデル化するためのコンピュータ設計、モデル化された部品を作成するための３Ｄプリント又は積層造形、最終特性（例えば、光沢など）のための３Ｄプリント部品の仕上げ、３Ｄプリント部品を使用して型を作成すること、及びその型を使用して（例えば、キャスティング、射出成形等を介して）、充填誘電体系にパターンを含む材料を作成することを含む。
図２に示すように、第１のステップ２０１は、コンピュータ支援設計（ＣＡＤ）などを使用することによる３Ｄ部品のコンピュータモデリングを含む。第２のステップ２０２は、モデル化された部品のコンピュータ設計からの情報に基づくモデル化された部品の３Ｄプリント又は積層造形（例えば、熱溶解積層法（ＦＤＭ）、ステレオリソグラフィー（ＳＬＡ）、レーザ直接構造化（ＬＤＳ）等）を含む。次に、３Ｄプリントされた部品（例えば、３Ｄプリントされた熱可塑性ポジティブマスターなど）は、後処理、例えば、余分な材料の除去、後硬化、マット仕上げ又は光沢仕上げのための表面層の適用などを受けることができる。
第３のステップ２０３は、３Ｄプリントされた部品を使用して、型（例えば、エラストマーなど）を複製することを含む。例えば、３Ｄプリントされた部品を使用して、様々な方法でパターンをネガ型に複製することができる。例えば、３Ｄプリントされた部品は、熱溶解積層法、ステレオリソグラフィーなどを介して、ポリジメチルシロキサン（ＰＤＭＳ）で作られたネガ型にパターンを複製するために使用され得る。ネガ型は、例えば、より容易な放出、紫外線（ＵＶ）ガラス化、気相シラン化等のために、放出層（例えば、自己組織化単分子膜、その他のバリア層又は剥離層等）で表面処理され得る。
別の例として、例えば硬質チオール−エンパターン等からＰＤＭＳネガ型を作成するために、フロンタル光重合及び重合性フォトレジストを使用してもよい。更なる例として、金属（例えば、アルミニウムなど）のネガ型を作成するために、ＣＮＣ（コンピュータ数値制御）ミリングを使用してもよい。別の例には、連続プロセスのコンベヤベルト上にある間に、ＵＶランプ下、ＰＤＭＳモールド上で硬化される（例えば、硬化中にＵＶランプの下を数回通過するように構成されているなど）光学接着剤としてチオール−エンを使用するフロンタル光重合アプローチが含まれる。さらなる例は、熱硬化性物質にパターンを複製してモールドを提供することを含み、そのモールドから部品（例えば、熱硬化性物質、熱可塑性物質、エラストマー等）をさらに複製することができる。
第４のステップ２０４は、ネガ型を用いてＰＤＭＳ及びカーボンブラックでできた部品を生成することを含む。例えば、この第４のステップは、３Ｄプリントされたマスター（ポジティブパターン）から逆ＰＤＭＳモールド（ネガティブパターン）を製造した後に実行され得る。この第４のステップにおいて、ネガ型は、充填誘電体、例えば、カーボンブラックを充填したＰＤＭＳ等にパターン（例えば、ピラミッドパターン、他の幾何学的パターン等）を製造するための出発点として使用される。ＰＤＭＳとカーボンブラックの混合物（又は他の充填誘電体系）がネガ型に適用（例えば、注入など）されてもよく、その後、脱気させ、オーブン硬化させてから、ＰＤＭＳ／カーボンブラック部品をネガ型から取り外し（例えば、剥がすなど）してもよい。
第５のステップ２０５は、成形ＰＤＭＳ及びカーボンブラック部品を試験することを含み得る。例えば、成形部品上に作製されたパターンの高さ及び幅を分析することができる。又は、例えば、成形部品は反射率試験を受けることができる。別の例として、ＰＤＭＳネガ型は、１つの型から複数の部品をキャスティングして高さ及びパターンの忠実度が低下し始めるまでに、１つの型でいくつの成形部品（例えば、少なくとも２０個の充填エラストマー部品など）を作成できるかを決定するための耐久性試験を受けることができる。
代替の例示的な実施形態では、他の方法を代替的又は追加的に使用して、充填誘電体系にパターンを有する材料を作製することができる。例示的な方法には、ロールツーロールプロセス、例えば連続パターンの複製のためのロールツーロールパターン化可能ポリマープロセス、フィルムや層などの上に材料を同時に分配するための複数のノズルを含むロールツーロールプロセスなどが含まれる。他の例示的な方法には、押出し、カーテンコーティング、３Ｄプリント又は積層造形（例えば、溶融堆積成形、ステレオリソグラフィー、モールディングを伴うレーザ直接構造化など）、フォトマスク及び／又はソフトマスターを用いたフロンタル光重合、ＣＮＣ（コンピューター数値制御）、射出成形又は圧縮成形（例えば、熱硬化型を使用する等）、ソフトモールド成形（例えば、プリモールド（架橋された）ＰＤＭＳモールドを使用する等）、コンベヤベルト 熱可塑性複製、熱硬化マスターを使用するＵＶシステム、ソフトマスターを用いたチオール−エン、インクジェット（例えば、絶縁のために金属上に誘電体をインクジェットするなど）、スクリーン印刷、スプレー、離散層のレーザ溶接（例えば、異なる層へ、深度は様々）、メッキを可能にするポリイミドフィルム上へのレーザパターニング（例えば、ＦＳＳ素子等のメッキ）、キャスティング、射出成形、圧延／形成プロセス、ピラミッド面をその設計に含む集積部品等が含まれる。
例示的な実施形態では、３Ｄプリントされたモールドインサートは、圧縮又は射出成形プロセスと共に使用することができる。パターン製造は、真空オーブンで行うことができる。例えば、３Ｄプリントされたマスターを金属シート上に配置することができる。次に、圧縮成形によって作成された平らな複合シート（例えば、カーボンブラックを充填したポリカプロラクトンなど）を３Ｄプリントされたマスター上に配置し、ブラケットで囲むことができる。おもり（例えば、金属ブロックなど）を複合シートの最上部に置くことができる。パターンは、複合シート上のおもりの重力を使用して、３Ｄプリントされたマスターのネガパターンから複合シートに作り込まれる。材料はオーブンで加熱された後、オーブンから取り出される。材料を冷却してから、複合材を３Ｄプリントされたマスターから分離する。
例示的な実施形態では、ロールツーロールプロセスを使用して、充填誘電体系にパターンを有する材料を作製することができる。このプロセスは、良好な又は満足のいく性能のために十分な粒子量を有するブロックコポリマーを、ロールツーロールで自己整列及び自己パターン化させることを含み得る。パターン化されたＰＤＭＳベルトを、オーブントンネルなどの加熱プレートと一緒にパターン化するために使用できる。パターン化されたＰＤＭＳベルトは、端部がＰＤＭＳに結合または接合されている複数のネガティブパターン化された（例えば、シリコーンなどの）部品を含み得る。ＰＤＭＳは、ネガティブパターン化されたパーツの端部間の接合部に沿って硬化させることができる。パターン化されたＰＤＭＳベルトはローラに巻き付けられる。パターン化されたＰＤＭＳベルトのたるみを回避するために、ローラは十分な距離だけ離して配置することができる。
ロールツーロールプロセス中に、ＰＤＭＳとカーボンブラック（又は他の充填誘電体系）の未硬化混合物のためのキャリア（例えば、リリース層を備えたアルミニウムキャリアなど）が加熱プレートを横切って移動する。パターン化されたＰＤＭＳベルトは、ＰＤＭＳとカーボンブラックの未硬化混合物に接触する。パターン化されたＰＤＭＳベルトとの、型の充填を完了させるのに十分な量の接触時間の後、ＰＤＭＳとカーボンブラックの未硬化混合物を硬化するためのプロセスが開始され得る。次に、硬化したＰＤＭＳ及びカーボンブラック部品を、パターン化されたＰＤＭＳベルト及びキャリアから取り外し（例えば、剥がすなど）することができる。
例示的な実施形態では、段階的な堆積プロセスを使用して、材料に沿ってパターン（例えば、図１に示すピラミッドパターン、非ピラミッドパターン、それらの組み合わせ等）を提供することができる。この例示的な実施形態では、プロセスは、機能性キャリアフィルム上への材料（例えば、熱伝導性、導電性、ＥＭＩ吸収性、磁性、及び／又は誘電性材料など）の段階的堆積を含み得る。機能性キャリアフィルムは、充填誘電体系、例えばカーボンブラックを充填したポリジメチルシロキサン（ＰＤＭＳ）、充填ブロックコポリマー系、充填エラストマー系（例えば、硬化エラストマー、熱可塑性エラストマー（ＴＰＥ）、サントプレーン（登録商標）熱可塑性加硫物など）、充填熱可塑性物質系（例えば、ポリアミド、アクリロニトリルブタジエンスチレン（ＡＢＳ）、ポリプロピレン（ＰＰ）、ポリエチレン（ＰＥ）、等）等を含み得る。機能性キャリアフィルムは、カプトン（登録商標）ポリイミドフィルム、Ｍｙｌａｒ（登録商標）ポリエステルフィルム、ステレオリソグラフィー（ＳＬＡ）印刷で使用可能な熱可塑性フィルム等を含んでいてもよい。
例示的な実施形態では、材料が堆積され、又は他の態様で機能キャリアフィルムに、噴霧、印刷、積層造形等により適用することができる。例えば、材料は、材料の第１の層を機能性キャリアフィルムにレーザジェット印刷することによって（例えば、導電性及び／又は熱伝導性インクなど）機能性キャリアフィルム上に適用され得る。同じ又は異なる材料の第２の層を、第１の層の上にレーザジェット印刷してもよい。これは、レーザジェットプリンターが追加されたロールツーロールプロセスの一部として実行できる。
例示的な実施形態では、フィルム又は層は、ＰＣＢコンポーネントの高さの高低の変動に対応するために、異なる厚さまたは高さを有する材料をその上に提供され得る。例えば、積層造形プロセスを使用して、多層フィルム構造の最下層に沿って異なる厚さの熱伝導性材料を適用して、より厚い及びより薄い熱伝導性材料部分をそれぞれより低い及びより高いＰＣＢコンポーネントの上面に配置して、多層フィルム構造がＰＣＢコンポーネント上に取り付けられたときに、圧縮接触させることができる。別の例として、積層造形を使用して、より低いＰＣＢコンポーネントの上面に沿って熱伝導性材料を適用することにより、より低いコンポーネント及び熱伝導性材料の全体の高さを増加させることができる。
例示的な実施形態では、多層フィルム構造の最下フィルム又は層は、多層フィルム構造体をＰＣＢから取り外し、再びＰＣＢに取り付け可能なように、例えば粘着剤、接着剤、機械的取付け等を介して着脱可能とすることができるように構成され得る。例えば、多層フィルム構造は、多層フィルム構造を損傷することなく（例えば、切断することなく、延伸から変形することなく等）、ＰＣＢに取り付けられ、そこから取り外され（例えば、ＰＣＢコンポーネントにアクセスするために等）、再度取り付けられ得る。
上記のプロセスは、図５〜１５に示す構造の例示的なパターンを含む異なる構造形状の様々なパターン（例えば、矩形ピラミッド、ピラミッド構造、非ピラミッド構造、それらの組合せ等）を提供するために使用されてもよい。構造のパターンは、他の適切なプロセスによっても提供され得る。例えば、構造のパターンは、多層フィルム、単層フィルム、又は本明細書に開示される特定の性能に合わせて調整された厚さ方向ドメインを有する均質な層／フィルムを含み得る。あるいは、例えば、構造のパターンはメタマテリアルを含んでもよい。
例示的な実施形態では、多層フィルム（広義には、多層構造）は、厚さ方向ドメインを有する複数のブロックコポリマーフィルム又は層を含む。例として、ブロックコポリマーは、ポリスチレン−ポリエチレンブロックコポリマー（例えば、ポリスチレン−ブロック−ポリ（エチレンオキシド）（ＰＳ−ｂ−ＰＥＯ）等、ポリスチレン−アクリレートブロックコポリマー（例えば、ポリスチレン及びポリ（メチルメタクリレート）（ＰＳ−ＰＭＭＡ）等）、スチレン−ジエンブロックコポリマー（例えば、スチレン−ブタジエン（ＳＢ）ジブロックコポリマー、スチレン−イソプレンジブロックコポリマー、スチレン−ブタジエン−スチレン（ＳＢＳ）トリブロックコポリマー、スチレン−イソプレン−スチレン（ＳＩＳ）トリブロックコポリマー、スチレン−ブタジエン（ＳＢ）スターブロックコポリマー等）、水素化スチレン−ジエンブロックコポリマー（例えば、水素化ＳＢＳスチレン−（エチレン−ブチレン）−スチレン等）、セグメント化ブロックコポリマー（例えば、セグメント化ポリエステル−ポリエーテル、セグメント化ポリアミド−ポリエーテル等）、ポリオレフィンブロックコポリマー、エチレンオキシド／プロピレンオキシドブロックコポリマー、オルガノシリコーンコポリマー系（例えば、シロキサン／ポリスルホンコポリマー、シロキサン／ポリウレタン、シロキサン／ポリ尿素コポリマー、シロキサン／ポリアミドコポリマー、シロキサン／ポリイミドコポリマー、シロキサン／ポリアミド／ポリイミドコポリマー、シロキサン／ポリエステルコポリマー、シロキサン／ポリカーボネートコポリマー、シロキサン／ポリスチレンコポリマー、シロキサン／エポキシド樹脂ネットワーク等）、ハードブロックコポリマー、他のブロックコポリマー、及び／又はそれらの組み合わせを含み得る。例示的な実施形態では、ブロックコポリマーフィルム又は層は、ポリスチレン−ブロック−ポリ（エチレンオキシド）（ＰＳ−ｂ−ＰＥＯ）及び／又はポリスチレン及びポリ（メチルメタクリレート）（ＰＳ−ＰＭＭＡ）を含むが、他の例示的な実施形態では他のブロックコポリマーを使用することができる。
特定のフィラーをドメインに優先的に添加することができ、それにより、ブロックコポリマーフィルムのそのドメインの特性を高めることができる。本明細書に開示される例示的な実施形態では、１つ又は複数のフィラーが複数のブロックコポリマーフィルムのドメインに追加され、それによって複数のブロックコポリマーフィルムのドメインを特定の性能（例えば、熱管理、電磁干渉（ＥＭＩ）軽減、電気伝導率、熱伝導率、ＥＭＩ吸収性、磁性、誘電性、及び／又は構造性能など）が調整される。
調整されたドメインを有する複数のブロックコポリマーフィルムは、多層構造（例えば、ラミネート構造など）に組み立てる（例えば、積層、積み重ねるなどする）ことができる。多層構造は、ロールツーロールプロセス、スピンキャスティング、押出成形、カーテンコーティング、３Ｄプリント、積層造形（例えば、熱溶解積層法（ＦＤＭ）、ステレオリソグラフィー（ＳＬＡ）、レーザ直接構造化（ＬＤＳ）等）、モールディング等によって製造することができる。
例示的な実施形態では、垂直配向制御及びフィラーの優先的分離／分散（例えば、機能性ナノ粒子、ニッケル、コバルト、窒化ホウ素、コーティングされたフィラー粒子等）を用いて、個々のフィルム又は層の厚さ方向ドメインが、特定の電気的、熱的、磁気的、誘電的、及び／又は構造的性能を有するように調整することができる。複数のフィルム又は層内のドメインのサイズ、形状、及び構造を制御することにより、ドメインを、パターン（例えば、マクロパターン又は個々の層のパターンに基づく階層パターンなど）又は勾配（例えば、フィラー充填などによって多層ブロックコポリマーフィルム／層のドメイン全体に構築されたインピーダンス勾配など）を生成するように構成することができる。
ドメインは、複数の層が異なる機能を有するように構成することができる。１つの層内のドメインは、（例えば、パフォーマンスの制御などのために）１つ以上の他の層のドメインとは異なるように、又は同じであるように構成することができる。
複数のフィルム又は層は、互いに異なるように構成され得る。例えば、フィルム又は層は、異なる厚さを有し得、異なるフィラー（例えば、異なる材料、サイズ、及び／又は形状など）を含み得、異なるベース又はマトリックス材料から作製され得、異なる構成のドメインを有し得る（例えば、様々な機能、様々なサイズ、様々な配置などを有するように調整される）。
例えば、多層フィルム構造は、複数のフィルム又は層を含み得、その少なくとも１つ又は複数は、他のフィルム又は層の少なくとも１つ又は複数とは異なるベース又はマトリックス材料及び／又は異なる種類のフィラーを含む。この例では、多層フィルム構造は、第１のベース又はマトリックス材料及び第１の種類のフィラー（例えば、熱伝導性フィラーなど）を含む第１のフィルム又は層を含み得る。多層フィルム構造は、第１のベース又はマトリックス材料とは異なる第２のベース又はマトリックス材料、及び第１の種類のフィラーとは異なる第２の種類のフィラー（例えば、導電性及び／又はＥＭＩ吸収性フィラーなど）を含む第２のフィルム又は層をさらに含み得る。
代替の例示的な実施形態は、均質又は単層構造である、及び／又は分離されたブロックコポリマーではないポリマーフィルム／層を含み得る。例えば、均質又は単層フィルム構造は、特定の電気的、熱的、磁気的、誘電的、及び／又は構造的性能を有するように、均質又は単層フィルム構造内で互いに離間された調整された厚さ方向ドメインを含み得る。フィラー（例えば、機能性ナノ粒子、ニッケルコバルト、窒化ホウ素、コーティングされたフィラー粒子など）の垂直配向制御及び優先的な分離／分散を使用して、均一又は単層フィルム構造内の厚さ方向ドメインを離間させ、調整することができる。均質又は単層フィルム構造内のドメインサイズ、形状、及び構造を制御することにより、ドメインを、パターン（例えば、マクロパターン又は個々の層のパターンに基づく階層パターンなど）又は勾配（例えば、フィラー充填などによって個々の層のドメイン全体に構築されたインピーダンス勾配など）を生成するように構成することができる。ドメインは、均質又は単層フィルム構造の異なる離間した部分が異なる機能を有するように構成することができる。均質又は単層フィルム構造の第１及び第２の離間した部分内のドメインは、（例えば、パフォーマンスの制御などのために）互いに異なるように又は同じであるように構成することができる。
図３は、本開示の１つ又は複数の態様を具体化した例示的な実施形態による多層フィルム構造３００を示す。示されるように、多層フィルム構造３００は、４つのフィルム又は層３０２、３０４、３０６、３０８と、４つの層の各々におけるそれぞれの厚さ方向ドメイン３１０、３１２、３１４、３１６とを含む。代替の実施形態では、多層フィルム構造は、例えば、４層よりも多い又は少ない、厚さ方向ドメインがより多い又は少ないなど、別様に構成され得る。
個々の層内のドメインは、特定の特徴、特性、機能、及び／又は性能（例えば、電気的、熱的、磁気的、誘電的、及び／又は構造的なもの等）を有するように調整することができる。例示として、第１の層又は最上層３０２のドメイン３１０は、熱的性能のために構成され得る。第２及び第３の層３０４、３０６それぞれののドメイン３１２、３１４は、ＥＭＩ軽減のために、例えば、導電性、ＥＭＩ吸収性、磁性などのために構成され得る。第４又は最下層３０８のドメイン３１６は、誘電性能のために構成され得る。
個々の層のドメインは、その個々の層に合わせた、又は固有のパターンを作成することができる。個々の層のパターンが共同で、多層フィルム構造においてマクロパターンを画定又は作成することができる（例えば、その厚さを通して等）。例えば、ある層のドメインは垂直に整列され、かつ／又は別の層のドメインと少なくとも部分的に重なり、層内に垂直に整列され、かつ／又は少なくとも部分的に重なったドメインは、共同で層の厚さを垂直に通る経路（例えば、導電性及び／又は熱伝導経路、ビア、カラムなど）を画定する。
例示的な実施形態では、異なる層のドメインは、その異なる層を通る垂直方向の厚さ方向導電性経路を作成する、垂直に整列した熱伝導性及び／又は導電性フィラーを含み得る。例えば、比較的高い熱伝導率を有する熱経路を作成することができ、これは、多層フィルム構造が比較的高い接触抵抗を有する場合でも、良好な性能を提供するのに十分に高いものであり得る。多層フィルム構造の接触抵抗に応じて、比較的薄く、柔らかく、順応性のある熱伝導層を追加して、接触抵抗を低減し、熱的性能を向上させることができる。
ブロックコポリマーを、図３に示す４つのフィルム３０２、３０４、３０６、３０８のうちの１つ以上のベース又はマトリックス材料３２０として使用することができる。例えば、ポリスチレン−ブロック−ポリ（エチレンオキシド）（ＰＳ−ｂ−ＰＥＯ）は、多層フィルム構造３００の１つのみ、２つ、３つ、又はすべてのフィルムのベース又はマトリックス材料３２０として使用され得る。あるいは、例えばポリスチレン及びポリ（メチルメタクリレート）（ＰＳ−ＰＭＭＡ）は、多層フィルム構造３００の１つのみ、２つ、３つ、又はすべてのフィルムのベース又はマトリックス材料３２０として使用され得る。ポリスチレン−ブロック−ポリ（エチレンオキシド）（ＰＳ−ｂ−ＰＥＯ）及び／又はポリスチレン及びポリ（メチルメタクリレート）（ＰＳ−ＰＭＭＡ）で達成可能なドメインサイズよりも大きなドメインサイズを可能にする別のポリマーを代わりに選択することもできる。他の実施形態では、異なるベース又はマトリックス材料をフィルムのうちの１つ又は複数に使用することができ、例えば、ポリスチレン−ポリエチレンブロックコポリマー、別のポリスチレン−アクリレートブロックコポリマー、スチレン−ジエンブロックコポリマー（例えば、スチレン−ブタジエン（ＳＢ）ジブロックコポリマー、スチレン−イソプレンジブロックコポリマー、スチレン−ブタジエン−スチレン（ＳＢＳ）トリブロックコポリマー、スチレン−イソプレン−スチレン（ＳＩＳ）トリブロックコポリマー、スチレン−ブタジエン（ＳＢ）スターブロックコポリマー等）、水素化スチレン−ジエンブロックコポリマー（例えば、水素化ＳＢＳスチレン−（エチレン−ブチレン）−スチレン等）、セグメント化ブロックコポリマー（例えば、セグメント化ポリエステル−ポリエーテル、セグメント化ポリアミド−ポリエーテル等）、ポリオレフィンブロックコポリマー、エチレンオキシド／プロピレンオキシドブロックコポリマー、オルガノシリコーンコポリマー系（例えば、シロキサン／ポリスルホンコポリマー、シロキサン／ポリウレタン、シロキサン／ポリ尿素コポリマー、シロキサン／ポリアミドコポリマー、シロキサン／ポリイミドコポリマー、シロキサン／ポリアミド／ポリイミドコポリマー、シロキサン／ポリエステルコポリマー、シロキサン／ポリカーボネートコポリマー、シロキサン／ポリスチレンコポリマー、シロキサン／エポキシド樹脂ネットワーク等）、ハードブロックコポリマー、他のブロックコポリマー、及び／又はそれらの組み合わせである。
得られるフィルムを調整し、変更し、及び／又は特性を機能的に調整するために、多種多様なフィラーをフィルムのベース又はマトリックス材料３２０に組み込むことができる。フィラーは、機能性ナノ粒子、導電性フィラー、熱伝導性フィラー、ＥＭＩ又はマイクロ波吸収フィラー、磁性フィラー、誘電性フィラー、コーティングされたフィラー、それらの組み合わせ等を含み得る。フィラーを、ベース又はマトリックス材料を含むバルク材料に添加し混合することにより、フィラーとベース又はマトリックス材料の混合物を提供してもよい。フィラーの例には、カーボンブラック、窒化ホウ素、ニッケルコバルト、空気充填マイクロバルーン、空気充填マイクロバブル、空気充填ミクロスフェア、カルボニル鉄、ケイ化鉄、鉄粒子、鉄クロム化合物、銀、８５％の鉄、９．５％のケイ素及び５．５％のアルミニウムを含む合金、約２０％の鉄と８０％のニッケルを含む合金、フェライト、磁性合金、磁性粉末、磁性フレーク、磁性粒子、ニッケルベースの合金及び粉末、クロム合金、酸化アルミニウム、銅、亜鉛酸化物、アルミナ、アルミニウム、グラファイト、セラミック、炭化ケイ素、マンガン亜鉛、ガラス繊維、それらの組み合わせ等が含まれる。フィラーは、顆粒、スフェロイド、ミクロスフェア、楕円体、不規則なスフェロイド、ストランド、フレーク、粉末、及び／又はこれらの形状のいずれか又はすべての組み合わせのうちの１つ又は複数を含み得る。さらに、例示的な実施形態はまた、同じ（又は異なる）フィラーの異なるグレード（例えば、異なるサイズ、異なる純度、異なる形状など）を含み得る。
例示的な実施形態では、多層フィルム構造のフィルム（例えば、図３に示す多層フィルム構造３００のフィルム３０２、３０４、３０６、及び／又は３０８等）は、キャスティング、フィルム押し出し、積層などによって製造することができる。
図４は、本開示の１つ又は複数の態様を具体化した例示的な実施形態による、多層フィルム構造４００（例えば、４層フィルム構造など）の例示的な実施形態を示す。この例示的な実施形態では、層あたりのフィラー密度は、最上層４０２から最下層４０８の方向に増加する。したがって、最下層４０８はフィラー密度が最も大きく、最上層４０２はフィラー密度が最も小さい。最上層と最下層４０２、４０８との間の２つの中間層４０４、４０６に関して、下方の中間層４０６は、上方の中間層４０６よりも高いフィラー密度を有する。多層フィルム構造４００の全体の厚さ又は高さの寸法は、約１．７ミリメートル（ｍｍ）とすることができる。しかしながら、この１．７ｍｍの寸法は、他の実施形態では多層フィルム構造が１．７ｍｍより厚くても薄くてもよいため、説明の目的でのみ提供されている。また、図４に示す多層フィルム構造４００は、４つの層４０２、４０４、４０６、４０８を含むが、他の例示的な実施形態は、４層より多い又は少ない多層フィルム構造を含み得る。
例示的な実施形態では、多層フィルム構造は、分離された個別の領域に機能性、例えば、電気性、熱性、吸収性、磁性、誘電性、及び／又は構造のため等の機能性を有するフィルムを含んでいてもよい。例えば、多層フィルム構造は、多層フィルム構造の分離された個別の領域において、熱管理機能、ＥＭＩシールド機能、及びＥＭＩ吸収機能を有するように構成されたフィルムを含み得る。
多層フィルム構造は、異なる性能、効果等のために、層又はフィルム内に異なる充填物を有し得る。例えば、多層フィルム構造は、層ごとに異なる充填物を有し得、その異なる充填物は、図５〜１５及び２１に示され、本明細書に記載されるピラミッド構造又は非ピラミッド構造によって提供されるＥＭＩ軽減と同様の方法で、ＥＭＩを軽減（例えば、高周波ＥＭＩの吸収など）するために動作可能であり得る。
例示的な実施形態では、多層フィルム構造及び／又はパターン化された材料には、メタライゼーションプロセス、ラミネーション、テープキャスティング、真空堆積、他の適切なプロセス、それらの組み合わせ等を介して、バッキングを設けてもよい。バッキングは、１つまたは複数の金属（例えば、アルミニウム、銅など）、被覆金属（例えば、ニッケル被覆アルミニウムなど）、クラッド金属、金属化ポリマーフィルム／プラスチック、アルミニウム化Ｍｙｌａｒ（登録商標）二軸配向ポリエチレンテレフタレート（ＢｏＰＥＴ）、他のバッキング材、それらの組み合わせなどを含み得る。例えば、金属（例えば、アルミニウム、銅など）を含むバッキングは、多層フィルム構造の外側露出面に沿って、例えば、それぞれ図３又は図４等に示される多層フィルム構造３００及び／又は４００の底面等に沿って（例えば、メタライゼーションプロセスなどを介して）提供され得る。あるいは、例えば金属（例えば、アルミニウム、銅等）を含むバッキングは、それぞれ図５、６、又は２１等に示されるパターン化された材料５００、６００、及び／又は２１００の底面などのパターン化された材料の底面に沿って（例えば、メタライゼーションプロセスなどを介して）提供され得る。
例示的な実施形態では、多層フィルム構造及び／又はパターン化された材料は、使用される材料に応じて、比較的高い接触抵抗を有していてもよい。あるいは、例えば多層フィルム構造及び／又はパターン化された材料は、比較的高い接触抵抗を相殺し及び／又は克服するのを助けるために、非常に高い熱伝導率を有する１つ又は複数の熱伝導性ピラー又はカラム（広義には部分）を備えていてもよい。
例示的な実施形態では、１つ以上の熱界面材料、ヒートスプレッダ、熱電モジュールなどを、多層フィルム構造及び／又はパターン化された材料と共に使用することができる。例えば、ヒートスプレッダ（例えば、グラファイトヒートスプレッダ等）は、多層フィルム構造に沿って（例えば、積層される、レーザ溶接によってフィルム間に密封されるなして）配置され得る。あるいは、例えば、熱電モジュールを多層フィルム構造に沿って配置することができる。
別の例として、熱界面材料は、多層フィルム構造の上面及び／又は底面に沿って配置されてもよい。この後者の例では、熱界面材料は、より低い及びより高いＰＣＢコンポーネントの高さの変動に対応するのに役立ち得る。例えば、熱界面材料は、多層フィルム構造がＰＣＢコンポーネント上に設置されたときに熱界面材料がＰＣＢコンポーネントの上面上に配置されて圧縮接触するように、多層フィルム構造の底面に沿って配置され得る。熱界面材料はまた、熱界面材料がヒートスプレッダ（例えば、外部ケース又はデバイスハウジングなど）に圧縮接触するように、多層フィルム構造の上面に沿って配置され得る。熱界面材料の例には、熱ギャップフィラー、熱的相変化材料、熱伝導性ＥＭＩ吸収体又は熱／ＥＭＩハイブリッド吸収体、サーマルグリス、サーマルペースト、サーマルパテ、ディスペンサブル（ｄｉｓｐｅｎｓａｂｌｅ）熱界面材料、サーマルパッド等が含まれる。
例示的な実施形態は、多層フィルム構造、均質フィルム構造、又は単層フィルム構造の１つ以上の層又はフィルムにおいてドメインによって画定又は作成された１つ又は複数の放射アンテナ素子を含み得る。例示的な実施形態は、環境からの保護（例えば、蒸気又は酸素バリアなど）を提供するように（例えば、そのために調整されたドメインを有するように等）構成された１つ又は複数の層又はフィルムを含むフィルム構造（例えば、多層フィルム構造、均質フィルム構造、単層フィルム構造など）を含み得る。例示的な実施形態は、多層フィルム構造、均質フィルム構造、又は単層フィルム構造の多層フィルム構造の１つ又は複数の層又はフィルムのドメインによって画定又は作成された１つ又は複数の導波路を含み得る。したがって、例示的な実施形態は、１つ又は複数の放射アンテナ素子、１つ又は複数の導波路、ＥＭＩ軽減、熱管理、誘電特性、構造、及び／又は環境からの保護などを提供するように構成されたドメインを有する複数の層又はフィルムを有する多層フィルム構造を含み得る。例示的な実施形態はまた、１つ以上の放射アンテナ素子、１つ以上の導波路、ＥＭＩ軽減、熱管理、誘電特性、構造、及び／又は環境保護などを提供するように構成されたドメインを有する単一又は個別の層又はフィルムを有する均質又は単層フィルム構造を含み得る。
図５〜１５及び２１は、本開示の１つまたは複数の態様を具体化した例示的な実施形態による、ＥＭＩ軽減（例えば、高周波を吸収するなど）のために構成された例示的な構造（例えば、ピラミッド構造、非ピラミッド構造など）を示す。例示的な実施形態（例えば、図７〜１５など）では、構造は、ボードレベルシールド（ＢＬＳ）の一部に沿って配置され（例えば、接着されるなど）、外向きに突出し得る。例えば、構造は、ＢＬＳの上部、カバー、蓋、側壁、フェンス、フレームなどの内面及び／又は外面から外向きに突出し得る。ＢＬＳは、低周波ＥＭＩを軽減する（例えば、遮断する、反射するなど）ために構成（例えば、金属で形成さる、成形される、サイズ決定するなど）され得る。構造は、高周波ＥＭＩを軽減する（例えば、吸収するなど）ために構成（例えば、ＥＭＩ吸収材料で形成さる、成形される、サイズ決定するなど）され得る。
図５〜１５及び２１は、矩形ピラミッドである例示的なピラミッド構造を示す。隣接するピラミッドの矩形の基部は、実質的に矩形の基部間の隙間又は間隔なしに互いに接触することができる。これは、ピラミッド構造の矩形の基部間に隙間があった場合に発生し得る反射率を回避するのに役立つ。他の例示的な実施形態は、上部（例えば、頂点など）から基部に向かって幅が先細になるか又は減少する（例えば、概して滑らかに湾曲するなどの）非ピラミッド構造を含み得る。例えば、図１４及び１５は、それぞれ、非ピラミッド構造１４００、１５００を含む例示的な実施形態を示している。代替の例示的な実施形態は、矩形ではない基部、例えば、六角形の基部、三角形の基部などを有する構造を含み得る。したがって、他の例示的な実施形態は、異なる三次元幾何学的形状を有する構造を含み得るので、本開示は、矩形ピラミッド構造のみに限定されるべきではない。
例示的な実施形態では、構造の側面は完全に滑らかでなくてもよいし、上から下まで完全に直線を画定していなくてもよい。例えば、高倍率で見ると、側面は階段状の構成になっているように見える場合がある。しかし、ピラミッド型又は非ピラミッド型の構造の側面は、構造に入射するＥＭＩの反射を低減又は回避するために、比較的滑らかであること（例えば、大幅なサイズのステップがないなど）が好ましい。さらに、構造は、側面に沿って変化する傾斜又はテーパ（例えば、少なくとも２つ以上の傾斜など）を有するように構成され得る。例えば、ピラミッド構造は、基部から中央部分に向かう比較的緩やかなテーパ、中央部分から上部に向かうより急速なテーパ、及びそこから構造の上部へのより小さいテーパを有し得る。
図５〜１５及び２１に示された構造は、図２に示され、上述されるプロセスによって作製され得る。図５〜１５及び２１に示される構造は、充填誘電体、例えば、カーボンブラックを充填したポリジメチルシロキサン（ＰＤＭＳ）、充填ブロックコポリマー系、充填エラストマー系、充填熱可塑性物質系等を含み得る。あるいは、図５〜１５及び２１に示す構造は、他の材料で、及び／又は他の適切なプロセス（例えば、機能性キャリアフィルムへの材料の段階的堆積など）によって作製され得る。構造は、第１の層に沿った１つ又は複数の第１の構造、及び第２の層に沿った１つ又は複数の第２の構造を含み得る。第１及び第２の構造は、異なるように、例えば、異なる形状、異なる高さ、異なる材料で作られるなどで構成され得る。
例示的な実施形態では、構造の構成（例えば、高さ、形状、位置等）は、非ランダム化又はランダム化（例えば、コンピュータ化されたランダム化プロセスを介して、など）され得る。ＢＬＳ内部に沿って構造の高さをランダム化すると、ＢＬＳの下の空洞共振を低減又は回避するのに役立つ場合がある。例示的な実施形態は、同じサイズの基部を有する矩形ピラミッド構造を含み得るが、１つ又は複数の矩形ピラミッド構造は、１つ又は複数の他の矩形ピラミッド構造とは異なる高さを有し得る。例えば、より高いピラミッドは、縁部又は外周に沿って配置され得、一方、より低いピラミッドは、縁部又は外周から内側に離間した中央部又は内部に配置され得る。
異なる高さを有する構造を使用すると、より低い及びより高いＰＣＢコンポーネントの高さの変動に対応することができる。例えば、より高い及びより低い構造は、ＢＬＳがＰＣＢコンポーネント上に設置されたときに、より高い及びより低い構造が、それぞれ、より低い及びより高いＰＣＢコンポーネントのほぼ上にそれぞれ配置されるように、ＢＬＳカバー又は蓋の内面に沿って配置され得る。構造の高さが異なると、ＢＬＳの下の空洞共振を回避又は低減するのにも役立ち得る。
図５は、本開示の１つ又は複数の態様を具体化した例示的な実施形態５００によるピラミッド構造５４０を含む充填誘電体５３８を示す。示されるように、ピラミッド構造５４０は、充填誘電体５３８内に空気充填粒子５４２（例えば、空気充填マイクロバルーン、空気充填マイクロバブル、空気充填ミクロスフェア等）を含む。空気充填粒子５４２は、ピラミッド構造５４０に空気を加え、これは誘電率を低下させる（例えば、制御可能に低下させるなど）。空気充填粒子５４２を内部に用いて、ピラミッド構造５４０の誘電率を発泡体の誘電率に近似させ、及び／又は発泡体の誘電特性に近づけることができる。
空気充填粒子５４２を負荷又は充填することに加えて、又はそれに代えて、ピラミッド構造及び／又は非ピラミッド構造を、他の例示的な実施形態における空気充填粒子（例えば、空気充填マイクロバルーン、空気充填マイクロバブル、空気充填ミクロスフェア、中空ガラススフェア、ミクロスフェア等）を含むポリマーで覆うか又はコーティングすることができる。例えば、例示的な実施形態は、例えば環境耐性などのために、マイクロバルーン充填ポリマーでコーティングされ又は覆われたピラミッド構造を含み得る。この例では、マイクロバルーン充填ポリマーは、ピラミッド構造を覆い、ピラミッド構造の間のスペースの充填のための平坦化層を画定し得る。平坦化マイクロバルーン充填ポリマー層の逆ピラミッド構造は、ピラミッド構造と平坦化マイクロバルーン充填ポリマー層との組み合わせが概して平坦なシート状の構成を有するように、ピラミッド構造とインターリーブ又はインターレースすることができる。平坦化マイクロバルーン充填ポリマー層は、汚れ及び／又は他の破片がピラミッド構造間の空間、細孔、開口部、隙間などを埋めるのを抑制又は防止するように動作可能であり得る。例示として、マイクロバルーン充填ポリマーは、低誘電損失、低誘電率（例えば、１０未満、１〜２、１未満など）の材料、例えば、熱硬化性プラスチック又はシリコーンゴム及び中空ガラススフェア等を含むＬａｉｒｄ低Ｋ低誘電損失、低誘電率材料などを含み得る。あるいは、（例えば、低誘電損失、低誘電率材料ではない材料、及び／又は中空ガラススフェアを含まない材料を含む等の）他の材料を使用して、平坦化層を画定し、及び／又はピラミッド構造及び／又は非ピラミッド構造を被覆又はコーティングして、汚れ及び／又は他の破片が例示的な実施形態におけるピラミッド構造及び／又は非ピラミッド構造間の空間、細孔、開口部、隙間などを埋めるのを抑制又は防止することができる。したがって、本開示の態様は、汚れ及び／又は他の破片が本明細書に開示されるピラミッド構造及び／又は非ピラミッド構造間の空間、細孔、開口部、隙間などを埋めるのを抑制又は防止する方法を含む。
図６は、本開示の１つ又は複数の態様を具体化した例示的な実施形態６００による、ピラミッド構造６４０、平坦化層６４６、及び多層周波数選択性表面（ＦＳＳ）構造６４８を含むＥＭＩ吸収体６４４を示す。示されるように、ＥＭＩ吸収体６４４及びピラミッド構造６４０は、カーボンブラックを充填したポリジメチルシロキサン（ＰＤＭＳ）、充填ブロックコポリマー系、充填エラストマー系（例えば、硬化エラストマー、熱可塑性エラストマー（ＴＰＥ）、サントプレーン（登録商標）熱可塑性加硫物など）、充填熱可塑性物質系（例えば、ポリアミド、アクリロニトリルブタジエンスチレン（ＡＢＳ）、ポリプロピレン（ＰＰ）、ポリエチレン（ＰＥ）等）、等を含み得る。
図６に示されるように、平坦化層６４６は、ＥＭＩ吸収体６４４の上向きに突出したピラミッド構造６４０の間の空間を埋めるために、下向きに突出した逆ピラミッド構造６５０を含むか又は画定する。平坦化層６４６の逆ピラミッド構造６５０は、ＥＭＩ吸収体６４４と平坦化層６４６との組み合わせが概して平坦なシート状の構成を有するように、ピラミッド構造６４０とインターリーブ又はインターレースすることができる。
平坦化層６４６は、誘電材料（例えば、インピーダンス整合のための誘電率傾斜誘電体、均一な誘電体平坦化層など）、熱伝導性材料、導電性材料などを含み得る。平坦化層６４６は、ピラミッド構造を強化し、ピラミッド構造６４０の破損から保護し、接着を提供し、取り付け目的及び／又は弾性係数を調整するための剛性又は構造を提供し、及び／又は汚れ及び／又は他の破片がピラミッド構造６４０間の空間、細孔、開口部、隙間などを埋めるのを抑制又は防止するのを助ける。平坦化層６４６は、ＰＣＢ、ＳＩＰなどのより低い及びより高いコンポーネントの高さの変動に対応するように、異なる厚さで提供され得る。
平坦化層が導電性である例示的な実施形態では、導電性平坦化層による隣接するデバイスコンポーネントの短絡を回避するために、平坦化層の露出した外面部分に沿って１つ又は複数の誘電材料（例えば、薄い誘電体層など）を提供することができる。別の例として、誘電材料は、ＴＩＭが平坦化層として使用される（例えば、射出成形されるなど）場合、熱界面材料（ＴＩＭ）に埋め込まれ得る。本明細書に記載の平坦化層（例えば、図６に示される６４６など）は、ＥＭＩ吸収構造（例えば、図５、７〜１５、及び２１など）を含む他の例示的な実施形態でも使用することができる。
図６に示される多層周波数選択表面（ＦＳＳ）構造６４８は、ＦＳＳ素子６５２の複数の（例えば、３つなどの）層を含む。代替実施形態は、３層よりも多い又は少ない層、例えば、単層、２層、４層等を有するＦＳＳ構造を含み得る。例えば、図１９は、ＦＳＳ素子１９５２の４つの層１９０２、１９０４、１９０６、１９０８を含む多層ＦＳＳ構造１９４８の例示的な実施形態１９００を示す。あるいは、例えば、例示的な実施形態は、ＦＳＳ素子の単層、単一平面内の複数の同一平面リング、ＢＬＳの下側に沿った、及び／又は接地面に沿った誘電体上のパターンの導電性メタマテリアルなどを含み得る。したがって、本開示は、３層又は４層のＦＳＳ構造のみに限定されるべきではない。
図６及び１９に示されるように、多層周波数選択性表面（ＦＳＳ）構造６４８、１９４８の層は、それぞれ、ＦＳＳ素子６５２、１９５２のパターンを含む。ＦＳＳ素子は、導電性材料、ＥＭＩ吸収材料、及び／又はメタマテリアルを含み得る。
図６及び１９の例示的実施形態では、ＦＳＳ素子６５２、１９５２は、開放領域又は開口部を有する環状要素（例えば、円形リング、概して円形の環状要素など）を含む。例として、開放領域又は開口部は、ＦＳＳ素子が提供される前又は後の気流のために層にダイカットされたミシン目又は穴を含み得る（例えば、層上にレーザパターニングされるなど）。あるいは、例えば、開放領域又は開口部は、硬化／未硬化のポリマーをＦＳＳ素子からエッチング又は洗浄することによって形成することができる。別の例として、ＦＳＳ層は、開放領域又は開口部を作成するように構成された型を使用して作製され得る。
図６に示されるように、多層ＦＳＳ構造６４８の複数の層は、各層のＦＳＳ素子６５２が他の層のＦＳＳ素子６５２と重なり、垂直に整列するように、積み重ねられた配置（例えば、積層構造など）とすることができる。そのため、各層の開口部又は開放領域は、他の層の開口部又は開放領域と垂直に整列する。空気及び／又は液体は垂直に整列した開口部又は開放領域内を流れる可能性があるため、ＦＳＳ素子６５２を、多層ＦＳＳ構造を通る空気及び／又は液体の流れを完全に遮断することなくＥＭＩを軽減するために使用することができる。代替の実施形態は、すべてのＦＳＳ素子が他のＦＳＳ素子と重ならず、垂直に整列しないように構成された、及び／又は開口部又は開放領域なしで構成されたＦＳＳ素子を含むように構成された多層ＦＳＳ構造（例えば、図１９に示される１９４８など）を含み得る。
例示的な実施形態では、多層ＦＳＳ構造のフィルム又は層（例えば、６４８（図６）、１９４８（図１９）等）はブロックコポリマー、ポリジメチルシロキサン（ＰＤＭＳ）、本明細書に開示される方法によって調製された熱可塑性フィルム等を含み得る。
多層ＦＳＳ構造（例えば、６４８（図６）、１９４８（図１９）など）は、本明細書に開示される方法によって提供されるＦＳＳ素子と共に複数のフィルム又は層を含み得る。例として、ＦＳＳ構造は、銅を含むＦＳＳ素子と、Ｍｙｌａｒ（登録商標）二軸配向ポリエチレンテレフタレート（ＢｏＰＥＴ）を含むフィルム又は層とを含み得る。この例では、ＦＳＳ素子の銅パターンを、ＦＲ４／ＰＣＢ製造プロセスを使用してＭｙｌａｒ（登録商標）ＢｏＰＥＴフィルム又は層にエッチングすることができる。別の例として、ＦＳＳ素子は、３Ｄプリント又は積層造形（例えば、熱溶解積層法、ステレオリソグラフィー、モールディングを伴うレーザ直接構造化など）によってフィルム又は層に沿って提供することができる。あるいは、例えばＦＳＳ素子は、フィルム又は層に沿って（例えば、マイクロジェットインクジェットプリンタなどを介して）インクジェット印刷される導電性インク（例えば、銀及び／又は銅を含むインクなど）を含み得る。さらに別の例として、含浸プラスチックフィルムは、レーザを当てた後に導電性になる部分を含み得、この導電性部分は、導電性ＦＳＳ素子を画定する。さらなる例として、多層ＦＳＳ構造のフィルム又は層には、ＦＳＳ表面のパターン（例えば、リングなど）を画定する導電性の領域を生成するために、１つ又は複数の材料を含浸させ、埋め込み、及び／又は印刷することができる。他の方法を使用して、フィルム又は層にＦＳＳ素子を提供することもできる。
導電性ＦＳＳ素子を有する複数のフィルムを共に組み立てて（例えば、積み重ねる、積層するなどして）、多層ＦＳＳ構造を形成することができる。ＦＳＳ素子は、吸収体の周波数を下げるために吸収体によって裏打ちされてもよい。
例示的な実施形態では、ＦＳＳ構造（例えば、６４８（図６）、１９４８（図１９）等）は、１つ以上の特定の周波数又は周波数範囲にわたってエネルギーを遮断し、また同時に１つ以上の異なる特定の周波数又は周波数範囲を通過可能にするように動作可能であり得る。この場合、ＦＳＳ構造は、シングルバンド又はマルチバンドバンドパス導波路及び／又はＥＭＩ軽減構造として使用できる。
例示的な実施形態では、１つ又は複数のＦＳＳ素子は、他の１つ又は複数のＦＳＳ素子とは異なる形状及び／又はサイズを有してもよい。例えば、別の例示的な実施形態は、様々な厚さ及び／又は様々な半径のＦＳＳリング要素を有するＦＳＳ構造を含み得る。
例示的な実施形態では、多層ＦＳＳ構造の層は、例えば、複数の周波数で動作するように、及び／又はより広い帯域幅で動作するように、任意の形状（例えば、長方形、円形、三角形など）及び／又はサイズであり得る。動作中、ＦＳＳ構造は、エネルギーを停止するために、すれすれ入射（ノーマルから９０度オフ）で信号を反射、吸収、ブロック、及び／又はリダイレクトすることができる。
図７は、本開示の１つ又は複数の態様を具体化した例示的な実施形態７００による、ボードレベルシールド（ＢＬＳ）７５４の一部（例えば、上部、カバー、蓋、側壁、フェンス、フレームなど）に沿ったピラミッド構造７４０を示す。図７に示す例では、ピラミッド構造７４０は、矩形の基部を有する矩形のピラミッドである。ピラミッド構造７４０は、ＢＬＳの上面及び／又は側壁に沿って配置され、外面から外向きに、及び／又は内面から内向きに突出／伸長することができる（例えば、図１１、１２、及び１３など）。ピラミッド構造７４０は、高周波ＥＭＩを軽減する（例えば、吸収するなど）ように構成することができる。ＢＬＳ７５４は、低周波ＥＭＩを軽減する（例えば、ブロックする）ように構成され（例えば、金属で形成され）得る。
図８は、本開示の１つ又は複数の態様を具体化した例示的な実施形態８００による、ボードレベルシールド（ＢＬＳ）８５４の一部（例えば、上部、カバー、蓋、側壁、フェンス、フレームなど）に沿ったピラミッド構造８４０を示す。図８に示す例では、ピラミッド構造８４０は、矩形の基部を有する矩形のピラミッドである。この例では、ピラミッド構造８４０はすべて同じサイズではない。例えば、２つの内側のピラミッド構造は異なる高さで示され、その高さは両方とも２つの外側のピラミッド構造の高さよりも低くなっている。ピラミッド構造８４０は、高周波ＥＭＩを軽減する（例えば、吸収するなど）ように構成することができる。ＢＬＳ８５４は、低周波ＥＭＩを軽減する（例えば、ブロックする）ように構成され（例えば、金属で形成され）得る。
図９は、本開示の１つ又は複数の態様を具体化した例示的な実施形態９００による、ボードレベルシールド（ＢＬＳ）９５４の一部（例えば、上部、カバー、蓋、側壁、フェンス、フレームなど）に沿ったピラミッド構造９４０を示す。図９に示す例では、ピラミッド構造は、その中に空気充填マイクロバルーン、ミクロスフェア、マイクロバブル、９４２などを含む。マイクロバルーン、ミクロスフェア、又はマイクロバブル９４２によって追加された空気は、ピラミッド構造９４０の誘電率を低下させる。ピラミッド構造９４０は、矩形の基部を有する矩形のピラミッドである。ピラミッド構造９４０は、高周波ＥＭＩを軽減する（例えば、吸収する）ように構成することができる。ＢＬＳ９５４は、低周波ＥＭＩを軽減する（例えば、ブロックする）ように構成され（例えば、金属で形成され）得る。
図１０は、本開示の１つ又は複数の態様を具体化した例示的な実施形態１０００による、ボードレベルシールド（ＢＬＳ）１０５４の一部（例えば、上部、カバー、蓋、側壁、フェンス、フレームなど）に沿ったピラミッド構造１０４０を示す。図１０に示す例では、ピラミッド構造１０４０のうちの少なくとも１つ又は複数は多層である。図１０に示されるように、多層ピラミッド構造１０４０の層当たりのフィラー密度は、最上層から最下層の方向に増加する。したがって、最下層は最高のフィラー密度を有し、最上層は最低のフィラー密度を有する。最上層と最下層との間の２つの中間層に関して、下側の中間層は、上側の中間層よりも高いフィラー密度を有する。ピラミッド構造１０４０は、高周波ＥＭＩを軽減する（例えば、吸収する）ように構成することができる。ＢＬＳ１０５４は、低周波ＥＭＩを軽減する（例えば、ブロックする）ように構成され（例えば、金属で形成され）得る。
ほんの一例として、多層ピラミッド構造は、全体の高さが約２ｍｍ以下かつ厚さが約１００μｍの層を有し得る。しかし、多層ピラミッド構造は異なる全体の高さ及び／又は異なる厚さの層を有し得るため、これらの寸法は例示の目的でのみ提供されている。また、図１０に示すピラミッド構造１００は４つの層を含むが、他の例示的な実施形態は、４層よりも多い又は少ない多層ピラミッド構造を含み得る。フィラー材料の様々な勾配を、多層フィルム吸収体構造（例えば、多層ピラミッド構造１０４０など）に使用することができる。多層フィルム吸収体構造（例えば、多層ピラミッド構造１０４０など）は、シールド、デバイスなどの少なくとも一部に巻き付けるのに十分な柔軟性を有し得る。
図１１、１２、及び１３は、本開示の１つ又は複数の態様を具体化した例示的な実施形態１１００、１２００、１３００による、ボードレベルシールド（ＢＬＳ）１１５４、１２５４、１３５４の上部及び側壁に沿ったピラミッド構造１１４０、１２４０、１３４０をそれぞれ示す。ＢＬＳは通常、ＰＣＢ（広義には基板）上の集積回路（ＩＣ）（広義にはコンポーネント又は熱源）上に設置される。ピラミッド構造は、高周波ＥＭＩを軽減する（例えば、吸収するなど）ように構成することができる。ＢＬＳは、低周波ＥＭＩを軽減する（例えば、ブロックする）ように構成され（例えば、金属で形成され）得る。
図１１に示す例示的な実施形態１１００では、ピラミッド構造１１４０は、ＢＬＳ上部１１５６及びＢＬＳ側壁１１５８の内面から、概してＰＣＢ１１６２上の集積回路１１６０に向かう方向に内向きに突出していることが示されている。
図１２に示す例示的な実施形態１２００では、ピラミッド構造１２４０は、ＢＬＳ上部１２５６及びＢＬＳ側壁１２５８の外面から、概してＰＣＢ１２６２上の集積回路１２６０から離れる方向に外向きに突出していることが示されている。
図１３に示す例示的な実施形態１３００では、ピラミッド構造１３４０は、ＢＬＳ上部１３５６及びＢＬＳ側壁１３５８の内面及び外面の両方に沿って、ピラミッド構造１３４０がＰＣＢ１３６２上のＢＬＳ１３５４及び集積回路１３６０に対して反対方向に内向き及び外向きに突出することが示されている。
図１４は、本開示の１つ又は複数の態様を具体化した例示的な実施形態１４００による、ボードレベルシールド（ＢＬＳ）１４５４の一部（例えば、上部、カバー、蓋、側壁、フェンス、フレームなど）に沿ったピラミッド構造１４４０及び非ピラミッド構造１４６４を示す。ピラミッド構造及び非ピラミッド構造１４４０、１４６４は、高周波ＥＭＩを軽減する（例えば、吸収するなど）ように構成することができる。ＢＬＳ１４５４は、低周波ＥＭＩを軽減する（例えば、ブロックする）ように構成され（例えば、金属で形成され）得る。図１４に示すように、非ピラミッド構造１４６４は、それらの側面に沿って様々な傾斜又はテーパを有する。
図１５は、本開示の１つ又は複数の態様を具体化した例示的な実施形態１５００による、ボードレベルシールド（ＢＬＳ）１５５４の一部（例えば、上部、カバー、蓋、側壁、フェンス、フレームなど）に沿った構造１５６４を示す。構造１５６４は、高周波ＥＭＩを軽減する（例えば、吸収するなど）ように構成することができる。ＢＬＳ１５５４は、低周波ＥＭＩを軽減する（例えば、ブロックする）ように構成され（例えば、金属で形成され）得る。
図１５に示すように、各全体構造１５６４は、概して直立しており、ＢＬＳ１５５４の部分に対してほぼ垂直に延びる。各構造１５６４は、両側に沿ってピラミッド１５６６を含み、ピラミッド１５６６は、構造１５６４から概して外側に、ＢＬＳ部分とほぼ平行な方向に延びる。構造１５６４の両側に沿ってピラミッド１５６６を有することにより、図１５に示される両面構造１５６４は、改善された偏向及び低減された接触抵抗を有し得る。
例示的な実施形態では、ＥＭＩ吸収性突出構造（例えば、図５〜１５及び２１など）は、１つ又は複数の露出及び／又は平坦な表面に沿って配置され（例えば、接着され）得る。そのような実施形態では、不活性な非機能性材料（例えば、保護コーティングなど）を、ＥＭＩ吸収性突出構造の上に適用（例えば、コーティングなど）することができる。不活性な非機能性材料は、ＥＭＩ吸収性突出構造を変形（及び性能の低下）から保護し、及び／又はＥＭＩ吸収性突出構造を、ＥＭＩ吸収性突出構造の機能又は性能を妨害することなく（例えば、著しく劣化させることなく）、表面に押し付けることを可能にするように構成されてもよい。
例示的な実施形態は、ＥＭＩ吸収性突出構造を表面に接着する方法を含む。この例示的な実施形態では、この方法は、ＥＭＩ吸収性突出構造の三次元形状の上に保護コーティングを適用することを含み得る。この方法は、表面への高い結合強度（又はＰＳＡ接着）を確実にするために、保護コーティングに対して圧縮力を加えることをさらに含み得る。保護コーティングは、除去可能及び／又は不活性であり得る（例えば、誘電性、非吸収性など）。
また、本明細書に開示されるのは、多層フィルム構造、パターン化された材料、メタマテリアル、及び／又は機能性フィルムを含む（例えば、一体的に含む、それから作られている、等）のデバイスコンポーネントの例示的な実施形態である。例示的な実施形態では、多層フィルム構造、パターン化された材料、メタマテリアル、及び／又は機能性フィルムは、外部ケース、バックカバー、ミッドプレート、スクリーンプレート、インナープレート、デバイスの外板、インターポーザ、ＩＣパッケージングなどのデバイスコンポーネント内に組み込まれ、及び／又は、デバイスコンポーネントとして使用され得る。このような実施形態では、デバイスコンポーネントは元の機能を保持し得るが、多層フィルム構造、パターン化された材料、メタマテリアル、及び／又は機能性フィルムによって提供される追加の機能（例えば、ＥＭＩ軽減、熱管理、誘電性、磁性、及び／又は構造等）も有し得る。例として、多層フィルム構造、パターン化された材料、メタマテリアル、及び／又は機能性フィルムは、スマートフォン、ゲームシステムコンソール、スマートウォッチ、パッケージ内の５Ｇアンテナ（ＡＩＰ）等のデバイスのケース又は外板内に組み込むことができ、及び／又はそれらとして使用され得る。
例示的な実施形態では、多層フィルム構造、パターン化された材料、メタマテリアル、及び／又は機能性フィルムは、デバイス（例えば、ＰＣＢコンポーネント等）の１つ以上の高温部分又は領域から、１つ以上のより低温の部分又は領域（例えば、他のＰＣＢコンポーネント、ＰＣＢの未使用部分など）へ熱を伝達するために使用することができる。個々のコンポーネントを個別に処理し、単一のコンポーネントごとに熱を伝達するのではなく、熱管理の目的でデバイス全体を検討することにより、例示的な実施形態は、個々のコンポーネントが他のコンポーネントから熱を伝達することによって加熱される場合であっても、より均一なデバイス温度及び改善されたデバイス熱特性を可能にし得る。したがって、例示的な実施形態は、熱が１つの構成要素から別の構成要素又はＰＣＢの未使用部分に伝達されるように、電子デバイスの他の部分をヒートシンクとして使用することを含み得る。例えば、電子デバイスの内板は、熱管理を提供するために使用される多層フィルム構造、パターン化された材料、メタマテリアル、及び／又は機能性フィルムを含み得る。内板の多層フィルム構造、パターン化された材料、メタマテリアル、及び／又は機能性フィルムは、１つ又は複数の領域から廃熱を引き出し、廃熱を１つ又は複数の他の領域に伝達／拡散することができ、これにより、電子デバイスのこれらの１つ又は複数の他の領域を加熱し温度を上昇させることができる。これにより、デバイスの温度がより均一になり、熱がより均一に放散されるようになる。
図１６は、本開示の１つ又は複数の態様を具体化した例示的な実施形態１６０００による、多層フィルム構造（例えば、４層フィルム構造など）及び／又はメタマテリアル１６７０を含む外側デバイスケース１６６８を示す。図１６に示される例示的な実施形態１６００において、外側デバイスケース１６６８は、４つの層１６０２、１６０４、１６０６、１６０８を含み、これらは、導電体１６７２、導波路１６７４、ＥＭＩ吸収体１６７６、熱インターフェース材料（ＴＩＭ）１６７８、及び誘電体１６８０のうちの１つ以上を提供するように構成され得る。
多層フィルム構造及び／又はメタマテリアル１６７０によって提供される導波管１６７４は、ＰＣＢ１６６２上のＰＣＢコンポーネント１６８１からの波をガイドするように動作可能であり得る。多層フィルム構造及び／又はメタマテリアル１６７０によって提供される熱界面材料１６７８は、ＰＣＢコンポーネント１６８２から外側デバイスケース１６６８の外側への熱伝導性熱経路を確立するように動作可能であり得る。
多層フィルム構造及び／又はメタマテリアル１６７０は、エンクロージャまたは外部デバイスレベルで他の望ましくない信号の通過を拒絶及び防止（例えば、バンドストップなど）しながら、所望の信号がそこを通過できるように（例えば、バンドパスなど）構成され得る。多層フィルム構造及び／又はメタマテリアル１６７０は、外側デバイスケース１６６８における方向性信号ステアリングを介してＥＭＩを軽減するために使用され得る。
外側デバイスケース１６６６８はまた、あるいは代替的に、ＦＳＳ構造（例えば、６４８（図６）、１９４８（図１９）等）を外側デバイスケース１６６８の部分内に又はそれに沿って含んでもよい。例えば、パターン内の導電性メタマテリアルは、外側デバイスケース１６６８の内面に沿って配置されてもよい。
したがって、本明細書に開示の例示的な実施形態は、外側デバイスケースとしての本来の機能を保持することで多機能である外側デバイスケース１６６８を含み得る。しかし、外側デバイスケース１６６８は、導波路１６７４及び熱界面材料１６７８に関連する機能が多層フィルム構造及び／又はメタマテリアル１６７０によって提供されるように追加の機能も含み得る。図１６に示される実施形態では、外側デバイスケース１６６８は、４つの層１６０２、１６０４、１６０６、１６０８を含むが、他の例示的な実施形態は、４層よりも多い又は少ない外側デバイスケースを含み得る。
図１７は、本開示の１つ又は複数の態様を具体化した例示的な実施形態１７０００による、多層フィルム構造（例えば、４層フィルム構造など）及び／又はメタマテリアル１７７０を含むインターポーザ１７６８を示す。図１７に示される例示的な実施形態１７００では、多層フィルム構造及び／又はメタマテリアルインターポーザ１７７０は、２つのＰＣＢ１７６２及び１７６３の間に配置され又は挟まれている。
多層フィルム構造及び／又はメタマテリアルインターポーザ１７７０は、２つの下側及び上側ＰＣＢ１７６２、１７６３の間に挿入された導電体１７７２、導波路１７７４、ＥＭＩ吸収体１７７６、熱界面材料（ＴＩＭ）１７７８、及び誘電体１７８０のうちの１つ又は複数を提供するように構成され得る。多層フィルム構造及び／又はメタマテリアルインターポーザ１７７０は、例えば、サンドイッチされた中の２つのＰＣＢを接続し、電気的相互接続を行い、ＥＭＩシールドを提供し、及び／又は熱伝導経路を提供するなどための選択的機能構造であり得る。多層フィルム構造及び／又はメタマテリアルインターポーザ１７７０は、２つのＰＣＢ１７６２、１７６３が高誘電率を有するインターポーザ部分を介して容量結合されるように、比較的高い誘電率を有する部分を含んでいてもよい。
例示的な実施形態では、２つのＰＣＢ又はＳＩＰを、ＳＩＰ間での機能的ブロックコポリマーの電気的接続トレースとのモールディング（例えば、射出成形等）を介してコンポーネントに接続するためにインターポーザが設けられる。図１７に示される例示的な実施形態では、インターポーザ１７６８は、４つの層１７０２、１７０４、１７０６、１７０８を含むが、他の例示的な実施形態は、４層よりも多い又は少ないインターポーザを含み得る。
インターポーザ１７６８は、負荷されたＥＭＩ特性も有しながら、必要に応じてＰＣＢ１７６２、１７６３間の相互接続を可能にするように構成され得る。インターポーザ１７６２、１７６３は、それぞれが少なくとも１つのコンポーネント１７８１、１７８２、１７８３、１７８４を含む２つのＰＣＢ１７６２、１７６３の間に配置可能であり得る。インターポーザ１７６８は、本明細書に開示されるように、少なくとも２つのポリマーのブロックコポリマー及び１つ以上のフィラーを含み得る。インターポーザ１７６８は、インターポーザ１７６８を通過する少なくとも１つの電気トレースを含むことができ、一方の回路基板上の少なくとも１つのコンポーネントと他方の回路基板上の少なくとも１つのコンポーネントとの間に少なくとも１つの電気接続を提供する。例えば、図１７に示されるインターポーザ１７６８は、下側ＰＣＢ１７６２上のＰＣＢコンポーネント１７８１、１７８２と、上側ＰＣＢ１７６３上の対応するＰＣＢコンポーネント１７８３、１７８４との間の電気的接続を提供することができる。
例示的な実施形態は、２つ以上のＰＣＢ上のコンポーネントのレイアウトに一致するように多層フィルム構造に機能性のパターニングを含むことができる。ＰＣＢが一緒に挟まれている場合、パターン化された多層フィルム構造は、ＰＣＢ上のコンポーネント間に電気的相互接続及びその他の機能を提供し得る。例示的な実施形態では、ＳＩＰ（システム・イン・パッケージ）に電気的相互接続を提供するために、パターン化されたフィルムを作成することができる。例示的な実施形態では、ブロックコポリマーフィルムを含む多層フィルム構造を、ＰＣＢの基板材料として使用することができる。
図１８は、本開示の１つ又は複数の態様を具体化した例示的な実施形態１８００による多層フィルム構造及び／又はメタマテリアル１８７０を含む集積回路（ＩＣ）パッケージング１８６８を示す。図１８に示すように、多層フィルム構造及び／又はメタマテリアル１８７０は、導電体／相互接続１８７２、導波路１８７４、ＥＭＩ吸収体１８７６、熱界面材料（ＴＩＭ）１８７８、及び誘電体１８８０のうちの１つ又は複数を提供するように構成され得る。
多層フィルム構造及び／又はメタマテリアル１８７０は、エネルギー又は電磁放射などを導くように構成され得る。多層フィルム構造及び／又はメタマテリアルＩＣパッケージングは、選択機能構成、例えば、部分的ＥＭＩシールド、部分的ＴＩＭ、部分的ＥＭＩ吸収体、部分的導波管、及び／又は部分的電気コネクタ等であってもよい。多層フィルム構造及び／又はメタマテリアル１８７０は、導波路又は同軸構造及び／又は垂直及びマルチレベルなどである相互接続を含む３Ｄ構造を提供するように構成され得る。図１８に示す実施形態では、ＩＣパッケージング１８６８は、４つの層１８０２、１８０４、１８０６、１８０８を含むが、他の例示的な実施形態は、４層よりも多い又は少ないＩＣパッケージングを含み得る。
図２０は、本開示の１つ又は複数の態様を具体化した例示的な実施形態２０００による、デバイス（例えば、スマートフォンなど）内に配置されたメタマテリアルＴＩＭ２０８５を示す。図２０に示すように、メタマテリアルＴＩＭ２０８５は、外側デバイスケース／ヒートスプレッダ２０８６とアンテナ素子２０８８のアレイ２０８７を含むＰＣＢ２０６２との間に（例えば、圧縮されて挟まれるなど）配置される。この例示的な実施形態では、メタマテリアルＴＩＭ２０８５は、概してＰＣＢ２０６２と外側デバイスケース／ヒートスプレッダ２０８６との間に熱伝導性熱経路を提供するように動作可能に構成されている。矢印で表されるように、メタマテリアルＴＩＭ２０８５はまた、アンテナ素子２０８８からの信号（例えば、ミリ波信号など）を反射器２０８９へ方向付け又は導くように動作可能に構成される。反射器２０８９は、続いて信号を上方に反射することができ、それにより、アンテナ性能に対する高い誘電率の影響の問題を回避することができる。
ＥＭＩを低減するための信号を方向づけ、サイドローブを除去又は低減するために、メタマテリアルパターニング（例えば、ＦＳＳなど）を、デバイスケース又はハウジングで使用することができる。例として、メタマテリアルＦＳＳをレドーム内で使用することができる。これにより、レドームの厚さを、例えば約３ミリメートルから１／２ミリメートルなどに減らすことができる。
図２１ａ及び２１ｂは、本開示の１つ又は複数の態様を具体化した例示的な実施形態による、図２に示されるプロセスによって作製され得る充填誘電体ピラミッド構造を含む例示的な可撓性材料２１００を示す。充填誘電体は、カーボンブラックを充填したポリジメチルシロキサン（ＰＤＭＳ）、充填ブロックコポリマー系、充填エラストマー系、充填熱可塑性物質系などを含み得る。ピラミッド構造は、本明細書に開示されるようなＥＭＩを軽減するように動作可能であるように構成された矩形ピラミッドを含み得る。
図２１ｂによって示されるように、充填誘電体ピラミッド構造を有する材料２１００は、コンポーネント、デバイスなどの周りに巻き付けられるのに十分に柔軟性及び共形性であり得る。したがって、可撓性材料２１００は、機能的（例えば、ＥＭＩ軽減など）ラップを含むことができ、これは、ＰＣＢの少なくとも一部に巻き付けられ得る（例えば、両側に巻き付けられるなど）。
従来のボードレベルシールドは、デバイスコンポーネントの周囲に導電性の金属ファラデーケージを作成することにより、ＥＭＩエネルギーを封じ込めるように動作する。金属シールドは、その下に熱エネルギーを封じ込める役割も果たす。この熱エネルギーを放出して、ＥＭＩの低減及び熱伝達をクロス目的で動作させる必要がある。従来のボードレベルシールドは、５つの側面を持つ導電性金属の矩形の構造を有する。ファラデーシールドの６番目の側面は、ＰＣＢのグランドプレーンによって提供される。
本明細書に開示される例示的な実施形態では、ＢＬＳの１つ（又は複数）の金属側壁は、吸収材料によって置き換えられる。例として、吸収材料は、ドメイン（例えば、図３及び４など）を有するブロックコポリマーフィルムを含む多層フィルム構造、ＦＳＳ素子（例えば、図６及び１９など）を含むＦＳＳ構造、ピラミッド構造及び／又は非ピラミッド構造（例えば、図１、２、５〜１５、及び２１など）を有する材料などの、本明細書に開示される１つ又は複数の多層フィルム構造及び／又はパターン化された材料を含み得る。
吸収体の厚さと配置を制御することにより、電磁エネルギーが吸収体を通過するのを遮断又は防止する高インピーダンスの壁を作成することができる。これは大抵の場合、周波数に固有である。吸収材料は、ハイブリッドＥＭＩ／熱デバイスにおける熱伝達を容易にするための熱伝導性吸収材料を含み得る。
例示的な実施形態において、１つ以上のＢＬＳの側壁は、いくつかの周波数を減衰しつつ、残りの周波数を減衰させないことができるように、異なる周波数を異なる方向に方向付ける又は導くように構成された吸収材料で作製することができる。
図２２は、本開示の１つ又は複数の態様を具体化した例示的な実施形態２２００によるボードレベルシールド（ＢＬＳ）２２５４を示す。ＢＬＳ２２５４には、上部２２５６及び４つの側壁が含まれる。ＢＬＳ上部２２５６及び３つの側壁２２５８は、導電性金属（例えば、板金など）でできている。第４の側壁２２５９は、ＢＬＳ上部２２５６及び他の３つの側壁２２５８に使用される導電性金属の代わりに、吸収材料２２９０でできている。
第４の側壁２２５９は、第４の側壁が熱伝導性であるように、熱伝導性吸収材料２２９０から作製され得る。その場合、第４の側壁２２５９は、熱熱伝達も可能にしながら、ＥＭＩを吸収するように動作可能であり得る。側壁２２５８及び２２５９は、ＰＣＴ２２６２又は他の基板への設置（例えば、はんだ付けなど）のために構成され得る（例えば、取り付け脚などを含む）。
図２３は、図２２のボードレベルシールドについて、ギガヘルツ（ＧＨｚ）で表した周波数に対してデシベル（ｄＢ）で表した総放射電力のシミュレートされた減少を示す線グラフである。ここで、吸収体の位置は２つのケースで異なり、最大総放射電力低下の周波数のシフトを伴う。
例示的な実施形態は、ドーパントを結晶化させ、それにより、増強された性能、例えば、熱管理、電磁干渉（ＥＭＩ）軽減、電気伝導率、熱伝導、ＥＭＩ吸収、磁性、誘電性、及び／又は構造性能などを提供するために、フィルム内のレーザ硬化ドーパント触媒（例えば、スペックなど）を含み得る。他の例示的な実施形態は、電気的相互接続及び／又は熱経路を提供するために、フィルムの開口部（例えば、ミシン目、切り欠き、穴など）へのインクジェット印刷材料によるテープキャスティングを含み得る。
電子デバイス及び／又はデバイスコンポーネントのための熱管理、ＥＭＩ軽減、及び／又は構造的ソリューションを提供する（例えば、決定、開発、推奨、作成などの）ためのコンピュータ実装方法、システム、及び非一時的なコンピュータ可読記憶媒体の例示的な実施形態も本明細書に開示される。開示されたシステム、方法、及び非一時的なコンピュータ可読記憶媒体を使用して、既存のＰＣＢに合わせて（例えば、ＰＣＢが設計及び構築された後などに）調整又はカスタマイズされたソリューションを開発することができ、そのソリューションは、ＰＣＢ及びそのＰＣＢコンポーネントのレイアウトに特有又は固有であり得る熱管理、ＥＭＩ軽減、及び／又は構造上の問題を解決する。
一例として、熱管理、ＥＭＩ軽減、及び／又は構造上の問題は、ＰＣＢを含む電子デバイスの動作をシミュレートすることによって決定され得る。又は、例えば、熱管理、ＥＭＩ軽減、及び／又は構造上の問題は、ＰＣＢコンポーネントの視覚的認識、カメラの使用、ＰＣＢレイアウトを含むＣＡＤファイルの分析、ロボットビジョンシステムの使用、ＰＣＢなどの熱管理、ＥＭＩ軽減、及び／又は構造上の問題のデータベースへのアクセスによって決定され得る。
ソリューションは、本明細書に開示される多層構造化フィルム及び／又はパターン化材料のうちの１つ又は複数を含み得る。例えば、ソリューションは、ドメインを有するブロックコポリマーフィルムを含む多層フィルム構造（例えば、図３及び４など）、積層造形によってパターン化されたフィルム（例えば、図１９など）、ピラミッド型及び／又は非ピラミッド型構造を有する材料（例えば、図１、２、５〜１５、及び２１など）、多層フィルム及び／又はメタマテリアル外部デバイスケース（例えば、図１６など）、多層フィルム及び／又はメタマテリアルインターポーザー（例えば、図１７など）、多層フィルム及び／又はメタマテリアルＩＣパッケージング（例えば、図１８など）などを含み得る。これに加えて、又はこれに代えて、ソリューションは、本明細書に開示されるように、１つ又は複数のボードレベルシールド及び／又は熱管理及び／又はＥＭＩ軽減材料を含み得る。ソリューションには、システムにアクセス可能なデータベースに保存され、データベースから取得可能な他の熱管理及び／又はＥＭＩ軽減材料などの他の可能性も含まれる場合がある。ソリューションには、コンポーネントの様々な高さを処理し又はそれに対応する機能が含まれる場合がある。
例示的な実施形態は、電子デバイスの熱管理、電磁干渉（ＥＭＩ）軽減、及び／又は構造的ソリューションを提供する（例えば、決定、開発、推奨、作成などの）ためのシステムを含む。この例示的な実施形態では、システムは、電子デバイスに熱の問題、ＥＭＩの問題、及び／又は構造の問題があるかどうかを判断し、電子デバイスに熱の問題、ＥＭＩの問題、及び／又は構造の問題があると判断されたら、続いて熱管理、ＥＭＩ軽減、及び／又は構造的ソリューションを開発するように構成された少なくとも１つのプロセッサを含む。
電子デバイスに熱の問題、ＥＭＩの問題、及び／又は構造の問題があるかどうかを判断するために、システムは、プリント回路基板（ＰＣＢ）レイアウトを含む電子デバイスのモデルに少なくとも部分的に基づいて、電子デバイスの動作をシミュレートすることができる。システムは、ＰＣＢレイアウトを含む電子デバイスのモデルのシミュレーションを実行して、ＰＣＢが電子デバイスの熱の問題、ＥＭＩの問題、及び／又は構造の問題を引き起こすかどうかを決定するように構成され得る。次に、ＰＣＢが電子デバイスの熱の問題、ＥＭＩの問題、及び／又は構造の問題を引き起こすと判断された場合、システムは熱管理、ＥＭＩ軽減、及び／又は構造的ソリューションを開発することができる。
システムは、第１の電子デバイスのＰＣＢレイアウトとは異なる第２のＰＣＢレイアウトを含む第２の電子デバイスのモデルのシミュレーションを実行して、第２のＰＣＢが第２の電子デバイスの熱の問題、ＥＭＩの問題、及び／又は構造の問題を引き起こすかどうかを決定するようにさらに構成され得る。次に、システムは、第２のＰＣＢが電子デバイスの熱の問題、ＥＭＩの問題、及び／又は構造の問題を引き起こすと判断された場合、熱管理、ＥＭＩ、及び／又は構造的ソリューションを開発することができる。
これに加えて、又はこれに代えて、システムは、電子デバイスに熱の問題、ＥＭＩの問題、及び／又は構造の問題があるかどうかを決定するために他のプロセスを使用するように構成され得る。例えば、システムは、電子デバイスに熱の問題、ＥＭＩの問題、及び／又は構造の問題があるかどうかを判断するために、ＰＣＢコンポーネントの視覚的認識、カメラ、ＰＣＢレイアウトを含むＣＡＤファイル、ロボットビジョンシステム、及び／又はデータベース（例えば、ＰＣＢの熱管理、ＥＭＩ軽減、及び／又は構造の問題などのデータベース）を使用するように構成され得る。
別の例示的な実施形態は、電子デバイスの熱管理、電磁干渉（ＥＭＩ）軽減、及び／又は構造的ソリューションを提供する（例えば、決定、開発、推奨、作成などの）ためのコンピュータ実装方法を含む。この例示的な実施形態では、コンピュータ実装方法は、電子デバイスが熱の問題、ＥＭＩの問題、及び／又は構造の問題を有するかどうかを１つ以上のコンピューティングデバイスを使用して決定し、電子デバイスに熱の問題、ＥＭＩの問題、及び／又は構造の問題があると判断された場合は、続いて１つ以上のコンピュータデバイスを使用して、熱管理、ＥＭＩ軽減、及び／又は構造的ソリューションを開発することを含み得る。
コンピュータ実装方法は、１つ以上のコンピューティングデバイス、使用して電子デバイスをモデリングすること、次いで、１つ以上のコンピューティングデバイスを使用して、動作をシミュレーションし、又は電子デバイスのモデルのシミュレーションを実行して、電子デバイスに熱の問題、ＥＭＩの問題、及び／又は構造の問題があるかどうかを決定することを含み得る。
コンピュータ実装方法は、ＰＣＢが電子デバイスの熱の問題、ＥＭＩの問題、及び／又は構造の問題を引き起こすかどうかを判断するために、１つ以上のコンピューティングデバイスを使用して電子デバイスのプリント回路基板（ＰＣＢ）レイアウトをモデリングすること、及び、１つ以上のコンピューティングデバイスを使用して、そのＰＣＢレイアウトを含む電子デバイスのモデルのシミュレーションを実行することを含み得る。次に、コンピュータ実装方法は、ＰＣＢが電子デバイスの熱の問題、ＥＭＩの問題、及び／又は構造の問題を引き起こすと判断された場合、１つ以上のコンピューティングデバイスを使用して、熱管理、電磁干渉（ＥＭＩ）軽減、及び／又は構造的ソリューションを開発することを含み得る。
これに加えて、又はこれに代えて、コンピュータ実装方法は、電子デバイスに熱の問題、ＥＭＩの問題、及び／又は構造の問題があるかどうかを決定するための１つ以上の他のプロセスを含み得る。例えば、コンピュータ実装方法は、電子デバイスに熱の問題、ＥＭＩの問題、及び／又は構造の問題があるかどうかを判断するために、ＰＣＢコンポーネントの視覚的認識、カメラ、ＰＣＢレイアウトを含むＣＡＤファイル、ロボットビジョンシステム、及び／又はデータベース（例えば、ＰＣＢの熱管理、ＥＭＩ軽減、及び／又は構造の問題などのデータベース）の使用のうちの１つ以上を含み得る。
別の例示的な実施形態では、非一時的なコンピュータ可読記憶媒体は、電子デバイスの熱管理、電磁干渉（ＥＭＩ）軽減、及び／又は構造的ソリューションを開発するためのコンピュータ実行可能命令を含む。少なくとも１つのプロセッサによって実行されると、コンピュータ実行可能命令により、少なくとも１つのプロセッサは、電子デバイスに熱の問題、ＥＭＩの問題、及び／又は構造の問題があるかどうかを判断する。次に、電子デバイスに熱の問題、ＥＭＩの問題、及び／又は構造の問題があると判断された場合は、熱管理、ＥＭＩ軽減、及び／又は構造的ソリューションを開発する。
非一時的なコンピュータ可読記憶媒体は、コンピュータ実行可能命令を含み得、これは、少なくとも１つのプロセッサによって実行されると、少なくとも１つのプロセッサに、電子デバイスのモデルのシミュレーションを実行させ、又はその動作をシミュレーションさせて、電子デバイスに熱の問題、ＥＭＩの問題、及び／又は構造の問題があるかどうかを決定し、電子デバイスに熱の問題、ＥＭＩの問題、及び／又は構造の問題があると判断された場合は、次に、熱管理、ＥＭＩ軽減、及び／又は構造的ソリューションを開発する。
電子デバイスのモデルは、プリント回路基板（ＰＣＢ）レイアウトを含み得る。非一時的なコンピュータ可読記憶媒体は、コンピュータ実行可能命令を含み得、これは、少なくとも１つのプロセッサによって実行されると、少なくとも１つのプロセッサに以下の動作をさせる：ＰＣＢレイアウトを含む電子デバイスのモデルのシミュレーションを実行してＰＣＢが電子デバイスの熱の問題、ＥＭＩの問題、及び／又は構造の問題を引き起こすかどうかを決定する；次に、ＰＣＢが電子デバイスの熱の問題、ＥＭＩの問題、及び／又は構造の問題を引き起こすと判断された場合は、熱管理、ＥＭＩ軽減、及び／又は構造的ソリューションを開発する。
これに加えて、又はこれに代えて、非一時的なコンピュータ可読記憶媒体は、コンピュータ実行可能命令を含み得、これは、少なくとも１つのプロセッサによって実行されると、少なくとも１つのプロセッサに、電子デバイスが熱の問題、ＥＭＩの問題、及び／又は構造の問題を有するかどうかを決定するための１つ又は複数の他のプロセスを使用させる。例えば、非一時的なコンピュータ可読記憶媒体は、コンピュータ実行可能命令を含み得、これは、少なくとも１つのプロセッサによって実行されると、電子デバイスに熱の問題、ＥＭＩの問題、及び／又は構造の問題があるかどうかを判断するために、少なくとも１つのプロセッサに、ＰＣＢコンポーネントの視覚的認識、カメラ、ＰＣＢレイアウトを含むＣＡＤファイル、ロボットビジョンシステム、及び／又はデータベース（例えば、ＰＣＢの熱管理、ＥＭＩ軽減、及び／又は構造の問題などのデータベースなど）を使用させる。
例示的な実施形態では、コンピュータ化されたランダム化プロセスを使用して、図５〜１５及び２１に示され、本明細書に記載されているピラミッド型又は非ピラミッド型構造などのＥＭＩ吸収構造の構成（例えば、高さ、形状など）をランダム化又は変更することができる。本明細書に開示されるコンピュータ実装方法、システム、及び非一時的なコンピュータ可読記憶媒体の例示的な実施形態は、機能的ニーズに沿ったコンポーネントの高さの分析、及びトポロジーの変動、例えば、デバイスコンポーネントの高さの変化などに対処するための多層フィルムの設計を含み得る。
例示的な実施形態では、本明細書に開示される例示的なコンピュータ実装方法、システム、及び非一時的なコンピュータ可読記憶媒体は、自動製造プロセス（例えば、ロールツーロール多層パターン化可能ポリマープロセス、積層造形工程等）に含まれ得るか、又はそれらと組み合わせて使用され得る。そのような例示的な実施形態では、自動製造プロセスを使用して、本明細書に開示される例示的なコンピュータ実装方法、システム、及び／又は非一時的なコンピュータ可読記憶媒体によって開発される熱管理、ＥＭＩ軽減、及び／又は構造的ソリューションを製造することができる。
例示的な実施形態は、ＥＭＩ軽減（例えば、ＥＭＩシールド、ＥＭＩ吸収など）及び／又は熱管理を提供するための形状（例えば、シート、他の延長部又は突出部など）、多層ブロックコポリマーフィルム構造の１つ又は複数のドメイン、ドーピング及び／又はパターニングの少なくとも１つを使用する方法を含み得る。形状は、ピラミッド構造（例えば、矩形ピラミッドなど）及び／又は非ピラミッド構造を含み得る。
例示的な実施形態では、多層熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料の製造方法は、１つ以上の特性、特徴、機能、及び／又はドメインの性能、例えば、熱管理、電磁干渉（ＥＭＩ）軽減、電気伝導率、熱伝導率、ＥＭＩ吸収性、磁性、誘電性、及び／又は構造性能などを変更するために、１つの以上のフィラー又は添加剤を添加することによってドメインを有するブロックコポリマーフィルムを作成することを含み得る。
例示的な実施形態では、フィルムを製造する方法は、機能性のパターンを決定すること、第１の特性を有する第１のポリマーを選択すること、第２の特性を有する第２のポリマーを選択すること、第３の特性（例えば、熱伝導性、電気伝導性、ＥＭＩ吸収性、誘電性、構造など）を有する機能性材料（例えば、予め定義された、所定の形状のものなど）を選択すること、及び、第１及び第２のポリマーならびに機能性材料を使用し、ブロックコポリマープロセスを介して、フィルムが一緒に組み立てられたときに（例えば、積み重ねられ、多層構造に積層されるなど）機能性のパターンを有するようにフィルムを製造することを含み得る。機能性のパターンには、カラムの高さ、カラムの幅、カラムの間隔、フィラーの充填性、及び／又はカラム内のフィラーの密度などが含まれる。
例示的な実施形態において、多層構造は、ベース層の少なくとも第１の側に沿ってそこから突出する構造（例えば、ピラミッド構造、非ピラミッド構造など）を含む（例えば、一緒にモールディングされるなどした）ベース層を含む。平坦化層は第１の側に沿っており、これはベース層の第２の側の反対側に実質的に平坦な表面を提供する。
平坦化層は、誘電材料（例えば、インピーダンス整合のための傾斜誘電体、均一な誘電体平坦化層など）、熱伝導性材料、導電性材料などを含み得る。少なくとも１つのフィルム層は、ベース層の反対側の平坦化層に沿って（例えば、接着されるなどして）配置され得る。
多層構造は、概してフィルム層と平坦化層との間に配置された周波数選択性表面（ＦＳＳ）要素（例えば、導電性リングなど）を含み得る。例えば、ＦＳＳ素子は、パターン内の導電性リングを含み得る。多層構造は、ＦＳＳ素子、例えば、複数の層又はフィルムに沿って印刷された、又はその中に埋め込まれた導電性リングを含む、複数のＦＳＳ層又はフィルム（例えば、積み重ねられた配置など）を含み得る。ある層のＦＳＳ素子は、別の層のＦＳＳ素子と重なり合う場合がある。ＦＳＳ素子は、ＥＭＩ吸収材料を含むベース層を含み得る。
例示的な実施形態では、多層フィルム構造及び／又はパターン化された材料内に、磁気特性が高くなった又は低くなった領域を作成することができる。例えば、負荷コポリマー樹脂を押し出し又はカレンダー処理中に重合させてフィルムにするときに、磁性引力及び反発力の領域を使用することができる。
熱界面材料を多層フィルム構造及び／又はパターン化された材料と一緒に適用及び／又は使用することができる例示的な実施形態では、幅広い熱界面材料が使用され得る。熱界面材料の例には、熱ギャップフィラー、熱的相変化材料、熱伝導性ＥＭＩ吸収体又は熱／ＥＭＩハイブリッド吸収体、サーマルグリス、サーマルペースト、サーマルパテ、ディスペンサブル（ｄｉｓｐｅｎｓａｂｌｅ）熱界面材料、サーマルパッドなどが含まれる。
ボードレベルシールドを含む、又はそれが関係する例示的な実施形態では、ボードレベルシールド（広義にはシールド）又はその一部に広範囲の材料、例えば、冷間圧延鋼、ニッケル銀合金、銅ニッケル合金、ステンレス鋼、錫メッキ冷間圧延鋼、錫メッキ銅合金、炭素鋼、真ちゅう、銅、アルミニウム、銅ベリリウム合金、リン青銅、鋼、それらの合金、導電性材料でコーティングされたプラスチック材料、又は他の適切な導電性及び／又は磁性材料などを使用することができる。本願で開示する材料は、例えば、特定の用途に応じて異なる材料が使用され得るので、例示の目的でのみ本明細書で提供される。
例示的な実施形態は、多層フィルム及び／又はパターン化された材料を作製するために使用される特定の材料及び熱伝導性フィラー（もしあれば）の充填率に応じて、少なくとも高い熱伝導率（例えば、約１Ｗ／ｍＫ（ワット毎メートル毎ケルビン）から約６Ｗ／ｍＫの範囲等）を有する部分（例えば、ブロックコポリマーフィルムの厚み方向ドメイン等）を含む多層フィルム構造及び／又はパターン化された材料を含み得る。他の実施形態は、６Ｗ／ｍＫより高い、１Ｗ／ｍＫ未満の、又は１〜６Ｗ／ｍｋの熱伝導率を有する少なくとも１つの部分を含む多層フィルム及び／又はパターン化された材料を含み得るので、これらの熱伝導率は単なる例である。
例示的な実施形態では、多層フィルム構造及び／又はパターン化された材料の少なくとも一部は、比較的高い熱伝導率を有する熱伝導性（例えば、ブロックコポリマーフィルムの熱伝導性ドメインなど）であり得る。そのような実施形態では、多層フィルム構造及び／又はパターン化された材料の熱伝導性部分を使用して、熱源から熱除去／放散構造又はコンポーネントへの熱伝導性熱経路の一部を画定し又は提供することができる。多層フィルム構造及び／又はパターン化された材料の熱伝導性部分は、例えば、電子デバイスの熱源からの熱エネルギー（例えば、熱など）を伝導するのを助けるために使用され得る。多層フィルム構造及び／又はパターン化された材料の熱伝導性部分は、概して熱源と熱除去／放散構造又はコンポーネントとの間に、熱接合、界面、経路、又は熱伝導熱経路を確立するように配置可能であり、それに沿って、熱は、熱源から熱除去／放散構造又はコンポーネントに伝達され得る（例えば、伝導される）。動作中、多層フィルム構造及び／又はパターン化された材料の熱伝導部分は、熱伝導経路に沿った熱源から熱除去／放散構造又はコンポーネントへの熱の伝達（例えば、熱を伝導するなど）を可能にするように機能し得る。多層フィルム構造及び／又はパターン化された材料がＥＭＩ軽減のための少なくとも一部（例えば、ブロックコポリマーフィルムの導電性及び／又はＥＭＩ吸収ドメインなど）を含む例示的な実施形態では、多層フィルム構造及び／又はパターン化された材料はまた、多層フィルム構造及び／又はパターン化された材料のＥＭＩ軽減部分に入射するＥＭＩを軽減する（例えば、吸収する、ブロックする、反射するなど）ために動作可能であり得る。
本明細書に開示される例示的な実施形態は、広範囲の熱源、電子デバイス（例えば、スマートフォンなど）、及び／又は熱除去／放散構造又はコンポーネント（例えば、ヒートスプレッダ、ヒートシンク、ヒートパイプ、ベイパーチャンバ、デバイスの外部ケース又はハウジングなど）と共に使用され得る。例えば、熱源は、１つ又は複数の発熱部品又はデバイス（例えば、ＣＰＵ、アンダーフィル内のダイ、半導体デバイス、フリップチップデバイス、グラフィックスプロセッシングユニット（ＧＰＵ）、デジタルシグナルプロセッサ（ＤＳＰ）、マルチプロセッサシステム、集積回路（ＩＣ）、マルチコアプロセッサなど）を含み得る。概して、熱源は、多層フィルム構造及び／又はパターン化された材料の熱伝導部分よりも高い温度を有するか、さもなければ多層フィルム構造及び／又はパターン化された材料の熱伝導部分に熱を提供又は伝達する任意のコンポーネント又はデバイスを含むことができ、これは熱が熱源によって生成されるか、単に熱源を介して又は熱源を介して伝達されるかは関係ない。したがって、本開示の態様は、単一のタイプの熱源、電子デバイス、熱除去／放散構造等での使用に限定されるべきではない。
本明細書に開示されるコンピュータ実装方法、システム、及び非一時的なコンピュータ可読記憶媒体の例示的な実施形態は、１つ以上のサーバ、ワークステーション、パーソナルコンピュータ、ラップトップ、タブレット、スマートフォン、パーソナルデジタルアシスタント（ＰＤＡ）などの１つ以上のコンピューティングデバイスを含み得る。さらに、コンピューティングデバイスは、本明細書で説明するように機能するように特別に構成されている限り、単一のコンピューティングデバイスを含み得るか、又は近接して配置された、又は地理的領域に分散した複数のコンピューティングデバイスを含むことができる。さらに、異なるコンポーネント及び／又はコンポーネントの配置が、コンピューティングデバイス及び／又は他のコンピューティングデバイスの実施形態で使用され得る。
例示的な実施形態は、プロセッサ、及びプロセッサに結合された（及びプロセッサと通信する）メモリを含み得る。プロセッサは、限定するものではないが、中央処理装置（ＣＰＵ）、マイクロコントローラ、縮小命令セットコンピュータ（ＲＩＳＣ）プロセッサ、特定用途向け集積回路（ＡＳＩＣ）、プログラマブルロジックデバイス（ＰＬＤ）、ゲートアレイ、及び／又は本明細書に記載の機能が可能な任意の他の回路又はプロセッサなどの１つ以上の処理ユニット（例えば、マルチコア構成など）を含み得る。
例示的な実施形態では、メモリは、データ、命令などをそこに格納し、そこから検索することを可能にする１つ以上のデバイスであり得る。メモリは、限定するものではないが、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、消去可能プログラマブルリードオンリーメモリ（ＥＰＲＯＭ）、ソリッドステートデバイス、フラッシュドライブ、ＣＤ−ＲＯＭ、サムドライブ、及び／又はその他の種類の揮発性又は不揮発性の物理的又は有形のコンピュータ可読媒体などの１つ以上のコンピュータ可読記憶媒体を含み得る。
例示的な実施形態では、メモリは物理的な有形の非一時的なコンピュータ可読記憶媒体であるため、コンピュータ実行可能命令は、プロセッサによって実行するためにメモリに格納され、特にプロセッサに本明細書に記載の１つ以上の機能を実行させることができる。そのような命令は、しばしば、本願の様々な操作のうちの１つ以上を実行しているプロセッサの効率及び／又は性能を改善する。メモリは、それぞれが本明細書で説明される機能又はプロセスの１つ以上で実装される様々な異なるメモリを含み得ることを理解されたい。
例示的な実施形態では、ネットワークインターフェースは、プロセッサ及びメモリに結合（及び通信）することができる。ネットワークインターフェースは、限定するものではないが、有線ネットワークアダプタ、無線ネットワークアダプタ、モバイルネットワークアダプタ、又は１つ以上の異なるネットワークと通信することができる他のデバイスを含み得る。いくつかの例示的な実施形態では、１つ以上のネットワークインターフェースをプロセッサに組み込むか、又はプロセッサとともに存在させることができる。
本明細書に記載の機能は、いくつかの実施形態では、コンピュータ可読媒体に格納され、１つ以上のプロセッサによって実行可能なコンピュータ実行可能命令に記述され得ることが理解されるべきである。コンピュータ可読媒体は、非一時的なコンピュータ可読記憶媒体である。限定ではない例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ又は他の光ディスクストレージ、磁気ディスクストレージ又は他の磁気ストレージデバイス、あるいは、命令又はデータベースの形式で目的のプログラムコードを伝送又は保存するために使用でき、コンピュータからアクセスできる他の任意の媒体を含むことができる。上記の組み合わせも、コンピュータ可読媒体の範囲に含まれるものとする。
本開示の１つ以上の態様は、本明細書に記載の機能、方法、及び／又はプロセスを実行するように構成された場合、汎用コンピューティングデバイスを専用コンピューティングデバイスに変換することも理解されたい。
例示的な実施形態は、本開示が十分であり、当業者に範囲を完全に伝えるように提供される。本開示の実施形態の完全な理解を提供するために、特定の構成要素、デバイス、及び方法の例など、多数の特定の詳細が示されている。特定の詳細を使用する必要がないこと、例示的な実施形態は多くの異なる形態で具体化することができること、及びどちらも本開示の範囲を制限すると解釈されるべきではないことは当業者には明らかであろう。いくつかの例示的な実施形態では、周知のプロセス、周知のデバイス構造、及び周知の技術は詳細に説明されていない。さらに、本開示の１つ又は複数の例示的な実施形態で達成され得る利点及び改善は、例示のみを目的として提供され、本開示の例示的な実施形態は、上記の利点及び改善のすべてを提供するか、又はまったく提供せず、かつ依然として本開示の範囲内にあるため、本開示の範囲を限定しない。
本明細書に開示の特定の寸法、具体的な材料、及び／又は特定の形状は、本質的に例示であり、本開示の範囲を限定するものではない。所与のパラメータの特定の値及び特定の範囲の値に関する本明細書の開示は、本明細書に開示される１つ又は複数の例において有用であり得る他の値及び値の範囲を排除するものではない。さらに、本明細書に記載の特定のパラメータの任意の２つの特定の値は、所与のパラメータに適し得る値の範囲のエンドポイントを定義し得ることが想定される（すなわち、所与のパラメータの第１の値及び第２の値の開示は、第１の値と第２の値の間の任意の値を特定のパラメーターに使用できることを開示していると解釈できる）。例えば、パラメータＸが値Ａを有するように本明細書で例示され、また値Ｚを有するように例示される場合、パラメータＸは、約Ａから約Ｚまでの値の範囲を有し得ることが想定される。同様に、パラメータの値の２つ以上の範囲の開示（そのような範囲が入れ子になっているか、重複しているか、又は別個であるかを問わない）は、開示された範囲のエンドポイントを用いて請求される可能性のある値の範囲のすべての可能な組み合わせを包含することが想定される。例えば、パラメータＸが１〜１０、又は２〜９、又は３〜８の範囲の値を有するように本明細書で例示されている場合、パラメータＸは、１〜９、１〜８、１〜３、１〜２，２〜１０、２〜８、２〜３、３〜１０、及び３〜９を含む他の範囲の値を有することも想定される。
本明細書で使用される用語は、特定の例示的な実施形態を説明する目的のみのためであり、限定することを意図するものではない。例えば、「含んでもよい」、「含み得る」などの許容句が本明細書で使用される場合、少なくとも１つの実施形態が、その特徴を含む。本明細書で使用される、単数形「１つ」及び「その」は、文脈が明らかにそうでないことを示さない限り、複数形も同様に含むことが意図され得る。「備える」、「含む」、及び「有する」という用語は包括的であり、したがって、記載された特徴、整数、ステップ、操作、要素、及び／又は構成要素の存在を特定するが、１つ又は複数の他の機能、整数、ステップ、操作、要素、構成要素、及び／又はそれらのグループの存在又は追加を排除するものではない。本明細書に記載の方法ステップ、プロセス、及び操作は、性能の順序として具体的に特定されない限り、説明又は図示された特定の順序でそれらの性能を必ずしも必要とするものとして解釈されるべきではない。追加又は代替のステップが採用され得ることも理解されるべきである。
要素又は層が、別の要素又は層「の上にある」、「と係合している」、「に接続している」、又は「に結合している」と記載される場合、それは、直接的にその別の要素又は層、あるいは存在し得る介在する要素又は層の上にある、と係合している、に接続している、又は、に結合され得る。対照的に、要素が別の要素又は層「の直接上にある」、「と直接係合している」、「に直接接続している」、又は「に直接結合している」と記載される場合、介在する要素又は層が存在しない場合がある。要素間の関係を説明するために使用される他の単語は、同様の方法で解釈されるべきである（例えば、「〜の間」と「〜の間に直接」、「隣接する」と「直接隣接する」など）。本明細書で使用される場合、「及び／又は」という用語は、関連する列記された項目の１つ又は複数の任意の及びすべての組み合わせを含む。
値に適用される場合の「約」という用語は、計算又は測定が値のわずかな不正確さを許容することを示す（値の正確さへのアプローチにより、値にほぼ又は合理的に近い；ほぼ）。何らかの理由で、「約」によって提供される不正確さが当技術分野においてこの通常の意味で理解されない場合、本明細書で使用される「約」は、少なくともそのようなパラメータを測定又は使用する通常の方法から生じ得る変動を示す。例えば、「概して」、「約」、及び「実質的に」という用語は、本明細書では、製造公差内を意味するために使用され得る。あるいは、例えば、本明細書で使用される「約」という用語は、本発明の成分又は反応物の量を変更するときに使用される場合、例えば、現実の世界で濃縮物又は溶液を製造するときに使用される典型的な測定及び取り扱い手順において、これらの手順の不注意による誤りを通じて；組成物を作るために、又は方法を実行するために使用される成分の製造、供給源、又は純度の違いを通じて；起こり得る数値の変動を指す。「約」という用語はまた、特定の初期混合物から生じる組成物の異なる平衡条件のために異なる量を包含する。「約」という用語で変更されているかどうかに関係なく、数量と同等量が含まれる。
第１、第２、第３などの用語は、本明細書では様々な要素、コンポーネント、領域、層及び／又はセクションを説明するために使用され得るが、これらの要素、コンポーネント、領域、層及び／又はセクションは、これらの用語によって限定されるべきではない。これらの用語は、１つの要素、コンポーネント、領域、層、又はセクションを、別の領域、層、又はセクションから区別するためにのみ使用できる。本明細書で使用される場合の「第１」、「第２」などの用語、及び他の数値用語は、文脈によって明確に示されない限り、順序又は順番を意味するものではない。したがって、以下で論じられる第１の要素、コンポーネント、領域、層又はセクションは、例示的な実施形態の教示から逸脱することなく、第２の要素、コンポーネント、領域、層又はセクションと呼ばれ得る。
「内側」、「外側」、「下方」、「下」、「下側」、「上」、「上方」などのような空間的に相対的な用語は、図に示されるような、ある要素又は機能と別の要素又は機能との関係の説明を容易にするために本明細書で使用され得る。空間的に相対的な用語は、図に示されている方向に加えて、使用中又は動作中のデバイスの異なる方向を包含することを意図し得る。例えば、図のデバイスが裏返されている場合、他の要素又は機能の「下」又は「下方」として記載されている要素は、他の要素又は機能の「上」になる。したがって、「下」という用語の例は、上と下の両方の方向を包含することができる。デバイスは、別様に方向付けられ（９０度又は他の方向に回転され）、本明細書で使用される空間的に相対的な記述子はそれに応じて解釈され得る。
実施形態の前述の説明は、例示及び説明の目的で提供されている。これは網羅的であったり、開示を制限したりすることを意図したものではない。特定の実施形態の個々の要素、意図された又は記載された使用、又は特徴は、大抵の場合、その特定の実施形態に限定されないが、適用可能な場合、交換可能であり、具体的に示されていない、又は説明されていない場合でも、選択された実施形態で使用することができる。同じものも多くの方法で変更することができる。そのような変更は、開示からの逸脱と見なされるべきではなく、そのようなすべての改変は、開示の範囲内に含まれることが意図されている。
本明細書で説明する図面は、選択された実施形態の例示のみを目的としており、すべての可能な実施形態ではなく、本開示の範囲を限定することを意図するものではない。
図１Ａ〜１Ｅは、例示的な一実施形態による材料の例示的なピラミッドパターンを示す。 図２Ａ〜２Ｅは、例示的な実施形態による充填誘電体系におけるパターンの製造に関連する例示的なプロセスのステップを示す。 例示的な実施形態による、厚さ方向ドメインを有するブロックコポリマーフィルムを含む多層フィルム構造を示す。 層当たりのフィラー密度が上層から下層に向かって増加する、例示的な実施形態による多層フィルム構造を示す。 ピラミッド構造がその中に空気で満たされたマイクロバルーン、ミクロスフェア、又はマイクロバブルを含む、例示的な実施形態によるピラミッド構造を有する充填誘電体を示す。 ピラミッド構造、平坦化層、及び多層周波数選択性表面（ＦＳＳ）構造を含む例示的な実施形態を示す。 例示的な実施形態による、ボードレベルシールド（ＢＬＳ）の一部に沿ったピラミッド構造を示す。 １つ又は複数のピラミッド構造が１つ又は複数の他のピラミッド構造とは異なるサイズ（例えば、ランダム化又は非ランダム化された異なる高さなど）を有する例示的な実施形態による、ＢＬＳの一部に沿ったピラミッド構造を示す。 ピラミッド構造が、例えばピラミッド構造の誘電率を低下させるために、その中に空気で満たされたマイクロバルーン、ミクロスフェア、又はマイクロバブルを含む例示的な実施形態による、ＢＬＳの一部に沿ったピラミッド構造を示す。 ピラミッド構造の少なくとも１つ又は複数が多層であり、層当たりのフィラー密度が上層から下層に向かって増加する例示的な実施形態による、ＢＬＳの一部に沿ったピラミッド構造を示す。 例示的な実施形態による、ＢＬＳの上部及び側壁の内側表面又は内部表面に沿ったＢＬＳ及びピラミッド構造を示し、ピラミッド構造は、ＢＬＳの上部及び側壁から、概して基板上のコンポーネント、例えばプリント回路基板（ＰＣＢ）上の集積回路（ＩＣ）などに向かう方向に内向きに突出している。 例示的な実施形態による、ＢＬＳの上部及び側壁の外側表面又は外部表面に沿ったＢＬＳ及びピラミッド構造を示し、ピラミッド構造は、ＢＬＳの上部及び側壁から、概してＰＣＢコンポーネントから離れる方向に外向きに突出している。 例示的な実施形態による、ＢＬＳの上部及び側壁に沿ったＢＬＳ及びピラミッド構造を示し、ピラミッド構造は、ＢＬＳの上部及び側壁の外側表面及び内側表面（又は外部表面及び内部表面）の両方に沿っており、それぞれ外向き及び内向きに、概してＰＣＢコンポーネントに向かう方向及び離れる方向に反対方向に突出している。 例示的な実施形態による、ＢＬＳの一部に沿った非ピラミッド構造及びピラミッド構造の両方を示す。 例示的な実施形態による、ＢＬＳの一部に沿った非ピラミッド構造を示す。 例示的な実施形態による、導電体、導波管、ＥＭＩ吸収体、熱界面材料（ＴＩＭ）、及び誘電体のうちの１つ又は複数を提供するように構成された多層フィルム及び／又はメタマテリアルを含む外側デバイスケースを示す。 例示的な実施形態による、２つのＰＣＢ間に、導電体、導波路、ＥＭＩ吸収体、熱界面材料（ＴＩＭ）、及び誘電体のうちの１つ又は複数を提供するように構成された多層フィルム及び／又はメタマテリアルを含むインターポーザを示す。 例示的な実施形態による、導電体／相互接続、導波管、ＥＭＩ吸収体、熱界面材料（ＴＩＭ）、及び誘電体のうちの１つ又は複数を提供するように構成された多層フィルム及び／又はメタマテリアルを含む集積回路（ＩＣ）パッケージングを示す。 例示的な実施形態による、導電性、ＥＭＩ吸収性、及び／又はメタマテリアルの要素のパターンを含む多層周波数選択性表面（ＦＳＳ）構造を示す。 例示的な実施形態による、熱伝導性熱経路を提供し、ミリ波信号を主に反射器に向けるために動作可能であるように構成されたメタマテリアルＴＩＭを示す。 図２１ａ及び２１ｂは、図２に示されるプロセスによって作製され得る、例示的な実施形態による充填誘電体ピラミッド構造を含む例示的な可撓性材料を示す。 ＢＬＳの１つの側壁がＥＭＩ吸収材料又は吸収体でできている例示的な実施形態によるボードレベルシールド（ＢＬＳ）の斜視図である。 図２２のボードレベルシールドについて、ギガヘルツ（ＧＨｚ）で表した周波数に対しデシベル（ｄＢ）で表した総放射電力のシミュレートされた減少を示す線グラフであり、吸収体の位置は２つのケースで異なり、最大総放射電力低下の周波数のシフトを伴う。
ここで図を参照すると、図１Ａ〜１Ｅは、例示的な実施形態による材料（例えば、フィルム、層等）のための例示的なピラミッドパターン１００を示している。センチメートル（ｃｍ）単位の寸法例は、例示のみを目的として提供されている。他の例示的な実施形態は、図１に示されているものとは異なるパターン、例えば、非ピラミッド構造のパターン、異なる寸法を有する構造、異なるパターン又はレイアウトの構造、ピラミッド構造と非ピラミッド構造の組み合わせ等を含み得る。
図２Ａ〜２Ｅは、例示的な実施形態による、充填誘電体系（例えば、カーボンブラックを充填したポリジメチルシロキサン（ＰＤＭＳ）、充填ブロックコポリマー系、充填エラストマー系、充填熱可塑性物質系等）におけるパターン（例えば、図１に示すようなピラミッドパターン、非ピラミッドパターン、それらの組み合わせ等）の製造に関する例示的な方法２００を示している。大抵の場合、この例示的な方法は、部品をモデル化するためのコンピュータ設計、モデル化された部品を作成するための３Ｄプリント又は積層造形、最終特性（例えば、光沢など）のための３Ｄプリント部品の仕上げ、３Ｄプリント部品を使用して型を作成すること、及びその型を使用して（例えば、キャスティング、射出成形等を介して）、充填誘電体系にパターンを含む材料を作成することを含む。
図２Ａに示すように、第１のステップ２０１は、コンピュータ支援設計（ＣＡＤ）などを使用することによる３Ｄ部品のコンピュータモデリングを含む。第２のステップ２０２（図２Ｂ）は、モデル化された部品のコンピュータ設計からの情報に基づくモデル化された部品の３Ｄプリント又は積層造形（例えば、熱溶解積層法（ＦＤＭ）、ステレオリソグラフィー（ＳＬＡ）、レーザ直接構造化（ＬＤＳ）等）を含む。次に、３Ｄプリントされた部品（例えば、３Ｄプリントされた熱可塑性ポジティブマスターなど）は、後処理、例えば、余分な材料の除去、後硬化、マット仕上げ又は光沢仕上げのための表面層の適用などを受けることができる。
第３のステップ２０３（図２Ｃ）は、３Ｄプリントされた部品を使用して、型（例えば、エラストマーなど）を複製することを含む。例えば、３Ｄプリントされた部品を使用して、様々な方法でパターンをネガ型に複製することができる。例えば、３Ｄプリントされた部品は、熱溶解積層法、ステレオリソグラフィーなどを介して、ポリジメチルシロキサン（ＰＤＭＳ）で作られたネガ型にパターンを複製するために使用され得る。ネガ型は、例えば、より容易な放出、紫外線（ＵＶ）ガラス化、気相シラン化等のために、放出層（例えば、自己組織化単分子膜、その他のバリア層又は剥離層等）で表面処理され得る。
第４のステップ２０４（図２Ｄ）は、ネガ型を用いてＰＤＭＳ及びカーボンブラックでできた部品を生成することを含む。例えば、この第４のステップは、３Ｄプリントされたマスター（ポジティブパターン）から逆ＰＤＭＳモールド（ネガティブパターン）を製造した後に実行され得る。この第４のステップにおいて、ネガ型は、充填誘電体、例えば、カーボンブラックを充填したＰＤＭＳ等にパターン（例えば、ピラミッドパターン、他の幾何学的パターン等）を製造するための出発点として使用される。ＰＤＭＳとカーボンブラックの混合物（又は他の充填誘電体系）がネガ型に適用（例えば、注入など）されてもよく、その後、脱気させ、オーブン硬化させてから、ＰＤＭＳ／カーボンブラック部品をネガ型から取り外し（例えば、剥がすなど）してもよい。
第５のステップ２０５（図２Ｅ）は、成形ＰＤＭＳ及びカーボンブラック部品を試験することを含み得る。例えば、成形部品上に作製されたパターンの高さ及び幅を分析することができる。又は、例えば、成形部品は反射率試験を受けることができる。別の例として、ＰＤＭＳネガ型は、１つの型から複数の部品をキャスティングして高さ及びパターンの忠実度が低下し始めるまでに、１つの型でいくつの成形部品（例えば、少なくとも２０個の充填エラストマー部品など）を作成できるかを決定するための耐久性試験を受けることができる。

Claims (44)

  1. 充填誘電体の少なくとも１つの側に沿って外側に突出する１つ以上の構造のパターンを含む充填誘電体を含む、熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  2. 充填誘電体は充填ブロックコポリマー系を含む、請求項１に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  3. 充填ブロックコポリマー系は、ポリスチレン−ブロック−ポリ（エチレンオキシド）（ＰＳ−ｂ−ＰＥＯ）及び／又はポリスチレン及びポリ（メチルメタクリレート）（ＰＳ−ＰＭＭＡ）を含む、請求項２に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  4. 前記１つ以上の構造のパターンは、電磁干渉（ＥＭＩ）吸収材料、メタマテリアル、及び／又はミクロスフェアを含む、請求項１に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  5. 充填誘電体は、カーボンブラックを充填したポリジメチルシロキサン（ＰＤＭＳ）を含む、請求項１に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  6. 充填誘電体は、
    硬化エラストマー及び／又は熱可塑性エラストマーを含む充填エラストマー系、又は
    ポリアミド、アクリロニトリルブタジエンスチレン（ＡＢＳ）、ポリプロピレン（ＰＰ）、及び／又はポリエチレン（ＰＥ）のうちの１つ以上を含む充填熱可塑性物質系
    を含む、請求項１に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  7. 前記１つ以上の構造のパターンは、ピラミッド構造のパターン、非ピラミッド構造のパターン、ピラミッド構造及び非ピラミッド構造の組み合わせを含むパターン、及び／又は所定の又はランダム化された異なる高さを有する少なくとも２つの構造のパターンを含む、請求項１〜６のいずれか一項に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  8. 充填誘電体は、少なくとも１つのブロックコポリマーフィルムを含み、
    前記１つ以上の構造のパターンは、前記少なくとも１つのブロックコポリマーフィルムの少なくとも１つの側に沿って外側に突出する矩形ピラミッドのパターンを含む、
    請求項１〜７のいずれか一項に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  9. 前記少なくとも１つのブロックコポリマーフィルムは、矩形ピラミッドのパターンを含む多層構造を画定する複数のブロックコポリマーフィルムを含む、請求項８に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  10. ブロックコポリマーフィルムは、ブロックコポリマーフィルム内で多層フィルム構造が異なるフィラー充填を有するように、及び／又は、ブロックコポリマーフィルムの最上層から最下層に向かって増加又は減少するフィラー密度勾配を有するように、異なるフィラー密度を有する、請求項９に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  11. 充填誘電体の、前記１つ以上の構造のパターンが外側に突出している前記少なくとも１つの側とは反対の側に沿って金属を含むバッキングをさらに含む、請求項１〜１０のいずれか一項に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  12. 前記１つ以上の構造のパターンの上に配置された材料をさらに含み、
    前記材料は、平坦化層であって、前記１つ以上の構造の反転パターンを有し、かつ／又は、前記１つ以上の構造のパターンの上に平坦な表面を画定している平坦化層を含み、かつ／又は
    前記材料は、前記１つ以上の構造のパターンの隣接する構造間の汚れその他の異物の破片の侵入を防ぐように構成されており、かつ／又は
    前記材料は、インピーダンス整合のための誘電率傾斜を提供するように構成されており、かつ／又は
    前記材料は、全体的な誘電率を低下させるためのミクロスフェアを含むことにより、前記材料は低誘電損失かつ低誘電率材料を含み、かつ／又は
    複数の周波数選択性表面（ＦＳＳ）素子が前記材料に沿って配置されている、
    請求項１〜１１のいずれか一項に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  13. 前記１つ以上の構造のパターンの上に配置されたミクロスフェアを含む低誘電損失かつ低誘電率材料をさらに含む、請求項１〜１１のいずれか一項に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  14. 請求項１〜１３のいずれか一項に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料を含むボードレベルシールドであって、前記１つ以上の構造のパターンはボードレベルシールドの少なくとも１つの側に沿って外側に突出しており、それにより、ボードレベルシールドは、１つ以上のコンポーネントがボードレベルシールドの下にあるとき、基板に沿って前記１つ以上のコンポーネントにＥＭＩシールドを提供するように動作可能である、ボードレベルシールド。
  15. ボードレベルシールドは、前記１つ以上のコンポーネントの周囲の基板に取り付けられるように構成されたフレームと、フレームに取り外し可能に取り付けることができ、フレームから取り外し、再びフレームに取り付けることができるカバーとを含み、前記熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料は、前記フレーム及び／又は前記カバーの少なくとも１つの側に沿っている、請求項１４に記載のボードレベルシールド。
  16. 層ごとに異なるフィラー密度を有する複数の層によって画定される多層フィルム構造を含む熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料であって、前記多層フィルム構造は、層内で異なるフィラー充填、及び／又は、最上層から最下層に向かって増加又は減少するフィラー密度勾配を有することにより、層ごとに異なるフィラー密度が、層のうちの少なくとも１つに、少なくとも１つの他の層とは異なる、電気的、熱的、吸収的、磁気的、誘電的、及び／又は構造的性能に関連する少なくとも１つの性能特性を持たせている熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  17. 前記層のうちの少なくとも１つはブロックコポリマー系を含み、かつ／又は
    多層フィルム構造は、多層フィルム構造の少なくとも１つの側に沿って外側に突出し、最上層から最下層に向かって増加又は減少するフィラー密度勾配を有する１つ以上の構造のパターンを含む、請求項１６に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  18. 層内に厚さ方向ドメイン及び／又は分離された個別の領域を画定するように、層内に分散されたフィラーを含む複数の層によって画定される多層フィルム構造を含む、熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料であって、前記フィラーは、前記厚さ方向ドメイン及び／又は分離された個別の領域に、電気的、熱的、吸収的、磁気的、誘電的、及び／又は構造的性能のうちの１つ以上を含む機能性を提供する、熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  19. 最上層の前記厚さ方向ドメイン及び／又は分離された個別の領域は、熱的性能のために構成されており、最下層の前記厚さ方向ドメイン及び／又は分離された個別の領域は、誘電的性能のために構成されており、最上層と最下層との間の少なくとも１つの中間層の前記厚さ方向ドメイン及び／又は分離された個別の領域は、ＥＭＩ軽減のために構成されており、かつ／又は
    各層の前記厚さ方向ドメイン及び／又は分離された個別の領域は、熱管理機能、ＥＭＩシールド機能、ならびに垂直配向制御及び層内のフィラーの優先的分離／分散によるＥＭＩ吸収機能のために調整されている、
    請求項１８に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  20. 層内の前記厚さ方向ドメイン及び／又は分離された個別の領域は、共同で多層フィルム構造にマクロパターン又は階層パターンを画定し、かつ／又は、フィラー充填により、層の前記厚さ方向ドメイン及び／又は分離された個別の領域にわたって共同でインピーダンス勾配を画定する、層内の機能性のパターンを画定している、請求項１８に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  21. 隣接する層の前記厚さ方向ドメイン及び／又は分離された個別の領域は、垂直に整列しており、かつ／又は少なくとも部分的に重なって、共同で層の厚さを垂直に通る導電性及び／又は熱伝導性経路を画定している、請求項１８〜２０のいずれか一項に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  22. 前記厚さ方向ドメイン及び／又は分離された個別の領域は、層を通る垂直方向の厚さ方向導電性経路を共同で画定する、垂直に整列した導電性及び／又は熱伝導性フィラーを含む、請求項１８〜２１のいずれか一項に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  23. 前記厚さ方向ドメイン及び／又は分離された個別の領域は、多層フィルム構造における反対側にある上側及び下側に沿ってそれぞれ配置可能な上側及び下側プリント回路基板に沿ったコンポーネントのレイアウトに一致又は対応する、多層フィルム構造における反対側にある上側及び下側に沿った機能性のパターンを画定するように構成されている、請求項１８〜２２のいずれか一項に記載の熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料。
  24. 充填誘電体の少なくとも１つの側に沿って外側に突出する１つ以上の構造のパターンを形成することを含む、熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料の製造方法。
  25. キャスティングプロセス、射出成形プロセス、圧延／形成プロセス、又は堆積プロセスによって、充填誘電体の少なくとも１つの側に沿って外側に突出する１つ以上の構造のパターンを形成することを含む、請求項２４に記載の方法。
  26. 充填誘電体は充填ブロックコポリマー系を含む、請求項２４又は２５に記載の方法。
  27. 充填ブロックコポリマー系は、ポリスチレン−ブロック−ポリ（エチレンオキシド）（ＰＳ−ｂ−ＰＥＯ）及び／又はポリスチレン及びポリ（メチルメタクリレート）（ＰＳ−ＰＭＭＡ）を含む、請求項２６に記載の方法。
  28. 前記１つ以上の構造のパターンを形成することは、前記１つ以上の構造のパターンを、電磁干渉（ＥＭＩ）吸収材料、メタマテリアル、及び／又はミクロスフェアを含むように形成することを含む、請求項２４又は２５に記載の方法。
  29. 充填誘電体は、カーボンブラックを充填したポリジメチルシロキサン（ＰＤＭＳ）を含む、請求項２４又は２５に記載の方法。
  30. 前記１つ以上の構造のパターンを形成することは、構造のパターンを画定する複数のブロックコポリマーフィルムを含む多層フィルム構造を形成することを含み、
    前記構造は矩形ピラミッドを含み、かつ／又は
    ブロックコポリマーフィルムは、ブロックコポリマーフィルム内で多層フィルム構造が異なるフィラー充填を有するように、及び／又は、ブロックコポリマーフィルムの最上層から最下層に向かって増加又は減少するフィラー密度勾配を有するように、異なるフィラー密度を有する、
    請求項２４又は２５に記載の方法。
  31. 前記１つ以上の構造のパターンを形成することは、ピラミッド構造のパターン、非ピラミッド構造のパターン、ピラミッド構造及び非ピラミッド構造の組み合わせを含むパターン、及び／又は所定の又はランダム化された異なる高さを有する少なくとも２つの構造のパターンを形成することを含む、請求項２４〜３０のいずれか一項に記載の方法。
  32. 充填誘電体の、前記１つ以上の構造のパターンが外側に突出している前記少なくとも１つの側とは反対の側に沿って金属を含むバッキングを適用することをさらに含む、請求項２４〜３１のいずれか一項に記載の方法。
  33. 前記１つ以上の構造のパターンの上に材料を適用することさらに含み、
    前記材料は、平坦化層であって、前記１つ以上の構造の反転パターンを有し、かつ／又は、前記１つ以上の構造のパターンの上に平坦な表面を画定している平坦化層を含み、かつ／又は
    前記材料は、前記１つ以上の構造のパターンの隣接する構造間に汚れその他の異物の破片（ｆｏｒｅｉｇｎ ｏｂｊｅｃｔ ｄｅｂｒｉｓ：ＦＯＤ）が侵入するのを防ぐように構成されており、かつ／又は
    前記材料は、インピーダンス整合のための誘電率傾斜を提供するように構成されており、かつ／又は
    前記材料は、全体的な誘電率を低下させるためのミクロスフェアを含むことにより、前記材料は低誘電損失かつ低誘電率材料を含み、かつ／又は
    複数の周波数選択性表面（ＦＳＳ）素子が前記材料に沿っている、
    請求項２４〜３２のいずれか一項に記載の方法。
  34. 前記１つ以上の構造のパターンの上に、ミクロスフェアを含む低誘電損失かつ低誘電率材料を適用することをさらに含む、請求項２４〜３２のいずれか一項に記載の方法。
  35. 複数の層を含む多層フィルム構造を含む、熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料を製造する方法であって、層内に厚さ方向ドメイン及び／又は分離された個別の領域を画定するように、層内にフィラーを分散させて、前記厚さ方向ドメイン及び／又は分離された個別の領域に、電気的、熱的、吸収的、磁気的、誘電的、及び／又は構造的性能のうちの１つ以上を含む機能性を提供することを含む方法。
  36. 垂直配向制御及びフィラーの優先的分離／分散を用いることにより、前記厚さ方向ドメイン及び／又は分離された個別の領域を、電気的、熱的、吸収的、磁気的、誘電的、及び／又は構造的性能のうちの１つ以上について調整することを含む、請求項３５に記載の方法。
  37. 前記厚さ方向ドメイン及び／又は分離された個別の領域が、共同で多層フィルム構造にマクロパターン又は階層パターンを画定し、かつ／又は、フィラー充填により、層の前記厚さ方向ドメイン及び／又は分離された個別の領域にわたって共同でインピーダンス勾配を画定する、層内の機能性のパターンを画定するように、層内のドメインサイズ、形状、及び構造を制御することを含む、請求項３５又は３６に記載の方法。
  38. キャスティングプロセス、射出成形プロセス、圧延／形成プロセス、又は堆積プロセスによって、少なくとも１つの層の少なくとも１つの側に沿って外側に突出する１つ以上の構造のパターンを形成することを含む、請求項３５〜３７のいずれか一項に記載の方法。
  39. 隣接する層の前記厚さ方向ドメイン及び／又は分離された個別の領域を、垂直に整列させ、かつ／又は少なくとも部分的に重ならせて、共同で層の厚さを垂直に通る導電性及び／又は熱伝導性経路を画定させることを含む、請求項３５〜３８のいずれか一項に記載の方法。
  40. 前記厚さ方向ドメイン及び／又は分離された個別の領域を、多層フィルム構造における反対側にある上側及び下側に沿ってそれぞれ配置可能な上側及び下側プリント回路基板に沿ったコンポーネントのレイアウトに一致又は対応する、多層フィルム構造における反対側にある上側及び下側に沿った機能性を有するようにパターニングすることを含む、請求項３５〜３９のいずれか一項に記載の方法。
  41. 少なくとも１つの層はブロックコポリマー系を含む、請求項３５〜４０のいずれか一項に記載の方法。
  42. 複数の層によって画定される多層フィルム構造を含む熱管理及び／又は電磁干渉（ＥＭＩ）軽減材料を製造する方法であって、層内に、層ごとに異なるフィラー密度でフィラーを分散させることを含み、前記多層フィルム構造は、層内で異なるフィラー充填、及び／又は、最上層から最下層に向かって増加又は減少するフィラー密度勾配を有することにより、層ごとに異なるフィラー密度が、層のうちの少なくとも１つに、少なくとも１つの他の層とは異なる、電気的、熱的、吸収的、磁気的、誘電的、及び／又は構造的性能に関連する少なくとも１つの性能特性を持たせるようにする方法。
  43. キャスティングプロセス、射出成形プロセス、圧延／形成プロセス、又は堆積プロセスによって、少なくとも１つの層の少なくとも１つの側に沿って外側に突出する１つ以上の構造のパターンを形成することを含む、請求項４２に記載の方法。
  44. 前記層のうちの少なくとも１つはブロックコポリマー系を含み、かつ／又は
    前記方法は、多層フィルム構造の少なくとも１つの側に沿って外側に突出し、かつ、最上層から最下層に向かって増加又は減少するフィラー密度勾配を有する１つ以上の構造のパターンを形成することを含む、
    請求項４２又は４３に記載の方法。
JP2021509837A 2018-08-21 2019-08-20 パターン化された材料及びフィルム、ならびにそれらを作製するためのシステム及び方法 Pending JP2021536126A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862720840P 2018-08-21 2018-08-21
US62/720,840 2018-08-21
PCT/US2019/047273 WO2020041320A1 (en) 2018-08-21 2019-08-20 Patterned materials and films and systems and methods for making the same

Publications (1)

Publication Number Publication Date
JP2021536126A true JP2021536126A (ja) 2021-12-23

Family

ID=69591127

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021509837A Pending JP2021536126A (ja) 2018-08-21 2019-08-20 パターン化された材料及びフィルム、ならびにそれらを作製するためのシステム及び方法
JP2023001825U Active JP3243042U (ja) 2018-08-21 2023-05-29 パターン化された熱管理及び／又は電磁干渉（ｅｍｉ）軽減材料

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023001825U Active JP3243042U (ja) 2018-08-21 2023-05-29 パターン化された熱管理及び／又は電磁干渉（ｅｍｉ）軽減材料

Country Status (6)

Country Link
EP (2) EP3841434A4 (ja)
JP (2) JP2021536126A (ja)
KR (1) KR102661722B1 (ja)
CN (1) CN112585541A (ja)
DE (1) DE202019005902U1 (ja)
WO (1) WO2020041320A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023127404A1 (ja) * 2021-12-28 2023-07-06 株式会社ニフコ 高周波通信装置の電波吸収体

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113511146A (zh) * 2020-04-09 2021-10-19 莱尔德技术股份有限公司 电磁干扰emi吸收体、雷达支架、汽车和汽车部件
US11599166B2 (en) * 2020-07-16 2023-03-07 Lenovo (Singapore) Pte. Ltd. Shape-memory heat absorbers
WO2022176974A1 (ja) * 2021-02-22 2022-08-25 有限会社スワニー 成形型の製造法
US11925009B2 (en) * 2021-03-09 2024-03-05 Hamilton Sundstrand Corporation Adaptive design and fabrication of radiation shielding inserts for electronic components
CN113355902B (zh) * 2021-05-21 2022-10-28 广州市风卓诚衣服饰有限公司 一种防褶皱的快速铺布装置
CN115911879B (zh) * 2023-01-09 2023-06-02 中国科学院长春光学精密机械与物理研究所 一种立体环型频率选择天线罩/天线窗及其制备方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369197A (ja) * 1989-08-08 1991-03-25 Internatl Techno Res:Kk 中空多角錐型電波吸収体
JPH05167341A (ja) * 1991-12-13 1993-07-02 Nippon Telegr & Teleph Corp <Ntt> 電磁波吸収材料を有する有機樹脂の構造およびその製造方法
JP2000353893A (ja) * 1999-06-11 2000-12-19 Kagoshima Prefecture 電波吸収体とその製造方法
JP2002261489A (ja) * 2001-02-28 2002-09-13 Kanto Kosen Kk 電波吸収遮音パネル
JP2003241761A (ja) * 2002-02-21 2003-08-29 Mitsubishi Cable Ind Ltd 電波音波吸収体
JP2003318589A (ja) * 2002-04-22 2003-11-07 Mitsubishi Cable Ind Ltd 電波音波吸収構造物およびそれを用いた電波音波吸収壁
JP2004172200A (ja) * 2002-11-18 2004-06-17 Riken Corp 電波吸収材料及び電波吸収体
JP2004359752A (ja) * 2003-06-03 2004-12-24 Shin Etsu Polymer Co Ltd シリコーン接着剤
JP2007251639A (ja) * 2006-03-16 2007-09-27 Fujitsu Ltd 通信モジュール
JP2008135485A (ja) * 2006-11-27 2008-06-12 Taika:Kk 電波吸収体およびその製造方法
JP2010190612A (ja) * 2009-02-16 2010-09-02 Honda Motor Co Ltd 軸調整用ターゲット装置
JP2012199272A (ja) * 2011-03-18 2012-10-18 Bridgestone Corp 電磁波シールド体及び電磁波シールド体アッセンブリ
WO2017044381A1 (en) * 2015-09-09 2017-03-16 Carbon3D, Inc. Epoxy dual cure resins for additive manufacturing
JP2017183677A (ja) * 2016-03-31 2017-10-05 株式会社村田製作所 回路モジュールおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE520785C2 (sv) * 2000-05-22 2003-08-26 Ericsson Telefon Ab L M Täcklock för en elektronikanordning
US7079086B2 (en) * 2001-02-15 2006-07-18 Integral Technologies, Inc. Low cost electromagnetic field absorbing devices manufactured from conductive loaded resin-based materials
US7589284B2 (en) * 2005-09-12 2009-09-15 Parker Hannifin Corporation Composite polymeric material for EMI shielding
JP2007088335A (ja) * 2005-09-26 2007-04-05 Konica Minolta Medical & Graphic Inc 電磁波シールド膜及びその製造方法
US7848108B1 (en) * 2009-08-06 2010-12-07 International Business Machines Corporation Heatsink with periodically patterned baseplate structure
KR101866501B1 (ko) * 2011-09-28 2018-06-12 삼성전자주식회사 초소수성 전자기장 차폐재 및 그 제조방법
EP2959490A2 (en) * 2013-02-21 2015-12-30 3M Innovative Properties Company Polymer composites with electromagnetic interference mitigation properties
US10932398B2 (en) * 2013-12-18 2021-02-23 3M Innovative Properties Company Electromagnetic interference (EMI) shielding products using titanium monoxide (TiO) based materials
US9635789B2 (en) * 2015-01-30 2017-04-25 Laird Technologies, Inc. Board level electromagnetic interference (EMI) shields with increased under-shield space
CN107852813A (zh) * 2015-07-30 2018-03-27 莱尔德技术股份有限公司 用于emi减轻的频率选择性结构
JP6706108B2 (ja) * 2016-03-23 2020-06-03 株式会社ジェイエスピー 発泡粒子成形体

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369197A (ja) * 1989-08-08 1991-03-25 Internatl Techno Res:Kk 中空多角錐型電波吸収体
JPH05167341A (ja) * 1991-12-13 1993-07-02 Nippon Telegr & Teleph Corp <Ntt> 電磁波吸収材料を有する有機樹脂の構造およびその製造方法
JP2000353893A (ja) * 1999-06-11 2000-12-19 Kagoshima Prefecture 電波吸収体とその製造方法
JP2002261489A (ja) * 2001-02-28 2002-09-13 Kanto Kosen Kk 電波吸収遮音パネル
JP2003241761A (ja) * 2002-02-21 2003-08-29 Mitsubishi Cable Ind Ltd 電波音波吸収体
JP2003318589A (ja) * 2002-04-22 2003-11-07 Mitsubishi Cable Ind Ltd 電波音波吸収構造物およびそれを用いた電波音波吸収壁
JP2004172200A (ja) * 2002-11-18 2004-06-17 Riken Corp 電波吸収材料及び電波吸収体
JP2004359752A (ja) * 2003-06-03 2004-12-24 Shin Etsu Polymer Co Ltd シリコーン接着剤
JP2007251639A (ja) * 2006-03-16 2007-09-27 Fujitsu Ltd 通信モジュール
JP2008135485A (ja) * 2006-11-27 2008-06-12 Taika:Kk 電波吸収体およびその製造方法
JP2010190612A (ja) * 2009-02-16 2010-09-02 Honda Motor Co Ltd 軸調整用ターゲット装置
JP2012199272A (ja) * 2011-03-18 2012-10-18 Bridgestone Corp 電磁波シールド体及び電磁波シールド体アッセンブリ
WO2017044381A1 (en) * 2015-09-09 2017-03-16 Carbon3D, Inc. Epoxy dual cure resins for additive manufacturing
JP2017183677A (ja) * 2016-03-31 2017-10-05 株式会社村田製作所 回路モジュールおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023127404A1 (ja) * 2021-12-28 2023-07-06 株式会社ニフコ 高周波通信装置の電波吸収体

Also Published As

Publication number Publication date
JP3243042U (ja) 2023-07-31
EP3841434A1 (en) 2021-06-30
KR102661722B1 (ko) 2024-04-26
WO2020041320A1 (en) 2020-02-27
DE202019005902U1 (de) 2023-04-11
EP4350442A2 (en) 2024-04-10
CN112585541A (zh) 2021-03-30
EP3841434A4 (en) 2021-10-20
KR20210033059A (ko) 2021-03-25

Similar Documents

Publication Publication Date Title
JP3243042U (ja) パターン化された熱管理及び／又は電磁干渉（ｅｍｉ）軽減材料
US20200253096A1 (en) Patterned electromagnetic interference (emi) mitigation materials including carbon nanotubes
US10163754B2 (en) Lid design for heat dissipation enhancement of die package
CN104701287B (zh) 具有热点热管理部件的3dic封装
CN104025289B (zh) 包括集成散热器的无凸块构建层封装
TW201916284A (zh) 封裝結構
US20150084181A1 (en) 3DIC Package Comprising Perforated Foil Sheet
JP3231596U (ja) 電磁干渉（ｅｍｉ）軽減材料及びカーボンナノチューブを含むｅｍｉ吸収体デバイス
CN110167255A (zh) 用于创建完全微波吸收印刷电路板的方法和装置
US11862552B2 (en) Methods of embedding magnetic structures in substrates
US10371891B2 (en) Integrated circuit with dielectric waveguide connector using photonic bandgap structure
CN106971988A (zh) 晶圆级封装件及其制造方法
US10444432B2 (en) Galvanic signal path isolation in an encapsulated package using a photonic structure
US10497651B2 (en) Electromagnetic interference shield within integrated circuit encapsulation using photonic bandgap structure
JPWO2014196144A1 (ja) 無線モジュール及び無線装置
KR20130090121A (ko) 기능성 시트
US20230032553A1 (en) Electromagnetic interference (emi) mitigation materials and emi absorbing compositions including carbon nanotubes
CN208258303U (zh) 多层板级屏蔽件和封装
TW200810064A (en) Buildup board, and electronic component and apparatus having the buildup board
US9271387B2 (en) Circuit board structure manufacturing method
WO2024081161A1 (en) Electromagnetic interference (emi) mitigation materials and emi absorbing compositions including carbon nanotubes
KR20170015077A (ko) 반도체 패키지
DE202020004748U1 (de) Materialien zur Abschwächung elektromagnetischer Beeinflussung (EMI) und EMI absorbierende Zusammensetzungen aufweisend Nanorohre aus Kohlenstoff
KR20190126987A (ko) 인조 흑연 시트를 이용한 유연성 방열시트 및 그의 제조방법
WO2020123500A1 (en) Electromagnetic interference (emi) absorbers and methods of mitigating emi

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20230519

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230607

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230810